JPH0878566A - 樹脂封止型半導体装置及び製造方法 - Google Patents
樹脂封止型半導体装置及び製造方法Info
- Publication number
- JPH0878566A JPH0878566A JP6214437A JP21443794A JPH0878566A JP H0878566 A JPH0878566 A JP H0878566A JP 6214437 A JP6214437 A JP 6214437A JP 21443794 A JP21443794 A JP 21443794A JP H0878566 A JPH0878566 A JP H0878566A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- carrier substrate
- organic material
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 キャリア基板に有機材料を用い、有機材料よ
り低い成形温度で樹脂封止材を成形可能とする。 【構成】 キャリア基板１４の搭載面に一つ以上の半導
体素子１１を搭載し、各半導体素子１１を電気的に接続
したのち樹脂封止材１３で被覆し、キャリア基板１４の
実装面に複数の接続端子を備えてなる樹脂封止型半導体
装置であって、キャリア基板１４を低誘電率の有機材料
で形成し、樹脂封止材１３を有機材料のガラス転移温度
より低い成形温度で成形可能な材料により形成した。 【効果】 樹脂封止後のキャリア基板の反り量が低減し
つ実装時の接続信頼性が向上する。
り低い成形温度で樹脂封止材を成形可能とする。 【構成】 キャリア基板１４の搭載面に一つ以上の半導
体素子１１を搭載し、各半導体素子１１を電気的に接続
したのち樹脂封止材１３で被覆し、キャリア基板１４の
実装面に複数の接続端子を備えてなる樹脂封止型半導体
装置であって、キャリア基板１４を低誘電率の有機材料
で形成し、樹脂封止材１３を有機材料のガラス転移温度
より低い成形温度で成形可能な材料により形成した。 【効果】 樹脂封止後のキャリア基板の反り量が低減し
つ実装時の接続信頼性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に実装構造の信頼性に優れ高密度、多ピン化、高速伝送
等に対応するのに好適な樹脂封止型半導体装置及び製造
方法に関する。
に実装構造の信頼性に優れ高密度、多ピン化、高速伝送
等に対応するのに好適な樹脂封止型半導体装置及び製造
方法に関する。
【０００２】
【従来の技術】近年、電気及び電子部品の高性能化に伴
い、半導体装置の高集積化及び高密度化が強く望まれて
いる。そのため半導体素子はＬＳＩ、ＶＬＳＩ、ＵＬＳ
Ｉへと高集積化されて高機能化され、半導体素子の大型
化、多ピン化、高速化、高消費電力化が進んできた。こ
れに対応して多ピン用の半導体装置のパッケージ構造
（実装構造）は、半導体素子の二辺に接続端子を有する
構造より四辺のすべてに接続端子を有する構造に変化し
てきた。さらに多ピン化対応として多層キャリア基板を
用いて実装面全体に接続端子が格子状に存在するグリッ
ドアレイ構造が実用化されている。多層キャリア基板を
用いることにより大容量の電源供給とノイズ低減を図る
ことができる。グリッドアレイ構造の中には高速信号伝
送を可能にするため接続端子長を短縮したボールグリッ
ドアレイ構造が適用されている。接続端子としてのボー
ル型構造は導体幅も太くなるため低インピーダンス化に
も効果的である。さらに最近ではより高速化対応として
多層キャリア基板に比較的誘電率の低い有機材料が検討
されている（ＵＳＰ５２１６２７８号参照）。しかし有
機基板材料は一般にセラミックス基板に比べて耐熱性が
低い。樹脂封止材による一般のモールド封止工程は１８
０℃前後と比較的高温で成形されるため、使用できる有
機基板材料は耐熱性の高い材料に限定される。具体的に
はポリイミド系材料、ビスマレイミド〜トリアジン系材
料及びマレイミド系材料等が用いられている。しかしこ
のような材料は耐熱性が高い反面、分子間凝集エネルギ
ーを高めるため分子構造中に極性基を多く含む場合が多
く、一般に吸水率が高いため半導体装置として耐リフロ
ー性（接続はんだの再溶融に対する耐性）に劣る。また
封止工程が高温で、かつガラス転移温度の高い材料を用
いるため成形後の基板の反り量が大きくなり、実装基板
に実装後の接続信頼性に問題が生じる。
い、半導体装置の高集積化及び高密度化が強く望まれて
いる。そのため半導体素子はＬＳＩ、ＶＬＳＩ、ＵＬＳ
Ｉへと高集積化されて高機能化され、半導体素子の大型
化、多ピン化、高速化、高消費電力化が進んできた。こ
れに対応して多ピン用の半導体装置のパッケージ構造
（実装構造）は、半導体素子の二辺に接続端子を有する
構造より四辺のすべてに接続端子を有する構造に変化し
てきた。さらに多ピン化対応として多層キャリア基板を
用いて実装面全体に接続端子が格子状に存在するグリッ
ドアレイ構造が実用化されている。多層キャリア基板を
用いることにより大容量の電源供給とノイズ低減を図る
ことができる。グリッドアレイ構造の中には高速信号伝
送を可能にするため接続端子長を短縮したボールグリッ
ドアレイ構造が適用されている。接続端子としてのボー
ル型構造は導体幅も太くなるため低インピーダンス化に
も効果的である。さらに最近ではより高速化対応として
多層キャリア基板に比較的誘電率の低い有機材料が検討
されている（ＵＳＰ５２１６２７８号参照）。しかし有
機基板材料は一般にセラミックス基板に比べて耐熱性が
低い。樹脂封止材による一般のモールド封止工程は１８
０℃前後と比較的高温で成形されるため、使用できる有
機基板材料は耐熱性の高い材料に限定される。具体的に
はポリイミド系材料、ビスマレイミド〜トリアジン系材
料及びマレイミド系材料等が用いられている。しかしこ
のような材料は耐熱性が高い反面、分子間凝集エネルギ
ーを高めるため分子構造中に極性基を多く含む場合が多
く、一般に吸水率が高いため半導体装置として耐リフロ
ー性（接続はんだの再溶融に対する耐性）に劣る。また
封止工程が高温で、かつガラス転移温度の高い材料を用
いるため成形後の基板の反り量が大きくなり、実装基板
に実装後の接続信頼性に問題が生じる。
【０００３】
【発明が解決しようとする課題】従来の樹脂封止型半導
体装置にあっては、樹脂封止材は比較的高温で成形され
るため、使用できる有機基板材料は耐熱性の高い材料に
限定され、一般に吸水率が高いため耐リフロー性に劣る
という問題点がある。また封止工程が高温で、かつガラ
ス転移温度の高い材料を用いるため封止後の基板の反り
量が大きいという問題点がある。
体装置にあっては、樹脂封止材は比較的高温で成形され
るため、使用できる有機基板材料は耐熱性の高い材料に
限定され、一般に吸水率が高いため耐リフロー性に劣る
という問題点がある。また封止工程が高温で、かつガラ
ス転移温度の高い材料を用いるため封止後の基板の反り
量が大きいという問題点がある。
【０００４】本発明の目的は、キャリア基板として有機
材料を用い、優れた耐リフロー性、信頼性を有する樹脂
封止型半導体装置及び製造方法を提供することにある。
材料を用い、優れた耐リフロー性、信頼性を有する樹脂
封止型半導体装置及び製造方法を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る樹脂封止型半導体装置は、キャリア基
板の搭載面に少なくとも一つの半導体素子を搭載し、そ
れぞれの半導体素子を電気的に接続したのち樹脂封止材
で被覆し、キャリア基板の実装面に複数の接続端子を備
えてなる樹脂封止型半導体装置において、キャリア基板
を、低誘電率の有機材料で形成するとともに、樹脂封止
材を、有機材料のガラス転移温度より低い成形温度で成
形可能な材料により形成した構成とする。
め、本発明に係る樹脂封止型半導体装置は、キャリア基
板の搭載面に少なくとも一つの半導体素子を搭載し、そ
れぞれの半導体素子を電気的に接続したのち樹脂封止材
で被覆し、キャリア基板の実装面に複数の接続端子を備
えてなる樹脂封止型半導体装置において、キャリア基板
を、低誘電率の有機材料で形成するとともに、樹脂封止
材を、有機材料のガラス転移温度より低い成形温度で成
形可能な材料により形成した構成とする。
【０００６】そしてキャリア基板は、ガラスクロスで補
強され、１００〜１５０℃のガラス転移温度を有する構
成でもよい。
強され、１００〜１５０℃のガラス転移温度を有する構
成でもよい。
【０００７】またキャリア基板は、樹脂封止材で被覆さ
れたのち実装面にはんだボールグリッドを用いた接続端
子が形成され、反り量が３０μｍ以下である構成でもよ
い。
れたのち実装面にはんだボールグリッドを用いた接続端
子が形成され、反り量が３０μｍ以下である構成でもよ
い。
【０００８】さらに樹脂封止材は、１５０〜２０℃のガ
ラス転移温度を有する構成でもよい。
ラス転移温度を有する構成でもよい。
【０００９】そしてキャリア基板及び樹脂封止材は、エ
ポキシ系の有機材料で形成されている構成でもよい。
ポキシ系の有機材料で形成されている構成でもよい。
【００１０】またキャリア基板は、２３℃×２４時間の
浸漬で０．２％以下の吸水率を有するものである構成で
もよい。
浸漬で０．２％以下の吸水率を有するものである構成で
もよい。
【００１１】さらにキャリア基板は、それぞれの半導体
素子とフエースダウン又はフェースアップにより接続さ
れている構成でもよい。
素子とフエースダウン又はフェースアップにより接続さ
れている構成でもよい。
【００１２】そしてキャリア基板を、ガラスクロスで補
強した１００〜１５０℃のガラス転移温度を有する低誘
電率のエポキシ系の有機材料で形成し、樹脂封止材を、
有機材料のガラス転移温度より低い成形温度で成形可能
な１５０〜２０℃のガラス転移温度を有するエポキシ系
の有機材料で形成し、キャリア基板は、樹脂封止材で被
覆されたのち実装面にはんだボールグリッドを用いた接
続端子が形成され、反り量が３０μｍ以下でかつ２３℃
×２４時間の浸漬で０．２％以下の吸水率を有するもの
であり、それぞれの半導体素子とフエースダウン又はフ
ェースアップにより接続されている構成でもよい。
強した１００〜１５０℃のガラス転移温度を有する低誘
電率のエポキシ系の有機材料で形成し、樹脂封止材を、
有機材料のガラス転移温度より低い成形温度で成形可能
な１５０〜２０℃のガラス転移温度を有するエポキシ系
の有機材料で形成し、キャリア基板は、樹脂封止材で被
覆されたのち実装面にはんだボールグリッドを用いた接
続端子が形成され、反り量が３０μｍ以下でかつ２３℃
×２４時間の浸漬で０．２％以下の吸水率を有するもの
であり、それぞれの半導体素子とフエースダウン又はフ
ェースアップにより接続されている構成でもよい。
【００１３】また樹脂封止型半導体装置の製造方法にお
いては、キャリア基板の搭載面に少なくとも一つの半導
体素子を搭載し、それぞれの半導体素子を電気的に接続
したのち樹脂封止材で被覆し、キャリア基板の実装面に
複数の接続端子を備える樹脂封止型半導体装置の製造方
法において、キャリア基板は低誘電率の有機材料で形成
され、樹脂封止材を該有機材料のガラス転移温度より低
い成形温度で成形する構成とする。
いては、キャリア基板の搭載面に少なくとも一つの半導
体素子を搭載し、それぞれの半導体素子を電気的に接続
したのち樹脂封止材で被覆し、キャリア基板の実装面に
複数の接続端子を備える樹脂封止型半導体装置の製造方
法において、キャリア基板は低誘電率の有機材料で形成
され、樹脂封止材を該有機材料のガラス転移温度より低
い成形温度で成形する構成とする。
【００１４】さらに成形温度は、１５０〜２０℃である
構成でもよい。
構成でもよい。
【００１５】そして樹脂封止材は、モールド成形される
構成でもよい。
構成でもよい。
【００１６】また樹脂封止材は、注型成形される構成で
もよい。
もよい。
【００１７】さらにキャリア基板は低誘電率の有機材料
で形成され、樹脂封止材は、有機材料のガラス転移温度
より低い１５０〜２０℃の成形温度でモールド成形又は
注型成形される構成でもよい。
で形成され、樹脂封止材は、有機材料のガラス転移温度
より低い１５０〜２０℃の成形温度でモールド成形又は
注型成形される構成でもよい。
【００１８】そして樹脂封止型半導体装置の実装構造に
おいては、前記いずれか一つの樹脂封止型半導体装置
を、実装基板に搭載してなる構成とする。
おいては、前記いずれか一つの樹脂封止型半導体装置
を、実装基板に搭載してなる構成とする。
【００１９】また前記いずれか一つの樹脂封止型半導体
装置の製造方法を用いて製造された樹脂封止型半導体装
置を、実装基板に搭載してなる構成でもよい。
装置の製造方法を用いて製造された樹脂封止型半導体装
置を、実装基板に搭載してなる構成でもよい。
【００２０】さらに電子機器においては、前記いずれか
一つの樹脂封止型半導体装置の実装構造を備えてなる構
成とする。
一つの樹脂封止型半導体装置の実装構造を備えてなる構
成とする。
【００２１】
【作用】本発明によれば、キャリア基板を、低誘電率の
有機材料で形成するとともに、樹脂封止材を、有機材料
のガラス転移温度より低い１５０〜２０℃の成形温度で
成形可能な材料で形成するため、キャリア基板として低
吸水率の特性を有するエポキシ系材料が適用可能とな
り、吸水率が２３℃、２４時間の浸漬で０.２％以下の
特性を有する材料を適用することにより、耐リフロー
性、信頼性が向上される。かつキャリア基板の絶縁層部
分がエポキシ系の有機材料とガラスクロス等の補強材と
により形成され、その有機材料のガラス転移温度を１０
０〜１５０℃に低くすることにより、成形後のキャリア
基板の反り量が３０μｍ以下に低減され、実装基板へ実
装時に接続信頼性が向上される。
有機材料で形成するとともに、樹脂封止材を、有機材料
のガラス転移温度より低い１５０〜２０℃の成形温度で
成形可能な材料で形成するため、キャリア基板として低
吸水率の特性を有するエポキシ系材料が適用可能とな
り、吸水率が２３℃、２４時間の浸漬で０.２％以下の
特性を有する材料を適用することにより、耐リフロー
性、信頼性が向上される。かつキャリア基板の絶縁層部
分がエポキシ系の有機材料とガラスクロス等の補強材と
により形成され、その有機材料のガラス転移温度を１０
０〜１５０℃に低くすることにより、成形後のキャリア
基板の反り量が３０μｍ以下に低減され、実装基板へ実
装時に接続信頼性が向上される。
【００２２】
【実施例】本発明の一実施例を図１を参照しながら説明
する。図１に示すように、キャリア基板１４の搭載面に
一つ以上の半導体素子１１を搭載し、各半導体素子１１
をリード線１２で電気的に接続したのち樹脂封止材１３
で被覆し、キャリア基板１４の実装面に複数の接続端子
を備えてなる樹脂封止型半導体装置であって、キャリア
基板１４を、ガラスクロスで補強した１００〜１５０℃
のガラス転移温度を有する低誘電率のエポキシ系の有機
材料で形成し、樹脂封止材１３を、有機材料のガラス転
移温度より低い成形温度で成形可能な１５０〜２０℃の
ガラス転移温度を有するエポキシ系の有機材料で形成
し、キャリア基板１４は、樹脂封止材１３で被覆された
のち実装面にはんだボールグリッド１５を用いた接続端
子が形成され、反り量が３０μｍ以下でかつ２３℃×２
４時間の浸漬で０．２％以下の吸水率を有するものであ
り、それぞれの半導体素子１１とフエースアップ又は図
２に示すフエースダウンにより接続されている構成であ
る。
する。図１に示すように、キャリア基板１４の搭載面に
一つ以上の半導体素子１１を搭載し、各半導体素子１１
をリード線１２で電気的に接続したのち樹脂封止材１３
で被覆し、キャリア基板１４の実装面に複数の接続端子
を備えてなる樹脂封止型半導体装置であって、キャリア
基板１４を、ガラスクロスで補強した１００〜１５０℃
のガラス転移温度を有する低誘電率のエポキシ系の有機
材料で形成し、樹脂封止材１３を、有機材料のガラス転
移温度より低い成形温度で成形可能な１５０〜２０℃の
ガラス転移温度を有するエポキシ系の有機材料で形成
し、キャリア基板１４は、樹脂封止材１３で被覆された
のち実装面にはんだボールグリッド１５を用いた接続端
子が形成され、反り量が３０μｍ以下でかつ２３℃×２
４時間の浸漬で０．２％以下の吸水率を有するものであ
り、それぞれの半導体素子１１とフエースアップ又は図
２に示すフエースダウンにより接続されている構成であ
る。
【００２３】半導体素子１１は、Ｓｉ、ＧａＡｓ等の半
導体よりなるウエハ上に、メモリ、ロジック、ゲートア
レイ、カスタム及びパワートランジスタ等のＩＣ、ＬＳ
Ｉ等を形成し、リード、バンプ等に接続する端子を有す
る素子である。
導体よりなるウエハ上に、メモリ、ロジック、ゲートア
レイ、カスタム及びパワートランジスタ等のＩＣ、ＬＳ
Ｉ等を形成し、リード、バンプ等に接続する端子を有す
る素子である。
【００２４】キャリア基板２５は、例えば図２に示すよ
うに、半導体素子２１を搭載する面と図３に示す実装基
板３６に実装する面とを有しており、これらの面を配線
層により電気的接続されたものであり、２層以上の多層
配線層２２を有する。代表的なキャリア基板２５として
は、有機材料とガラスクロス等の補強材とより形成され
る積層板が挙げられる。この積層板は、補強材に樹脂成
分を含浸して得られるプリプレグ及びシート等を１枚以
上積層して加圧接着成形して得られる構造体である。補
強材としてはガラス（Ｅガラス（Ｅlectrical glas
s）、Ｓガラス（Ｓtructural glass）、Ｄガラス（Ｄie
lectric glass）、Ｑガラス（Ｑuartz glass）等）、チ
タン等の無機系繊維よりなるクロス及びシート、ポリア
ミド、ポリアミドイミド、ポリイミド、液晶性ポリマ
ー、芳香族アラミド等の有機系繊維よりなるクロス及び
シート、カーボン繊維よりなるクロス及シート、これら
の無機系繊維、有機系繊維、カーボン繊維の複合体より
なるクロス及びシートがある。
うに、半導体素子２１を搭載する面と図３に示す実装基
板３６に実装する面とを有しており、これらの面を配線
層により電気的接続されたものであり、２層以上の多層
配線層２２を有する。代表的なキャリア基板２５として
は、有機材料とガラスクロス等の補強材とより形成され
る積層板が挙げられる。この積層板は、補強材に樹脂成
分を含浸して得られるプリプレグ及びシート等を１枚以
上積層して加圧接着成形して得られる構造体である。補
強材としてはガラス（Ｅガラス（Ｅlectrical glas
s）、Ｓガラス（Ｓtructural glass）、Ｄガラス（Ｄie
lectric glass）、Ｑガラス（Ｑuartz glass）等）、チ
タン等の無機系繊維よりなるクロス及びシート、ポリア
ミド、ポリアミドイミド、ポリイミド、液晶性ポリマ
ー、芳香族アラミド等の有機系繊維よりなるクロス及び
シート、カーボン繊維よりなるクロス及シート、これら
の無機系繊維、有機系繊維、カーボン繊維の複合体より
なるクロス及びシートがある。
【００２５】キャリア基板は、吸水率が２３℃、２４時
間の浸漬で０.２％以下の特性を有することが耐リフロ
ー性に効果的である。このようなキャリア基板のマトリ
ックスの有機材料としては、例えばエポキシ樹脂、不飽
和ポリエステル樹脂、エポキシーイソシアネート樹脂、
マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シ
アン酸エステル−エポキシ樹脂、フェノール樹脂、ジア
リルフタレート樹脂、ウレタン樹脂、シリコーン樹脂、
フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げ
られる。
間の浸漬で０.２％以下の特性を有することが耐リフロ
ー性に効果的である。このようなキャリア基板のマトリ
ックスの有機材料としては、例えばエポキシ樹脂、不飽
和ポリエステル樹脂、エポキシーイソシアネート樹脂、
マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シ
アン酸エステル−エポキシ樹脂、フェノール樹脂、ジア
リルフタレート樹脂、ウレタン樹脂、シリコーン樹脂、
フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げ
られる。
【００２６】実装基板は、キャリア基板と同じ材料を用
いることが望ましいが、これに限らず、一般の有機系基
板であればいずれも用いることができる。その中でも特
に本実施例で限定している吸水率を有する実装基板を用
いることにより本発明の効果をより顕著に達成すること
ができる。
いることが望ましいが、これに限らず、一般の有機系基
板であればいずれも用いることができる。その中でも特
に本実施例で限定している吸水率を有する実装基板を用
いることにより本発明の効果をより顕著に達成すること
ができる。
【００２７】樹脂封止材は、１５０〜２０℃の成形温度
で成形できる材料であればよい。この時の成形方法とし
てはモールドトランスファープレス（モールド成形）法
及び注型成形法等が挙げられる。このような材料として
はエポキシ系樹脂が最も一般的であるが、その他不飽和
ポリエステル樹脂、エポキシ−イソシアネート樹脂、マ
レイミド−エポキシ樹脂、シアン酸エステル樹脂、シア
ン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリ
ルフタレート樹脂、ウレタン樹脂、シリコーン樹脂及び
フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げ
られる。
で成形できる材料であればよい。この時の成形方法とし
てはモールドトランスファープレス（モールド成形）法
及び注型成形法等が挙げられる。このような材料として
はエポキシ系樹脂が最も一般的であるが、その他不飽和
ポリエステル樹脂、エポキシ−イソシアネート樹脂、マ
レイミド−エポキシ樹脂、シアン酸エステル樹脂、シア
ン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリ
ルフタレート樹脂、ウレタン樹脂、シリコーン樹脂及び
フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げ
られる。
【００２８】半導体素子とキャリア基板との接続法とし
ては次の二つが代表的である。一つは半導体素子の片面
に形成された端子とキャリア基板の素子搭載面上に形成
されているパッド間をワイアボンディングで接続する方
法である。またより効果的なもう一つ方法としては半導
体素子にパッドアレイ構造を形成してキャリア基板の素
子搭載面上に形成されているパッドアレイ構造間をバン
プで接続する方法である。後者の方法は接続部分が短く
なるため高速信号伝送特性に優れる。またパッドアレイ
構造は素子面全体を利用できるため多ピン化対応に優れ
ている。
ては次の二つが代表的である。一つは半導体素子の片面
に形成された端子とキャリア基板の素子搭載面上に形成
されているパッド間をワイアボンディングで接続する方
法である。またより効果的なもう一つ方法としては半導
体素子にパッドアレイ構造を形成してキャリア基板の素
子搭載面上に形成されているパッドアレイ構造間をバン
プで接続する方法である。後者の方法は接続部分が短く
なるため高速信号伝送特性に優れる。またパッドアレイ
構造は素子面全体を利用できるため多ピン化対応に優れ
ている。
【００２９】半導体素子にパッドアレイ構造を形成する
ためには半導体素子上に多層配線構造を設けることが望
ましい。この時、多層配線構造として特に有機系材料に
することにより次に示す利点がある。有機系材料は無機
系に比べて比誘電率が一般的に低いため信号伝送の高速
化が図れる。さらに多層構造にすることにより無機系に
比べて弾性率が低いため応力緩和効果を持つ。そのため
ワイアに比べて剛直なバンプを接続部分に設けても接続
信頼性を確保することが可能になる。このような有機材
料としては加工性、耐熱性の観点より例えばポリイミ
ド、エポキシ及びシアネート−ビスマレイミド樹脂等が
ある。また導体層は銅、銀、アルミ及びモリブデン等が
用いられるが、高速伝送、信頼性の観点からは銅配線が
望ましい。
ためには半導体素子上に多層配線構造を設けることが望
ましい。この時、多層配線構造として特に有機系材料に
することにより次に示す利点がある。有機系材料は無機
系に比べて比誘電率が一般的に低いため信号伝送の高速
化が図れる。さらに多層構造にすることにより無機系に
比べて弾性率が低いため応力緩和効果を持つ。そのため
ワイアに比べて剛直なバンプを接続部分に設けても接続
信頼性を確保することが可能になる。このような有機材
料としては加工性、耐熱性の観点より例えばポリイミ
ド、エポキシ及びシアネート−ビスマレイミド樹脂等が
ある。また導体層は銅、銀、アルミ及びモリブデン等が
用いられるが、高速伝送、信頼性の観点からは銅配線が
望ましい。
【００３０】実装構造は、前記のいずれか一つの樹脂封
止型半導体装置を実装基板に搭載して構成され、メモリ
カード、計算機、通信機器、エレクトロニクス機器、自
動車用機器及び音響機器等の電子機器は、前記のいずれ
か一つの樹脂封止型半導体装置の実装構造を備えて構成
されるものとする。
止型半導体装置を実装基板に搭載して構成され、メモリ
カード、計算機、通信機器、エレクトロニクス機器、自
動車用機器及び音響機器等の電子機器は、前記のいずれ
か一つの樹脂封止型半導体装置の実装構造を備えて構成
されるものとする。
【００３１】
【実施例】次に各実施例及び各比較例を詳細に説明す
る。 （実施例１）図１に示すように、ガラス布基材エポキシ
樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：
吸水率０.１％）よりなる４層基板をキャリア基板１４
とし、シリコンチップよりなる半導体素子１１を搭載し
てワイヤボンディング法により電気的に接続し、搭載面
をエポキシ系封止材１３（フィラ含量：７２容量％、熱
膨張率：１５ppm／Ｋ）を用いて成形温度１５０℃でモ
ールド成形し、さらにキャリア基板１４の実装面にはん
だバンプをグリッドアレイ構造１５で形成して樹脂封止
型半導体装置を得た。得られた樹脂封止型半導体装置の
基板部分の反り量及び耐リフロー性について評価した。
耐リフロー性は８５℃／８５％ＲＨの環境に所定時間放
置後、２４０℃のＩＲリフローを１０秒で評価した。
る。 （実施例１）図１に示すように、ガラス布基材エポキシ
樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：
吸水率０.１％）よりなる４層基板をキャリア基板１４
とし、シリコンチップよりなる半導体素子１１を搭載し
てワイヤボンディング法により電気的に接続し、搭載面
をエポキシ系封止材１３（フィラ含量：７２容量％、熱
膨張率：１５ppm／Ｋ）を用いて成形温度１５０℃でモ
ールド成形し、さらにキャリア基板１４の実装面にはん
だバンプをグリッドアレイ構造１５で形成して樹脂封止
型半導体装置を得た。得られた樹脂封止型半導体装置の
基板部分の反り量及び耐リフロー性について評価した。
耐リフロー性は８５℃／８５％ＲＨの環境に所定時間放
置後、２４０℃のＩＲリフローを１０秒で評価した。
【００３２】（実施例２）図１に示すように、ガラス布
基材エポキシ樹脂銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６
７：日立化成：吸水率０.０８％）よりなる２層基板を
キャリア基板１４とし、シリコンチップよりなる半導体
素子１１を搭載してワイヤボンディング法により電気的
に接続し、搭載面をエポキシ系封止材１３（フィラ含
量：７４容量％、熱膨張率：１３ｐｐｍ／Ｋ）を用いて
成形温度１４０℃でモールド成形し、さらにキャリア基
板１１の実装面にはんだバンプをグリッドアレイ構造１
５で形成して樹脂封止型半導体装置を得た。得られた樹
脂封止型半導体装置を実施例１と同様に反り量及び耐リ
フロー性について評価した。
基材エポキシ樹脂銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６
７：日立化成：吸水率０.０８％）よりなる２層基板を
キャリア基板１４とし、シリコンチップよりなる半導体
素子１１を搭載してワイヤボンディング法により電気的
に接続し、搭載面をエポキシ系封止材１３（フィラ含
量：７４容量％、熱膨張率：１３ｐｐｍ／Ｋ）を用いて
成形温度１４０℃でモールド成形し、さらにキャリア基
板１１の実装面にはんだバンプをグリッドアレイ構造１
５で形成して樹脂封止型半導体装置を得た。得られた樹
脂封止型半導体装置を実施例１と同様に反り量及び耐リ
フロー性について評価した。
【００３３】（実施例３）図２に示すように、ガラス布
基材マレイミドーエポキシ樹脂銅張積層板（ＭＣＬ−Ｉ
−６７：日立化成：吸水率０.１５％）よりなる６層基
板をキャリア基板２５とし、シリコンチップよりなる半
導体素子２１を搭載した。この半導体素子２１はポリイ
ミドの４層配線構造２２を有し、接続端子はグリッドア
レイ構造２３を有する。そのためキャリア基板２５とは
はんだバンプにより電気的に接続し、搭載面をエポキシ
系封止材２４（フィラ含量：７０容量％、熱膨張率：１
７ｐｐｍ／Ｋ）を用いて成形温度２５℃で注型成形し、
１００℃１時間硬化反応を行った。その後キャリア基板
２５の実装面にはんだバンプをグリッドアレイ構造２６
で形成して樹脂封止型半導体装置を得た。得られた樹脂
封止型半導体装置を実施例１と同様に反り量及び耐リフ
ロー性について評価した。
基材マレイミドーエポキシ樹脂銅張積層板（ＭＣＬ−Ｉ
−６７：日立化成：吸水率０.１５％）よりなる６層基
板をキャリア基板２５とし、シリコンチップよりなる半
導体素子２１を搭載した。この半導体素子２１はポリイ
ミドの４層配線構造２２を有し、接続端子はグリッドア
レイ構造２３を有する。そのためキャリア基板２５とは
はんだバンプにより電気的に接続し、搭載面をエポキシ
系封止材２４（フィラ含量：７０容量％、熱膨張率：１
７ｐｐｍ／Ｋ）を用いて成形温度２５℃で注型成形し、
１００℃１時間硬化反応を行った。その後キャリア基板
２５の実装面にはんだバンプをグリッドアレイ構造２６
で形成して樹脂封止型半導体装置を得た。得られた樹脂
封止型半導体装置を実施例１と同様に反り量及び耐リフ
ロー性について評価した。
【００３４】半導体素子上のポリイミド多層配線形成法
は以下の手法で行った。チップ表面にパターン形成され
たポリイミド銅配線層を接着し、さらにもう一層パター
ン形成されたポリイミド銅配線層を接着した。これにレ
ーザーを用いて層間接続する部分を穴明けし、めっき工
程により電気的接続を図った多層配線構造（導体４層構
造）を有するチップの最外層にバンプを介してはんだボ
ールを形成した。
は以下の手法で行った。チップ表面にパターン形成され
たポリイミド銅配線層を接着し、さらにもう一層パター
ン形成されたポリイミド銅配線層を接着した。これにレ
ーザーを用いて層間接続する部分を穴明けし、めっき工
程により電気的接続を図った多層配線構造（導体４層構
造）を有するチップの最外層にバンプを介してはんだボ
ールを形成した。
【００３５】（実施例４）図１に示すように、ガラス布
基材シリコーン含有エポキシ樹脂銅張積層板（吸水率
０.０４％）よりなる４層基板をキャリア基板１４と
し、シリコンチップよりなる半導体素子１１を搭載し、
ワイヤボンディング法により電気的に接続し、搭載面を
シリコーン系封止材１３（信越シリコーン：ＲＴＶゴ
ム：ＫＥ１８００ＡＢＣ）を用いて成形温度２５℃で注
型成形し、１００℃１時間硬化反応を行った。さらにキ
ャリア基板１４の実装面にはんだバンプをグリッドアレ
イ構造１５で形成して樹脂封止型半導体装置を得た。得
られた樹脂封止型半導体装置を実施例１と同様に反り量
及び耐リフロー性について評価した。
基材シリコーン含有エポキシ樹脂銅張積層板（吸水率
０.０４％）よりなる４層基板をキャリア基板１４と
し、シリコンチップよりなる半導体素子１１を搭載し、
ワイヤボンディング法により電気的に接続し、搭載面を
シリコーン系封止材１３（信越シリコーン：ＲＴＶゴ
ム：ＫＥ１８００ＡＢＣ）を用いて成形温度２５℃で注
型成形し、１００℃１時間硬化反応を行った。さらにキ
ャリア基板１４の実装面にはんだバンプをグリッドアレ
イ構造１５で形成して樹脂封止型半導体装置を得た。得
られた樹脂封止型半導体装置を実施例１と同様に反り量
及び耐リフロー性について評価した。
【００３６】（実施例５）図２に示すように、ガラス布
基材フッ素樹脂銅張積層板（Ｒ４７３７：松下電工：吸
水率０.０１％）よりなる２層基板をキャリア基板２５
とし、シリコンチップからなる半導体素子２１を搭載し
た。この半導体素子２１はポリイミドの２層配線構造２
２を有し、接続端子はグリッドアレイ構造２３を有す
る。そのためキャリア基板２５とははんだバンプにより
電気的に接続し、搭載面をエポキシ系封止材２４（フィ
ラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用
いて成形温度１２０℃でモールド成形し、さらにキャリ
ア基板２５の実装面にはんだバンプをグリッドアレイ構
造２６で形成して樹脂封止型半導体装置を得た。得られ
た樹脂封止型半導体装置を実施例１と同様に反り量及び
耐リフロー性について評価した。
基材フッ素樹脂銅張積層板（Ｒ４７３７：松下電工：吸
水率０.０１％）よりなる２層基板をキャリア基板２５
とし、シリコンチップからなる半導体素子２１を搭載し
た。この半導体素子２１はポリイミドの２層配線構造２
２を有し、接続端子はグリッドアレイ構造２３を有す
る。そのためキャリア基板２５とははんだバンプにより
電気的に接続し、搭載面をエポキシ系封止材２４（フィ
ラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用
いて成形温度１２０℃でモールド成形し、さらにキャリ
ア基板２５の実装面にはんだバンプをグリッドアレイ構
造２６で形成して樹脂封止型半導体装置を得た。得られ
た樹脂封止型半導体装置を実施例１と同様に反り量及び
耐リフロー性について評価した。
【００３７】（比較例１）ガラス布基材ビスマレイミド
ートリアジン樹脂銅張積層板（ＨＬ−８３０：三菱瓦斯
化学：吸水率０.３％）よりなる４層基板をキャリア基
板とし、シリコンチップよりなる半導体素子を搭載し、
ワイヤボンディング法により電気的に接続し、搭載面を
エポキシ系封止材（フィラ含量：７２容量％、熱膨張
率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモー
ルド成形し、さらにキャリア基板の実装面にはんだバン
プをグリッドアレイ構造で形成して樹脂封止型半導体装
置を得た。得られた樹脂封止型半導体装置を実施例１と
同様に反り量及び耐リフロー性について評価した。
ートリアジン樹脂銅張積層板（ＨＬ−８３０：三菱瓦斯
化学：吸水率０.３％）よりなる４層基板をキャリア基
板とし、シリコンチップよりなる半導体素子を搭載し、
ワイヤボンディング法により電気的に接続し、搭載面を
エポキシ系封止材（フィラ含量：７２容量％、熱膨張
率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモー
ルド成形し、さらにキャリア基板の実装面にはんだバン
プをグリッドアレイ構造で形成して樹脂封止型半導体装
置を得た。得られた樹脂封止型半導体装置を実施例１と
同様に反り量及び耐リフロー性について評価した。
【００３８】（比較例２）ガラス布基材ポリイミド樹脂
銅張積層板（Ｒ４７７５：松下電工：吸水率０.４％）
よりなる４層基板をキャリア基板とし、シリコンチップ
よりなる半導体素子を搭載し、ワイヤボンディング法に
より電気的に接続し、搭載面をエポキシ系封止材（フィ
ラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用
いて成形温度１８０℃でモールド成形し、さらにキャリ
ア基板の実装面にはんだバンプをグリッドアレイ構造で
形成して樹脂封止型半導体装置を得た。得られた樹脂封
止型半導体装置を実施例１と同様に反り量及び耐リフロ
ー性について評価した。
銅張積層板（Ｒ４７７５：松下電工：吸水率０.４％）
よりなる４層基板をキャリア基板とし、シリコンチップ
よりなる半導体素子を搭載し、ワイヤボンディング法に
より電気的に接続し、搭載面をエポキシ系封止材（フィ
ラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用
いて成形温度１８０℃でモールド成形し、さらにキャリ
ア基板の実装面にはんだバンプをグリッドアレイ構造で
形成して樹脂封止型半導体装置を得た。得られた樹脂封
止型半導体装置を実施例１と同様に反り量及び耐リフロ
ー性について評価した。
【００３９】（実施例６）図３に示すように、実施例１
のキャリア基板に用いたガラス布基材エポキシ樹脂銅張
積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率
０.１％）よりなる４層基板を実装基板３６とし、実施
例１〜５及び比較例１，２で得られた樹脂封止型半導体
装置を搭載し温度サイクル試験を実施して接続信頼性を
調べた。試験条件は１２５℃／１０分←→−５５℃／１
０分を１０００回とした。それぞれにつき１００個の樹
脂封止型半導体装置について試験した。
のキャリア基板に用いたガラス布基材エポキシ樹脂銅張
積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率
０.１％）よりなる４層基板を実装基板３６とし、実施
例１〜５及び比較例１，２で得られた樹脂封止型半導体
装置を搭載し温度サイクル試験を実施して接続信頼性を
調べた。試験条件は１２５℃／１０分←→−５５℃／１
０分を１０００回とした。それぞれにつき１００個の樹
脂封止型半導体装置について試験した。
【００４０】
【表１】
【００４１】本発明によれば、キャリア基板を低誘電率
の有機材料で形成し、樹脂封止材を有機材料のガラス転
移温度より低い成形温度で成形可能な材料で形成するた
め、樹脂封止後のキャリア基板の反り量をガラス転移温
度が低いほど低減することができ、かつ実装基板に実装
時の温度サイクル試験の接続信頼性を向上させることが
できる。またキャリア基板の絶縁層部分が有機材料とガ
ラスクロス等の補強材とより形成され、その有機材料の
ガラス転移温度が１００〜１５０℃であるため、キャリ
ア基板として吸水率が２３℃、２４時間の浸漬で０.２
％以下の特性を有することにより、耐リフロー性に優れ
た樹脂封止型半導体装置を提供することが可能となる。
の有機材料で形成し、樹脂封止材を有機材料のガラス転
移温度より低い成形温度で成形可能な材料で形成するた
め、樹脂封止後のキャリア基板の反り量をガラス転移温
度が低いほど低減することができ、かつ実装基板に実装
時の温度サイクル試験の接続信頼性を向上させることが
できる。またキャリア基板の絶縁層部分が有機材料とガ
ラスクロス等の補強材とより形成され、その有機材料の
ガラス転移温度が１００〜１５０℃であるため、キャリ
ア基板として吸水率が２３℃、２４時間の浸漬で０.２
％以下の特性を有することにより、耐リフロー性に優れ
た樹脂封止型半導体装置を提供することが可能となる。
【００４２】さらにキャリア基板として有機材料を用い
ることにより、低弾性率及び低誘電率の特性を活かすこ
とができ、接続信頼性と電機特性の両立を図ることがで
きる。また半導体素子上に多層配線層を形成することに
より、半導体素子とキャリア基板との電気的接続もはん
だボールの端子を使用することができ、高速、多ピン化
に極めて有用である。この時、多層配線層に有機材料を
用いることにより、半導体素子とキャリア基板間の接続
部の応力緩和も同時に図ることができ、さらに接続信頼
性を向上させることができる。
ることにより、低弾性率及び低誘電率の特性を活かすこ
とができ、接続信頼性と電機特性の両立を図ることがで
きる。また半導体素子上に多層配線層を形成することに
より、半導体素子とキャリア基板との電気的接続もはん
だボールの端子を使用することができ、高速、多ピン化
に極めて有用である。この時、多層配線層に有機材料を
用いることにより、半導体素子とキャリア基板間の接続
部の応力緩和も同時に図ることができ、さらに接続信頼
性を向上させることができる。
【００４３】
【発明の効果】本発明によれば、キャリア基板を低誘電
率の有機材料で形成し、樹脂封止材を有機材料のガラス
転移温度より低い成形温度で成形可能な材料で形成した
ため、樹脂封止後のキャリア基板の反り量を３０μｍ以
下に低減することができ、かつ実装時の温度サイクル試
験の接続信頼性を向上させることができる。またキャリ
ア基板の絶縁層部分が有機材料とガラスクロス等の補強
材とで形成され、吸水率が２３℃、２４時間の浸漬で
０.２％以下の特性を有することにより、耐リフロー性
が向上する効果がある。
率の有機材料で形成し、樹脂封止材を有機材料のガラス
転移温度より低い成形温度で成形可能な材料で形成した
ため、樹脂封止後のキャリア基板の反り量を３０μｍ以
下に低減することができ、かつ実装時の温度サイクル試
験の接続信頼性を向上させることができる。またキャリ
ア基板の絶縁層部分が有機材料とガラスクロス等の補強
材とで形成され、吸水率が２３℃、２４時間の浸漬で
０.２％以下の特性を有することにより、耐リフロー性
が向上する効果がある。
【図１】本発明の実施例１，２，４を示す構成図であ
る。
る。
【図２】本発明の実施例３，５を示す構成図である。
【図３】本発明の実施例６を示す構成図である。
１１ 半導体素子 １２ リード線 １３ 樹脂封止材 １４ キャリア基板 １５ はんだボールグリッドアレイ ２１ 半導体素子 ２２ 多層配線層 ２３ はんだボールグリッドアレイ ２４ 樹脂封止材 ２５ キャリア基板 ２６ はんだボールグリッドアレイ ３１ 半導体素子 ３２ リード線 ３３ 樹脂封止材 ３４ キャリア基板 ３５ はんだボールグリッドアレイ ３６ 実装基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小角 博義 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 荻野 雅彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 茂木 亮 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (16)
- 【請求項１】 キャリア基板の搭載面に少なくとも一つ
の半導体素子を搭載し、それぞれの半導体素子を電気的
に接続したのち樹脂封止材で被覆し、前記キャリア基板
の実装面に複数の接続端子を備えてなる樹脂封止型半導
体装置において、前記キャリア基板を、低誘電率の有機
材料で形成するとともに、前記樹脂封止材を、該有機材
料のガラス転移温度より低い成形温度で成形可能な材料
により形成したことを特徴とする樹脂封止型半導体装
置。 - 【請求項２】 キャリア基板は、ガラスクロスで補強さ
れ、１００〜１５０℃のガラス転移温度を有することを
特徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 キャリア基板は、樹脂封止材で被覆され
たのち実装面にはんだボールグリッドを用いた接続端子
が形成され、反り量が３０μｍ以下であることを特徴と
する請求項１又は２記載の樹脂封止型半導体装置。 - 【請求項４】 樹脂封止材は、１５０〜２０℃のガラス
転移温度を有することを特徴とする請求項１、２又は３
記載の樹脂封止型半導体装置。 - 【請求項５】 キャリア基板及び樹脂封止材は、エポキ
シ系の有機材料で形成されていることを特徴とする請求
項１〜４のいずれか１項記載の樹脂封止型半導体装置。 - 【請求項６】 キャリア基板は、２３℃×２４時間の浸
漬で０．２％以下の吸水率を有するものであることを特
徴とする請求項１〜５のいずれか１項記載の樹脂封止型
半導体装置。 - 【請求項７】 キャリア基板は、それぞれの半導体素子
とフエースダウン又はフェースアップにより接続されて
いることを特徴とする請求項１〜６のいずれか１項記載
の樹脂封止型半導体装置。 - 【請求項８】 キャリア基板の搭載面に少なくとも一つ
の半導体素子を搭載し、それぞれの半導体素子を電気的
に接続したのち樹脂封止材で被覆し、前記キャリア基板
の実装面に複数の接続端子を備えてなる樹脂封止型半導
体装置において、前記キャリア基板を、ガラスクロスで
補強した１００〜１５０℃のガラス転移温度を有する低
誘電率のエポキシ系の有機材料で形成し、前記樹脂封止
材を、該有機材料のガラス転移温度より低い成形温度で
成形可能な１５０〜２０℃のガラス転移温度を有するエ
ポキシ系の有機材料で形成し、前記キャリア基板は、樹
脂封止材で被覆されたのち実装面にはんだボールグリッ
ドを用いた接続端子が形成され、反り量が３０μｍ以下
でかつ２３℃×２４時間の浸漬で０．２％以下の吸水率
を有するものであり、それぞれの半導体素子とフエース
ダウン又はフェースアップにより接続されていることを
特徴とする樹脂封止型半導体装置。 - 【請求項９】 キャリア基板の搭載面に少なくとも一つ
の半導体素子を搭載し、それぞれの半導体素子を電気的
に接続したのち樹脂封止材で被覆し、前記キャリア基板
の実装面に複数の接続端子を備える樹脂封止型半導体装
置の製造方法において、前記キャリア基板は低誘電率の
有機材料で形成され、前記樹脂封止材を該有機材料のガ
ラス転移温度より低い成形温度で成形することを特徴と
する樹脂封止型半導体装置の製造方法。 - 【請求項１０】 成形温度は、１５０〜２０℃であるこ
とを特徴とする請求項９記載の樹脂封止型半導体装置の
製造方法。 - 【請求項１１】 樹脂封止材は、モールド成形されるこ
とを特徴とする請求項９又は１０記載の樹脂封止型半導
体装置の製造方法。 - 【請求項１２】 樹脂封止材は、注型成形されることを
特徴とする請求項９、１０又は１１記載の樹脂封止型半
導体装置の製造方法。 - 【請求項１３】 キャリア基板の搭載面に少なくとも一
つの半導体素子を搭載し、それぞれの半導体素子を電気
的に接続したのち樹脂封止材で被覆し、前記キャリア基
板の実装面に複数の接続端子を備える樹脂封止型半導体
装置の製造方法において、前記キャリア基板は低誘電率
の有機材料で形成され、前記樹脂封止材は、該有機材料
のガラス転移温度より低い１５０〜２０℃の成形温度で
モールド成形又は注型成形されることを特徴とする樹脂
封止型半導体装置の製造方法。 - 【請求項１４】 請求項１〜８のいずれか１項記載の樹
脂封止型半導体装置を、実装基板に搭載してなることを
特徴とする樹脂封止型半導体装置の実装構造。 - 【請求項１５】 請求項９〜１３のいずれか１項記載の
樹脂封止型半導体装置の製造方法を用いて製造された樹
脂封止型半導体装置を、実装基板に搭載してなることを
特徴とする樹脂封止型半導体装置の実装構造。 - 【請求項１６】 請求項１４又は１５記載の樹脂封止型
半導体装置の実装構造を備えてなることを特徴とする電
子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21443794A JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21443794A JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878566A true JPH0878566A (ja) | 1996-03-22 |
| JP3677661B2 JP3677661B2 (ja) | 2005-08-03 |
Family
ID=16655770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21443794A Expired - Fee Related JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677661B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065293A (ja) * | 1996-05-31 | 1998-03-06 | Mitsui Petrochem Ind Ltd | フリップチップｂｇａ実装方法 |
| EP0928022A2 (en) * | 1997-12-18 | 1999-07-07 | TDK Corporation | Resin package fabrication process |
| DE102013212440A1 (de) | 2012-06-28 | 2014-01-02 | Disco Corporation | Harzversiegelungsverfahren für Halbleiterchips |
-
1994
- 1994-09-08 JP JP21443794A patent/JP3677661B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065293A (ja) * | 1996-05-31 | 1998-03-06 | Mitsui Petrochem Ind Ltd | フリップチップｂｇａ実装方法 |
| EP0928022A2 (en) * | 1997-12-18 | 1999-07-07 | TDK Corporation | Resin package fabrication process |
| EP0928022A3 (en) * | 1997-12-18 | 1999-12-15 | TDK Corporation | Resin package fabrication process |
| US6282781B1 (en) | 1997-12-18 | 2001-09-04 | Tdk Corporation | Resin package fabrication process |
| DE102013212440A1 (de) | 2012-06-28 | 2014-01-02 | Disco Corporation | Harzversiegelungsverfahren für Halbleiterchips |
| US8828803B2 (en) | 2012-06-28 | 2014-09-09 | Disco Corporation | Resin sealing method for semiconductor chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677661B2 (ja) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
| US7018866B2 (en) | Circuit component built-in module with embedded semiconductor chip and method of manufacturing | |
| KR100610629B1 (ko) | 접착필름을갖는회로테이프,반도체장치및그의제조방법 | |
| US7390692B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| WO1996009645A1 (fr) | Composant a semiconducteurs et sa structure de montage | |
| TW200839999A (en) | Packaging substrate structure | |
| JPH07297560A (ja) | 多層プリント配線基板およびその実装構造体 | |
| JP4176961B2 (ja) | 半導体装置 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| JP2001230341A (ja) | 半導体装置 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP3841079B2 (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| Nakamura et al. | Technology trends and future history of semiconductor packaging substrate material | |
| JP3677661B2 (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP4457943B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JPH0554697B2 (ja) | ||
| JPH08111473A (ja) | ボールグリッドアレイ型パッケージ及びそれを用いた実装構造 | |
| JPH07263586A (ja) | 樹脂封止型半導体装置および半導体実装装置 | |
| JP3895920B2 (ja) | 半導体装置 | |
| US20050067682A1 (en) | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |