DE102013212440A1 - Harzversiegelungsverfahren für Halbleiterchips - Google Patents

Harzversiegelungsverfahren für Halbleiterchips Download PDF

Info

Publication number
DE102013212440A1
DE102013212440A1 DE102013212440.6A DE102013212440A DE102013212440A1 DE 102013212440 A1 DE102013212440 A1 DE 102013212440A1 DE 102013212440 A DE102013212440 A DE 102013212440A DE 102013212440 A1 DE102013212440 A1 DE 102013212440A1
Authority
DE
Germany
Prior art keywords
chip holding
chip
adhesive
carrier substrate
adhesive ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013212440.6A
Other languages
English (en)
Inventor
Karl Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102013212440A1 publication Critical patent/DE102013212440A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Harzversiegelungsverfahren für mehrere Halbleiterchips. Das Harzversiegelungsverfahren beinhaltet einen Chiphaltebahnbefestigungsschritt des Befestigens einer Chiphaltebahn an einem Trägersubstrat durch einen Haftring, einen Halbleiterchipbefestigungsschritt des Befestigens der Vorderseite jedes Halbleiterchips an einer Haftschicht, die in einem Bereich, der dem Inneren des Haftrings entspricht, die Chiphaltebahn bildet, einen Harzversiegelungsschritt, des Versiegelns aller der Halbleiterchips mit einem Formharz, einen Trägersubstratentfernungsschritt des Entfernens des Trägersubstrats von der Chiphaltebahn, auf der die Halbleiterchips befestigt und mit dem Formharz versiegelt sind, und einem Chiphaltebahnabschälschritt, des Abschälens der Chiphaltebahn von der Vorderseite jedes mit dem Formharz versiegelten Halbleiterchips.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Harzversiegelungsverfahren für mehrere Halbleiterchips mit einem Harz.
  • Beschreibung des Stands der Technik
  • In der japanischen Patentveröffentlichungsnummer Hei 08-078566 ist zum Beispiel ein Herstellungsverfahren für eine Halbleitereinheit flächiger Packungsart (area package type semi conductor unit) offenbart. Die Halbleitereinheit flächiger Packungsart beinhaltet ein Substrat, wie zum Beispiel ein aus glasfaserbasiertem Epoxiharz ausgebildetes Harzsubstrat, auf der Vorderseite des Substrats befestigte Halbleiterchips, externe Elektroden, die auf der Rückseite des Substrats vorgesehen sind, um ähnlich einer Gitteranordnung angeordnet zu sein, und ein Versiegelungselement wie zum Beispiel einem Formharz zum Versiegeln der Halbleiterchips auf der Vorderseite des Substrats.
  • Zusammenfassung der Erfindung
  • Allerdings sind die Halbleiterchips beim Versiegeln der Halbleiterchips mit dem Formharz durch ein thermisch lösbares Band an ein aus Stahl gebildetes Trägersubstrat befestigt, und das Formharz wird als Nächstes auf das Trägersubstrat aufgebracht, um die Halbleiterchips zu versiegeln. Folglich wird viel Zeit benötigt, um das Trägersubstrat nach Versiegeln der Halbleiterchips mit dem Formharz vom Formharz zu entfernen. Ferner kann Haftmaterial des thermisch lösbaren Bands an der Oberfläche jedes Halbleiterchips nach Entfernen des Trägersubstrats verbleiben.
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Harzversiegelungsverfahren für mehrere Halbleiterchips bereitzustellen, das die Entfernung des Trägersubstrats beim Versiegeln der Halbleiterchips mit dem Formharz vereinfachen kann, wodurch die Herstellungszeit verkürzt wird.
  • Entsprechend eines Aspekts der vorliegenden Erfindung, wird ein Harzversiegelungsverfahren für mehrere Halbleiterchips bereitgestellt, das beinhaltet: einen Chiphaltebahnbefestigungsschritt des Befestigens einer Chiphaltebahn an ein plattenartiges Trägersubstrat durch einen Haftring, wobei die Chiphaltebahn eine Grundfläche und eine an der Vorderseite der Grundfläche ausgebildete Haftschicht aufweist, der Haftring eine Außenabmessung aufweist, die gleich der der Chiphaltebahn ist, und das Trägersubstrat eine Außenabmessung aufweist, die größer als die der Chiphaltebahn ist; einen Halbleiterchipbefestigungsschritt des Befestigens der Vorderseite jedes Halbleiterchips an die Haftschicht der Chiphaltebahn in einem Bereich, der dem Inneren des Haftrings entspricht, nach Ausführen des Chiphaltebahnbefestigungsschritts; einen Harzversiegelungsschritt des Versiegelns aller der Halbleiterchips mit einem Formharz, nach Ausführen des Halbleiterchipbefestigungsschritts; einen Trägersubstratentfernungsschritt des Beseitigens einer Haftkraft zur Chiphaltebahn, nach Ausführen des Harzversiegelungsschritts, wodurch das Trägersubstrat von der Chiphaltebahn, auf der die die Halbleiterchips befestigt und mit dem Formharz versiegelt sind, entfernt wird; und einen Chiphaltebahnabschälschritt des Abschälens der Chiphaltebahn von der Vorderseite jedes mit dem Formharz versiegelten Halbleiterchips, nach Ausführen des Trägersubstratentfernungsschritts.
  • Vorzugsweise beinhaltet das Harzversiegelungsverfahren ferner einen Schleifschritt des Schleifens des Formharzes in dem Zustand, in dem die Chiphaltebahn auf einem Haltetisch gehalten ist, nach Ausführen des Trägersubstratentfernungsschritts, wodurch die Dicke des Formharzes verringert wird, bis jeder Halbleiterchip freigelegt ist.
  • Vorzugsweise weist das Trägersubstrat eine eine Ringnut mit einer Form auf, die der Form des Haftrings auf der Vorderseite des Trägersubstrats entspricht, und die Ringnut ist mit dem Haftring (12) ausgefüllt. Als eine Abwandlung ist der Haftring auf der Rückseite der Grundfläche der Chiphaltebahn gegenüber der Haftschicht entlang des Außenumfangs der Grundfläche befestigt.
  • Vorzugsweise ist der Haftring aus einem ultraviolett-härtbaren Haftmittel gebildet und der Trägersubstratentfernungsschritt beinhaltet den Schritt des Applizierens ultravioletten Lichts auf den Haftring, um den Haftring auszuhärten, wodurch die Haftkraft des Haftrings entfernt wird.
  • Vorzugsweise beinhaltet der Trägersubstratentfernungsschritt den Schritt des Schneidens der Chiphaltebahn entlang des Innenumfangs des Haftrings unter Verwendung einer Schneidklinge, wodurch die Haftkraft des Haftrings entfernt wird.
  • Entsprechend des Harzversiegelungsverfahrens der vorliegenden Erfindung, ist die Chiphaltebahn durch den Haftring am Trägersubstrat befestig und die mehreren Halbleiterchips sind an der Chiphaltebahn befestigt und mit dem Formharz versiegelt. Folglich können das Formharz und die Chiphaltebahn vom Trägersubtrat durch einfaches Beseitigen der Haftkraft des Haftrings getrennt werden. Da die Fläche, die durch den Haftring auf dem Trägersubstrat eingenommen wird, klein ist, können das Formharz und die Chiphaltebahn einfach vom Trägersubstrat getrennt werden. Durch ein Studium der folgenden Beschreibung und angefügten Ansprüche in Bezugnahme auf die beigefügten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, werden die obenstehenden und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise diese zu erreichen, deutlich werden und die Erfindung selbst kann bestmöglich verstanden werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A ist eine perspektivische Ansicht einer Halbleitereinheit, die durch eine bevorzugte Ausführungsform des Harzversiegelungsverfahrens gemäß der vorliegenden Erfindung erlangt wird;
  • 1B ist eine Schnittansicht der in 1A gezeigten Halbleitereinheit;
  • 2A ist eine perspektivische Ansicht, die einen Chiphaltebahnbefestigungsschritt in dieser bevorzugten Ausführungsform zeigt;
  • 2B ist eine Schnittansicht einer Chiphaltebahn, eines Trägersubstrats und eines Haftrings, die in 2A gezeigt sind;
  • 3 ist eine Schnittansicht der Chiphaltebahn, die durch den Haftring durch den Chiphaltebahnbefestigungsschritt an das Trägersubstrat befestigt ist;
  • 4 ist eine Schnittansicht, die einen Halbleiterchipbefestigungsschritt in dieser bevorzugten Ausführungsform zeigt;
  • 5 ist eine Schnittansicht, die einen Harzversiegelungsschritt in dieser bevorzugten Ausführungsform zeigt;
  • 6 ist eine Schnittansicht, die einen Trägersubstratentfernungsschritt in dieser bevorzugten Ausführungsform zeigt;
  • 7 ist eine Schnittansicht, die einen Schleifschritt in dieser bevorzugten Ausführungsform zeigt;
  • 8A und 8B sind Schnittansichten, die einen Chiphaltebahnabschälschritt in dieser bevorzugten Ausführungsform zeigen;
  • 9 ist eine Schnittansicht, die einen Bildungsschritt einer Neuverdrahtungsschicht in dieser bevorzugten Ausführungsform zeigt;
  • 10 ist eine Schnittansicht, die eine Abwandlung des Chiphaltebahnbefestigungsschritts zeigt;
  • 11 ist eine Schnittansicht, die eine Abwandlung des Trägersubstratentfernungsschritts zeigt; und
  • 12 ist eine Schnittansicht, die einen Kantenbearbeitungsschritt in der vorliegenden Erfindung zeigt.
  • Genaue Beschreibung der bevorzugten Ausführungsform
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die Zeichnungen im Detail beschrieben werden. Die vorliegende Erfindung ist nicht auf diese bevorzugte Ausführungsform begrenzt. Ferner können die in dieser bevorzugten Ausführungsform gebrauchten Bestandteile jene beinhalten, die von Fachleuten einfach übernommen werden können oder im Wesentlichen dieselben Elemente sein, wie jene aus dem Stand der Technik bekannte. Ferner können die nachstehend beschriebenen Anordnungen geeignet kombiniert werden. Ferner können die Anordnungen verschiedenartig weggelassen, ersetzt oder geändert werden, ohne vom Rahmen der vorliegenden Erfindung abzuweichen.
  • Das Harzversiegelungsverfahren gemäß dieser vorliegenden Ausführungsform, ist ein in 1B gezeigtes Verfahren des Versiegelns mehrerer Halbleiterchips 1 mit einem Formharz 2, um eine in 1A und 1B gezeigte Halbleitereinheit 3 (entsprechend einer Packung) auszubilden. Wie in 1A und 1B gezeigt, ist die Halbleitereinheit 3, die durch das Harzversiegelungsverfahren entsprechend der bevorzugten Ausführungsform erlangt wird, ein scheibenförmiges Objekt und es beinhaltet die mehreren Halbleiterchips und das die mehreren Halbleiterchips 1, mit Ausnahme ihrer strukturierten Oberflächen 1a (entsprechend der Vorderseiten), wo Anschlüsse ausgebildet sind, bedeckende Formharz 2. Jeder Halbleiterchip 1 wird zum Beispiel durch Ausbildung eines ICs oder LSIs zum Beispiel als Speicher, Logik, Gatteranordnung, Individualanordnung (englisch: custum) und Leistungstransistor auf einem Halbleiterwafer aus Si oder GaAs, erlangt. Wie oben beschrieben, sind Anschlüsse auf der strukturierten Oberfläche 1a jedes Halbleiterchips 1 ausgebildet. Ferner ist auf der strukturierten Oberfläche 1a jedes Halbleiterchips 1 eine Verdrahtungsschicht 4 ausgebildet, die durch mit den Anschlüssen verbundene Erhebungen aufgebaut ist. Das Formharz 2 ist aus einem Harz gebildet, das bei einer vorbestimmten Formungstemperatur durch einen Formgebungsprozess formbar ist.
  • Das Harzversiegelungsverfahren gemäß dieser bevorzugten Ausführungsform, gebraucht, wie in 2A und 2B gezeigt, ein Trägersubstrat 10 und eine Chiphaltebahn 11. Das Trägersubstrat 10 ist zum Beispiel aus Metall (z. B. Eisen) oder Harz gebildet. Wie in 2A und 2B gezeigt, ist das Trägersubstrat 10 ein Plattenelement, dessen Außenabmessung größer als die Chiphaltebahn 11 ist. Insbesondere, ist das Trägersubstrat 10 ein kreisförmiges Plattenelement und die Chiphaltebahn 11 ist ein kreisförmiges Bahnelement, wobei der Durchmesser des Trägersubstrats 10 größer ist, als der der Chiphaltebahn 11. Um einen Haftring 12 aufzunehmen, ist eine Ringnut 13 auf der Vorderseite (obere Fläche) 10a des Trägersubstrats 10 entlang dessen gesamten Umfangs ausgebildet. Die Ringnut 13 hat eine Außenabmessung, die gleich derer der Chiphaltebahn 11 ist. Die Ringnut 13 ist nur auf dem Außenumfangsabschnitt auf der Vorderseite 10a des Trägersubstrats 10 ausgebildet. Insbesondere ist die Ringnut 13 eine ringförmige Nut mit einem Außendurchmesser, der gleich dem Durchmesser der Chiphaltebahn 11 ist. Der in der Ringnut 13 aufgenommene Haftring 12 ist aus einem gewöhnlichen Haftmittel oder einem ultraviolett-härtbaren Haftmittel gebildet.
  • Wie in 2A und 2B gezeigt, besteht die Chiphaltebahn 11 aus einer Grundfläche 15 und einer Haftschicht 14, die auf der Vorderseite (obere Fläche) der Grundfläche 15 ausgebildet ist, um Halbleiterchips 1 darauf zu befestigen. Die Haftschicht 14 wird durch Aufbringen eines Haftmittels auf die gesamte Oberfläche der Vorderseite der Grundfläche ausgebildet. Die Haftschicht ist aus einem foto-härtbaren Haftmittel gebildet, das durch ultraviolettes Licht oder sichtbares Licht gehärtet werden kann. Insbesondere ist die Haftschicht 14 aus einem ultraviolett-härtbaren Haftmittel gebildet, das durch ultraviolettes Licht gehärtet werden kann. Die Grundfläche 15 ist aus einem transparenten oder transluzenten, synthetischen Harz gebildet, das geeignet ist, ultraviolettes Licht oder sichtbares Licht zu transmittieren. Insbesondere ist die Grundfläche 15 aus einem synthetischen Harz gebildet, das geeignet ist, ultraviolettes Licht zu transmittieren. Wie oben beschrieben, ist die Chiphaltebahn 11 in dieser bevorzugten Ausführungsform ein kreisförmiges Bahnelement.
  • Die Harzversiegelungsmethode gemäß dieser bevorzugten Ausführungsform wird auf die folgende Art und Weise ausgeführt. Zuerst wird der Haftring 12 in die Ringnut 13 des Trägersubstrats 10 derart gefüllt, dass die obere Fläche des Haftrings 12 mit der Vorderseite 10a des Trägersubstrats 10 fluchtet. Danach wird der in 2A und 2B gezeigte Chiphaltebahnbefestigungsschritt derart ausgeführt, dass die Chiphaltebahn 11 durch den Haftring 12 an das Trägersubstrat befestigt wird. Insbesondere wird die Grundfläche 15 der Chiphaltebahn 11 an die Vorderseite 10a des Trägersubstrats angebracht, sodass die Chiphaltebahn 11 mit dem Trägersubstrat 10 ausgerichtet ist. Folglich ist der Außenumfangsabschnitt der Chiphaltebahn auf dem in die Ringnut gefüllten Haftring platziert. 3 zeigt einen Zustand, der durch Ausführen des Chiphaltebahnbefestigungsschritts erlangt wird. Wie in 3 gezeigt, ist die Chiphaltebahn 11 durch den Haftring 12 am Trägersubstrat 10 in einem Zustand befestigt, dass die Grundfläche 15 der Chiphaltebahn 11 in Kontakt mit der Vorderseite 10a des Trägersubstrats 10 ist. Da der Außendurchmesser des Haftrings 12 gleich dem Durchmesser der Chiphaltebahn 10 ist, ist nur der Außenumfangsabschnitt der Grundfläche 15 der Chiphaltebahn 11 durch den Haftring an das Trägersubstrat 10 befestigt. Nach Ausführen des oben erwähnten Chiphaltebahnbefestigungsschritts, wird der in 4 gezeigte Halbleiterchipbefestigungsschritt derart ausgeführt, dass die strukturierte Oberfläche 1a jedes Halbleiterchips 1 an der Haftschicht 14 der Chiphaltebahn 11 in einem Bereich, der dem Inneren des Haftrings 12 entspricht, befestigt wird.
  • Nach Ausführen des oben erwähnten Halbleiterchipbefestigungsschritts wird, wie in 5 gezeigt, ein Harzversiegelungsschritt derart ausgeführt, dass alle der mehreren Halbleiterchips 1 mit dem Formharz 2 versiegelt sind. Insbesondere wird das Formharz 2 auf der Chiphaltebahn 11 in einem Bereich ausgebildet, der dem Inneren des Haftrings 12 entspricht, um so alle der mehreren Halbleiterchips 1 durch einen Ausformungsprozess vollständig zu bedecken. Folglich sind alle der mehreren Halbleiterchips 1, die an der Chiphaltebahn 11 befestigt sind, in einem Bereich, der dem Inneren des Haftrings 12 entspricht, mit dem Formharz 2 versiegelt.
  • Nach Durchführen des oben erwähnten Harzversiegelungsschritts wird, wie in 6 gezeigt, ein Trägersubstratentfernungsschritt derart ausgeführt, dass die Chiphaltebahn 11 entlang des gesamten inneren Umfangs des Haftrings 12 unter Benutzung einer Schneidklinge 20 geschnitten wird. Folglich wird eine Haftkraft des Haftrings 12 zur Chiphaltebahn 11 beseitigt, um dadurch das Trägersubstrat 10 zusammen mit dem Haftring 12 von der Chiphaltebahn 11, auf der die mehreren Halbleiterchips 1 befestigt und mit dem Formharz 2 versiegelt sind, zu entfernen.
  • Nach Ausführen des oben erwähnten Trägersubstratentfernungsschritts wird, ein Schleifschritt wie in 7 gezeigt in der folgenden Weise ausgeführt. Das Formharz 2, das die mehreren Halbleiterchips 1 versiegelt, wird zusammen mit der Chiphaltebahn 11 zu einem Haltetisch 22 einer in 7 gezeigten Schleifvorrichtung 21 unter Verwendung einer Transporteinrichtung (nicht gezeigt) transportiert. Daher sind die mehreren Halbleiterchips 1, die an der Chiphaltebahn 11 befestigt sind und mit dem Formharz 2 versiegelt sind, auf dem Haltetisch 22 in dem Zustand angebracht, in dem die Chiphaltebahn 11 in Kontakt mit dem Haltetisch 22 ist, und das Formharz 2 freiliegt. In diesem Zustand ist die Chiphaltebahn 11 auf dem Haltetisch 22 unter Saugeinwirkung gehalten und das Formharz 2 wird durch Verwendung von Schleifelementen 23, welche die Schleifvorrichtung 21 bilden, geschliffen, um dadurch die Dicke des Formharzes 2 zu reduzieren, bis die mehreren Halbleiterchips 1 freigelegt sind. Wie in 7 gezeigt, beinhaltet die Schleifvorrichtung 21, die in diesem Schleifschritt verwendet wird, im Wesentlichen den Haltetisch 22 zum Halten des Formharzes 2 durch die Chiphaltebahn und die Schleifelemente 23 zum Schleifen des auf dem Haltetisch 22 gehaltenen Formharzes 2, um dadurch die Dicke des Formharzes 2 zu einer Enddicke zu reduzieren. Der Haltetisch 22 weist eine kreisförmige Halteoberfläche 22a auf, die aus einem porösen keramischen Material oder dergleichen gebildet ist. Die Halteoberfläche 22a ist durch eine Unterdruckleitung (nicht gezeigt) mit einer Unterdruckquelle (nicht gezeigt) verbunden, wodurch das Formharz 2 durch die Chiphaltebahn 11 unter Saugwirkung auf der Halteoberfläche 22a gehalten wird. Ferner ist der Haltetisch um seine Achse durch eine Drehbewegungsantriebsquelle (nicht gezeigt) rotierbar. Beim Schleifen des Formharzes 2 wird der, das Formharz 2 haltende Haltetisch 22 durch die Drehbewegungsantriebsquelle rotiert, und die Schleifelemente 23 werden gleichermaßen in die gleiche Richtung wie die Drehrichtung des Haltetischs 22 rotiert.
  • Nach Ausführen des oben erwähnten Schleifschritts wird ein Chiphaltebahnabschälschritt wie in 8A und 8B gezeigt in der folgenden Art und Weise ausgeführt. Wie in 8A gezeigt, werden das Formharz 2 und die Chiphaltebahn 11 zu Ultraviolettapplizierungseinrichtungen 30 transportiert, um die Chiphaltebahn 11 mehreren Ultraviolettlampen 31 zu entgegnen, welche die Ultraviolettapplizierungseinrichtung 30 bilden. In diesem Zustand wird auf die Haftschicht 14 der Chiphaltebahn 11 ultraviolettes Licht V von den Ultraviolettlampen 31 der Ultraviolettapplizierungseinrichtung 30 durch die Grundfläche der Chiphaltebahn 11 aufgebracht. Als ein Ergebnis wird die Haftschicht 14, die der strukturierten Oberfläche 1a jedes Halbleiterchips 1 anhaftet durch das ultraviolette Licht V gehärtet, um dadurch eine Haftkraft der Haftschicht 14 der Chiphaltebahn 11 zu reduzieren. Danach wird, wie in 8B gezeigt, die Chiphaltebahn 11 von der strukturierten Oberfläche 1a jedes mit dem Formharz 2 versiegelten Halbleiterchips 1 abgeschält.
  • Nach Ausführen des oben erwähnten Chiphaltebahnabschälschritts wird ein Bildungsschritt einer Neuverdrahtungsschicht, wie in 9 gezeigt, derart ausgeführt, dass Erhebungen oder dergleichen mit den Anschlüssen auf der strukturierten Oberfläche 1a jedes mit dem Formharz 2 versiegelten Halbleiterchips 1 verbunden sind, wodurch die Verdrahtungsschicht 4 auf der strukturierten Oberfläche 1a gebildet wird. In dieser Weise wird die Halbleitereinheit 3, die oben mit Bezug auf 1A und 1B beschrieben wurde, erhalten.
  • Im Harzversiegelungsverfahren gemäß dieser oben beschriebenen bevorzugten Ausführungsform wird die Chiphaltebahn 11 durch den Haftring 12 am Trägersubstrat 10 befestigt und die mehreren Halbleiterchips 1 werden als nächstes an die Chiphaltebahn 11 befestigt. Danach werden die mehreren Halbleiterchips 1 mit dem Formharz 2 versiegelt. Folglich können einfach durch Beseitigen der Haftkraft des Haftrings 12 das Formharz und die Chiphaltebahn 11 vom Trägersubstrat 10 entfernt werden. Als ein Ergebnis kann die Herstellungszeit verkürzt werden und gleichermaßen kann die Arbeitseffizienz bei Herstellung der Halbleitereinheit 3 verbessert werden. Ferner wird im Trägersubstratentfernungsschritt die Schneidklinge 20 benutzt, um die Chiphaltebahn 11 entlang des inneren Umfangs des Haftrings 12 zu schneiden. Folglich kann die Chiphaltebahn 11 vom Trägersubstrat 10 entfernt werden, ohne den Haftring 12 auf der Chiphaltebahn 11 zu belassen. Folglich kann der nachfolgende Schleifschritt in dem Zustand ausgeführt werden, in dem die am Formharz 2 befestigte Chiphaltebahn 11 auf dem Haltetisch 22 der Schleifvorrichtung 21 gehalten ist. In diesem Zustand wird das Formharz 2 durch die Schleifelemente 23 der Schleifvorrichtung 21 geschliffen. Folglich kann die Chiphaltebahn 11 als Schutzband zum Schützen der strukturierten Oberfläche 1a jedes Halbleiterchips 1 im Schleifschritt verwendet werden. Das bedeutet, dass beim Ausführen des Schleifschritts das Formharz 2 nicht auf ein eigens bestimmtes Schutzband transferiert werden muss, wodurch die Herstellungszeit weiter verkürzt wird und die Arbeitseffizienz bei Herstellung der Halbleitereinheit 3 weiter verbessert wird. Ferner ist die Haftschicht 14 der Chiphaltebahn 11 aus einem ultraviolett-härtbaren Haftmittel gebildet und im Chiphaltebahnabschälschritt wird die Haftschicht 14 durch Aufwenden von ultraviolettem Licht V gehärtet. Folglich ist es möglich zu vermeiden, dass die im Chiphaltebahnabschälschritt abgeschälte Haftschicht 14 der Chiphaltebahn 11 auf der strukturierten Oberfläche 1a jedes Halbleiterchips verbleibt. In dem Fall, dass auch nur ein Teil des Haftrings 12 auf der Grundfläche 15 der Chiphaltebahn nach dem Trägersubstratentfernungsschritt verbleibt, wird der auf der Grundfläche 15 der Chiphaltebahn 11 verbliebene Haftring 12 bevorzugt vor dem Schleifschritt entfernt.
  • Während der Haftring 12 in die in dieser bevorzugten Ausführungsform auf der Vorderseite 10a des Trägersubstrats 10 ausgebildeten Ringnut 13 gefüllt wird, kann der Haftring 12 vorläufig an der Rückseite (untere Oberfläche) der Grundfläche 15 gegenüber der Haftschicht 14 entlang des gesamten Außenumfangs der Grundfläche 15 angebracht sein, wie in 10 gezeigt. Das heißt, 10 ist eine Schnittansicht, die eine Abwandlung des Chiphaltebahnbefestigungsschritts zeigt. In dieser Abwandlung beinhaltet die Chiphaltebahn 11 die Grundfläche 15 und die Haftschicht 14, und der Haftring 12 ist auf der Rückseite der Grundfläche 15 gegenüber der Haftschicht 14 entlang des gesamten Außenumfangs der Grundfläche 15 angebracht. Gemäß dieser in 10 gezeigten Abwandlung muss der Haftring 12 nicht in die am Trägersubstrat 10 ausgebildete Ringnut 13 gefüllt werden, bevor der Chiphaltebahnbefestigungsschritt ausgeführt wird, sodass der Chiphaltebahnbefestigungsschritt durch einfaches Befestigen der Chiphaltebahn 11 durch den Haftring 12 an das Trägersubstrat 10 einfach ausgeführt werden kann.
  • In dieser bevorzugten Ausführungsform kann der Haftring 12, wie in 11 gezeigt, aus einem ultraviolett-härtbaren Haftmittel gebildet sein. Das heißt, 11 ist eine Schnittansicht, die eine Abwandlung des Trägersubstratentfernungsschritts zeigt. In dieser Abwandlung werden Ultraviolettlampen 31 verwendet, um ultraviolettes Licht durch die Chiphaltebahn 11 auf den Haftring aufzubringen, wodurch der Haftring 12 zum Beseitigen der Haftkraft des Haftrings 12 gehärtet wird. Als ein Ergebnis kann die Chiphaltebahn 11 vom Trägersubstrat 10 getrennt werden. In diesem Fall kann der Haftring 12 aus zwei Schichten gebildet sein, d. h. einer ultraviolett-härtbaren Haftschicht, die an der Grundfläche 15 der Chiphaltebahn befestigt ist und einer nicht ultraviolett-härtbaren Schicht, die auf dem Grund der Ringnut 13 befestigt ist. Im Fall, dass der Haftring 12 aus diesen zwei Lagen besteht, wird die Haftkraft der ultraviolett-härtbaren Haftschicht durch Aufbringen des ultravioletten Lichts beseitigt, aber die Haftkraft der nicht ultraviolett-härtbaren Schicht wird unabhängig von der Aufwendung des ultravioletten Lichts erhalten. Folglich kann der Haftring 12, wenn die Chiphaltebahn 11 vom Trägersubstrat 10 nach Aufbringen des ultravioletten Lichts auf den Haftring 12 entfernt wird, von der Grundfläche 15 der Chiphaltebahn 11 in dem Zustand entfernt werden, in dem die ultraviolett-härtbare Haftschicht an der nicht ultraviolett-härtbaren Haftschicht befestigt ist.
  • Ferner kann in dieser bevorzugten Ausführungsform nach dem Harzversiegelungsschritt und vor oder nach dem Trägersubstratentfernungsschritt ein in 12 gezeigter Kantenbearbeitungsschritt ausgeführt werden. Das heißt, 12 ist eine Schnittansicht, die einen Kantenbearbeitungsschritt gemäß einer Abwandlung dieser bevorzugten Ausführungsform zeigt, bei der der Kantenbearbeitungsschritt nach dem Trägersubstratentfernungsschritt und vor dem Schleifschritt ausgeführt wird. In diesem Kantenbearbeitungsschritt wird eine Schneidklinge 40 genutzt, um die Außenumfangskante des Formharzes 2 zu schneiden, wodurch Grate des Formharzes 2 entfernt werden. Folglich können Beschädigungen der Transporteinrichtung durch die Grate beim Transport des Formharzes 2 mit den Halbleiterchips 1 und dem Chiphaltebahn 11 verhindert werden.
  • Ferner sind, während in dieser bevorzugten Ausführungsform die Formen des Trägersubstrats 10 und der Chiphaltebahn kreisförmig sind und die Form des Haftrings 12 ebenfalls kreisförmig ist, die Formen dieser Einrichtungen in der vorliegenden Erfindung nicht begrenzt. Zum Beispiel kann die Form des Haftrings 12, im Fall, dass die Form der Chiphaltebahn 11 viereckig ist, entsprechend viereckig ausgeführt sein. Daher können die Formen des Trägersubstrats 10 und der Chiphaltebahn 11 in verschiedenen Formen wie zum Beispiel einer rechteckigen Form ausgeführt sein, und die Form des Haftrings 12 kann in verschiedenen Ringformen wie zum Beispiel einer rechteckigen Ringform ausgeführt sein. Ferner ist die Anwendung des Harzversiegelungsverfahrens der vorliegenden Erfindung nicht auf eine Halbleitereinheit 3 als eine Packung begrenzt, sondern die vorliegende Erfindung ist auf Halbleiterchips anwendbar, um jedwede Packung mit verschiedenen Anordnungen auszubilden.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen begrenzt. Der Rahmen der Erfindung ist durch die angefügten Ansprüche definiert und alle Änderungen und Abwandlungen, die innerhalb der Äquivalenz des Rahmens der Ansprüche liegen sind deshalb in die Erfindung einzubeziehen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 08-078566 [0002]

Claims (6)

  1. Harzversiegelungsverfahren für mehrere Halbleiterchips (1), umfassend: einen Chiphaltebahnbefestigungsschritt des Befestigens einer Chiphaltebahn (11) an ein plattenartiges Trägersubstrat (10), durch einen Haftring (12), wobei die Chiphaltebahn (11) eine Grundfläche (15) und eine Haftschicht (14), die an einer Vorderseite der Grundfläche (15) ausgebildet ist, aufweist, der Haftring (12) eine Außenabmessung aufweist, die gleich der der Chiphaltebahn (11) ist, und das Trägersubstrat (10) eine Außenabmessung aufweist, die größer als die der Chiphaltebahn (11) ist; einen Halbleiterchipbefestigungsschritt des Befestigens einer Vorderseite jedes Halbleiterchips (1) an die Haftschicht (14) der Chiphaltebahn (11), in einer Fläche, die dem Inneren des Haftrings (12) entspricht, nach Ausführen des Chiphaltebahnbefestigungsschritts; einen Harzversiegelungsschritt des Versiegelns aller der Halbleiterchips (1) mit einem Formharz (2), nach Ausführen des Halbleiterchipbefestigungsschritts; einen Trägersubstratentfernungsschritt des Beseitigens einer Haftkraft des Haftrings (12) an der Chiphaltebahn (11), nach Ausführen des Harzversiegelungsschritts, wodurch das Trägersubstrat (10) von der Chiphaltebahn (11), an der die Halbleiterchips (1) befestigt und mit dem Formharz (2) versiegelt sind, entfernt wird; und einen Chiphaltebahnabschälschritt des Abschälens der Chiphaltebahn (11) von der Vorderseite jedes mit dem Formharz (2) versiegelten Halbleiterchips (1), nach Ausführen des Trägersubstratentfernungsschritts.
  2. Harzversiegelungsverfahren nach Anspruch 1, das nach Ausführen des Trägersubstratentfernungsschritts ferner einen Schleifschritt des Schleifens des Formharzes (2) in dem Zustand umfasst, in dem die Chiphaltebahn (11) auf einem Haltetisch gehalten wird, wodurch die Dicke des Formharzes (2) verringert wird, bis jeder Halbleiterchip (1) freigelegt ist.
  3. Harzversiegelungsverfahren nach Anspruch 1, wobei das Trägersubstrat (11) eine Ringnut (13) mit einer Form aufweist, die der Form des Haftrings (12) entspricht, und wobei die Ringnut (13) mit dem Haftring (12) ausgefüllt ist.
  4. Harzversiegelungsverfahren nach Anspruch 1, wobei der Haftring (12) an einer Rückseite der Grundfläche (15) der Chiphaltebahn (11) gegenüber der Haftschicht (14) entlang des Außenumfangs der Grundfläche (15) angebracht ist.
  5. Harzversiegelungsverfahren nach Anspruch 1, wobei der Haftring (12) aus einem ultraviolett-härtbaren Haftmittel ausgebildet ist, und der Trägersubstratentfernungsschritt den Schritt des Applizierens ultravioletten Lichts (V) auf den Haftring (12) zum Härten des Haftrings (12) umfasst, wodurch die Haftkraft des Haftrings (12) beseitigt wird.
  6. Harzversiegelungsverfahren nach Anspruch 1, wobei der Trägersubstratentfernungsschritt den Schritt des Schneidens der Chiphaltebahn (11) entlang des Innenumfangs des Haftrings (12) unter Verwendung einer Schneidklinge (20) umfasst, wodurch die Haftkraft des Haftrings (12) beseitigt wird.
DE102013212440.6A 2012-06-28 2013-06-27 Harzversiegelungsverfahren für Halbleiterchips Pending DE102013212440A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-145956 2012-06-28
JP2012145956A JP5926632B2 (ja) 2012-06-28 2012-06-28 半導体チップの樹脂封止方法

Publications (1)

Publication Number Publication Date
DE102013212440A1 true DE102013212440A1 (de) 2014-01-02

Family

ID=49754358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013212440.6A Pending DE102013212440A1 (de) 2012-06-28 2013-06-27 Harzversiegelungsverfahren für Halbleiterchips

Country Status (3)

Country Link
US (1) US8828803B2 (de)
JP (1) JP5926632B2 (de)
DE (1) DE102013212440A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックIpマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
KR102259959B1 (ko) * 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
EP3265885A4 (de) * 2015-03-03 2018-08-29 Prenav Inc. Abtastung von umgebungen und verfolgung von unbemannten luftfahrzeugen
JP6719341B2 (ja) * 2016-09-05 2020-07-08 株式会社ディスコ パッケージデバイスチップの製造方法
SG11201906443UA (en) * 2017-01-20 2019-08-27 Mitsui Chemicals Tohcello Inc Adhesive film and method for manufacturing electronic apparatus
JP7229641B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878566A (ja) 1994-09-08 1996-03-22 Hitachi Ltd 樹脂封止型半導体装置及び製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
JP2004158739A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP5495647B2 (ja) * 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP5137937B2 (ja) * 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5718005B2 (ja) * 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878566A (ja) 1994-09-08 1996-03-22 Hitachi Ltd 樹脂封止型半導体装置及び製造方法

Also Published As

Publication number Publication date
US20140004658A1 (en) 2014-01-02
JP2014011268A (ja) 2014-01-20
JP5926632B2 (ja) 2016-05-25
US8828803B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
DE102013212440A1 (de) Harzversiegelungsverfahren für Halbleiterchips
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE60028912T2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE19900364A1 (de) Halbleiterwafer mit einer Schutzschicht an seiner Unterseite
DE102015216619A1 (de) Verfahren zum Bearbeiten eines Wafers
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE102015002542A1 (de) Waferteilungsverfahren
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE19940390A1 (de) Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE10023758A1 (de) Verfahren zur Behandlung eines Halbleiterwafers und Halbleiterwafer-Tragelement
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE2504944A1 (de) System zum trennen einer halbleiterplatte in einzelne pellets
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
DE102013208835A1 (de) Haftbandbefestigungsverfahren
DE102009006237B4 (de) Waferverarbeitungsverfahren zum Verarbeiten von Wafern mit darauf ausgebildeten Bondhügeln
DE102014226050A1 (de) Bauelementwafer-Bearbeitungsverfahren
DE102010029550A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen und entsprechendes Halbleiter-Bauelement
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird
DE112005003273T5 (de) Eingebetteter Wärmeverteiler
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102008020469A1 (de) Stapelpackung mit Freigabeschicht und Verfahren zum Bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication