DE112018001137T5 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE112018001137T5
DE112018001137T5 DE112018001137.2T DE112018001137T DE112018001137T5 DE 112018001137 T5 DE112018001137 T5 DE 112018001137T5 DE 112018001137 T DE112018001137 T DE 112018001137T DE 112018001137 T5 DE112018001137 T5 DE 112018001137T5
Authority
DE
Germany
Prior art keywords
semiconductor chip
spacers
substrate
semiconductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018001137.2T
Other languages
English (en)
Other versions
DE112018001137B4 (de
Inventor
Kazuaki Mawatari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112018001137T5 publication Critical patent/DE112018001137T5/de
Application granted granted Critical
Publication of DE112018001137B4 publication Critical patent/DE112018001137B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: ein Substrat (1); einen Halbleiterchip (2), der benachbart zu einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist; ein Klebemittel (3), das eine hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats befestigt; und mehrere Abstandshalter (4), die angeordnet sind, um einen Abstand zwischen dem Substrat und dem Halbleiterchip zu regulieren, wobei die Abstandshalter an die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips gebondet und an jeweiligen Spitzen eines Polygons, das einen Schwerpunkt des Halbleiterchips umgibt, angeordnet sind.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung Nr. JP 2017-40670 , eingereicht am 3. März 2017, deren Offenbarung hierin durch Bezugnahme enthalten ist.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen die Halbleitervorrichtung.
  • STAND DER TECHNIK
  • In Bezug auf eine Halbleitervorrichtung, in der ein Halbleiterchip an einem Substrat zum Beispiel mit einem Klebemittel befestigt ist, hat die Patentliteratur 1 ein Verfahren zum Befestigen eines Halbleiterchips an einem Substrat unter Verwendung eines Klebemittels, das kugelförmige Partikel enthält, um ein Neigen des Halbleiterchips relativ zu dem Substrat zu beschränken, vorgeschlagen.
  • LITERATUR DES STANDES DER TECHNIK
  • PATENTLITERATUR
  • Patentliteratur 1: JP 4299685 B2
  • KURZDARSTELLUNG DER ERFINDUNG
  • Wenn das Klebemittel eine hohe Viskosität besitzt, ist es schwierig, das Klebemittel und die kugelförmigen Partikel zu mischen, was zu einer ungleichmäßigen Verteilung der kugelförmigen Partikel in dem Klebemittel führt. In dem in der Patentliteratur 1 beschriebenen Verfahren besteht daher die Gefahr, dass der Halbleiterchip durch die kugelförmigen Partikel nicht ausreichend gestützt und relativ zu dem Substrat geneigt wird.
  • Angesichts des oben genannten Problems ist es Aufgabe der vorliegenden Offenbarung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung bereitzustellen, die dazu geeignet sind, die Neigung des Halbleiterchips gegenüber dem Substrat zu verhindern.
  • Um die oben genannte Aufgabe zu lösen, umfasst eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung: ein Substrat; einen Halbleiterchip, der benachbart zu einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist; ein Klebemittel, das eine hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats befestigt; und mehrere Abstandshalter, die angeordnet sind, um einen Abstand zwischen dem Substrat und dem Halbleiterchip zu regulieren, wobei die Abstandshalter an die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips gebondet und an jeweiligen Spitzen eines Polygons, das einen Schwerpunkt des Halbleiterchips umgibt, angeordnet sind.
  • Da die Abstandshalter so angeordnet sind, dass sie den Schwerpunkt des Halbleiterchips umgeben, ist der Halbleiterchip auf beiden Seiten bezüglich des Schwerpunkts gestützt. Somit ist es weniger wahrscheinlich, dass der Halbleiterchip durch sein Gewicht gegenüber dem Substrat geneigt wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Substrat, einen Halbleiterchip, der benachbart zu einer vorderen Oberfläche des Substrats angeordnet ist, und ein Klebemittel, das eine hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats befestigt, umfasst, Bilden mehrerer Abstandshalter, die an die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips gebondet und an Spitzen eines Polygons, das einen Schwerpunkt des Halbleiterchips in einer Ebene der hinteren Oberfläche des Halbleiterchips umgibt, angeordnet sind; Aufbringen des Klebemittels auf die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips; und Befestigen der hinteren Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats mit dem Klebemittel, so dass ein Abstand zwischen dem Substrat und dem Halbleiterchip durch die Abstandshalter reguliert wird.
  • Da die Abstandshalter so angeordnet sind, dass sie den Schwerpunkt des Halbleiterchips umgeben, wird der Halbleiterchip auf beiden Seiten bezüglich des Schwerpunkts gestützt. Somit ist es weniger wahrscheinlich, dass der Halbleiterchip durch sein Gewicht gegenüber dem Substrat geneigt wird.
  • Figurenliste
    • 1 ist ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt;
    • 2 ist ein Diagramm, das eine Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
    • 3A ist ein Diagramm, das eine Querschnittsansicht eines Schritts zum Herstellen der in 1 gezeigten Halbleitervorrichtung zeigt;
    • 3B ist ein Diagramm, das eine Querschnittsansicht eines Schritts zum Herstellen der Halbleitervorrichtung, der auf den in 3A gezeigten Schritt folgt, zeigt;
    • 3C ist ein Diagramm, das eine Querschnittsansicht eines Schritts zum Herstellen die Halbleitervorrichtung, der auf den in 3B gezeigten Schritt folgt, zeigt;
    • 4 ist ein Diagramm, das eine Querschnittsansicht einer Modifikation der ersten Ausführungsform zeigt;
    • 5 ist ein Diagramm, das eine Draufsicht eines Herstellungsschritts der Modifikation der ersten Ausführungsform zeigt;
    • 6 ist ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt;
    • 7 ist ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt;
    • 8 ist ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt;
    • 9 ist ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt; und
    • 10 ist ein Diagramm, das eine Draufsicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachfolgend sind Ausführungsformen der vorliegenden Offenbarung mit Bezug auf die Zeichnungen beschrieben. In der nachfolgenden Beschreibung der Ausführungsformen sind gleiche oder äquivalente Teile mit gleichen Bezugszeichen bezeichnet.
  • (Erste Ausführungsform)
  • Nachfolgend ist eine erste Ausführungsform beschrieben. Wie in 1 gezeigt, umfasst eine Halbleitervorrichtung der vorliegenden Ausführungsform ein Substrat 1, einen Halbleiterchip 2, ein Klebemittel 3, mehrere Abstandshalter 4, Bonddrähte 5 und ein Dichtungsharz 6.
  • Das Substrat 1 besteht aus einer Leiterplatte aus Harz wie etwa Epoxidharz oder Glas-Epoxidharz als Basismaterial. Der Halbleiterchip 2 besteht aus einer Platte aus Si oder dergleichen, in der ein Halbleiterelement gebildet ist. Der Halbleiterchip 2 ist benachbart zu einer vorderen Oberfläche des Substrats 1 angeordnet. Der Halbleiterchip 2 hat die Form einer rechteckigen Platte, und eine hintere Oberfläche des Halbleiterchips 2 ist mit dem Klebemittel 3 an der vorderen Oberfläche des Substrats 1 befestigt. Das Klebemittel 3 ist zum Beispiel aus Silikonharz oder Epoxidharz. Das Klebemittel 3 und die Abstandshalter 4 sind zwischen dem Substrat 1 und dem Halbleiterchip 2 angeordnet.
  • Die Abstandshalter 4 regulieren einen Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2. In der vorliegenden Ausführungsform sind die Abstandshalter 4 an die hintere Oberfläche des Halbleiterchips 2 gebondet. Die Abstandshalter 4 sind an Spitzen eines Polygons angeordnet, das den Schwerpunkt des Halbleiterchips 2 in einer Ebene der hinteren Oberfläche des Halbleiterchips 2 umgibt. Mit einer solchen Konfiguration ist es weniger wahrscheinlich, dass sich der Halbleiterchip 2 durch sein Gewicht neigt, so dass der Abstand zwischen dem Substrat 1 und der Halbleiterchip 2 konstant gehalten wird.
  • Wenigstens drei Abstandshalter 4 werden verwendet. Wenn die Halbleitervorrichtung drei Abstandshalter 4 hat, können die Abstandshalter 4 an Spitzen eines Dreiecks angeordnet sein, das den Schwerpunkt des Halbleiterchips 2 umgibt. Die Abstandshalter 4 können so angeordnet sein, dass ein Teil der mehreren Abstandshalter 4 den Schwerpunkt umgibt.
  • Die mehreren Abstandshalter 4 sind symmetrisch zur Mitte des Halbleiterchips 2 in der Ebene der hinteren Oberfläche des Halbleiterchips 2 angeordnet. Wenn die Abstandshalter 4 so angeordnet sind, kann die Verformung des Halbleiterchips 2 durch die Differenz der Längenausdehnungskoeffizienten zwischen dem Substrat 1 und dem Halbleiterchip 2 gemildert werden.
  • In der vorliegenden Ausführungsform, wie es in 2 gezeigt ist, sind acht Abstandshalter 4 auf der hinteren Oberfläche des Halbleiterchips 2 gebildet. Es ist zu beachten, dass 2 eine Draufsicht, betrachtet von der Seite der hinteren Oberfläche, des Halbleiterchips 2 zeigt, in dem die vier Abstandshalter 4 gebildet sind.
  • Vier der acht Abstandshalter 4 sind an den vier Ecken der hinteren Oberfläche des Halbleiterchips 2 gebildet und befinden sich somit an den Spitzen des Rechtecks, das den Schwerpunkt des Halbleiterchips 2 umgibt. Die weiteren vier der acht Abstandshalter 4 sind in Innenumfangsbereichen der hinteren Oberfläche des Halbleiterchips 2 gebildet und befinden sich an Spitzen eines Rechtecks, das den Schwerpunkt des Halbleiterchips 2 umgibt.
  • In der vorliegenden Ausführungsform sind die Abstandshalter 4 jeweils aus einem Harz gebildet, das durch Wärme oder ultraviolette Strahlen gehärtet ist. In Abhängigkeit von der Verwendung der Halbleitervorrichtung bestehen die Abstandshalter 4 vorzugsweise aus einem Material mit geringer Spannung oder geringem Längenausdehnungskoeffizienten. Die Abstandshalter 4 können aus einem Metall wie etwa Ag-Paste oder einer Lotkugel oder einem Material ähnlich dem des Klebemittels gebildet sein.
  • Die Abstandshalter 4 sind jeweils in einem kreisförmigen Bereich auf die hintere Oberfläche des Halbleiterchips 2 aufgebracht. Wenn der Durchmesser des kreisförmigen Bereichs vergrößert wird, kann die Höhe des Abstandshalters 4 vergrößert werden. Der Durchmesser des Bereichs, wo der Abstandshalter 4 aufgebracht wird, und die Höhe des Abstandshalters 4 werden durch die Viskosität oder den Thixotropiewert des Materials gesteuert.
  • Die Bonddrähte 5 werden zum elektrischen Verbinden des Halbleiterchips 2 mit dem Substrat 1 verwendet. Die Bonddrähte 5 sind mit Kontaktstellen oder Pads (nicht gezeigt) verbunden, die auf der vorderen Oberfläche des Halbleiterchips 2 gebildet sind. Wie in 1 gezeigt, sind die Bonddrähte 5 mit dem Halbleiterchip 2 an Positionen verbunden, die den Abstandshaltern 4 entsprechen. Wenn die Bonddrähte 5 auf diese Weise angeordnet sind, sind Abschnitte des Halbleiterchips 2, die während des Drahtbondings Spannung aufnehmen, durch die Abstandshalter 4 gestützt. Daher kann selbst dann, wenn das Klebemittel 2 weich ist, das Drahtbonden stabil durchgeführt werden.
  • Das Dichtungsharz 6 ist so gebildet, dass den Halbleiterchip 2, das Klebemittel 3, die Abstandshalter 4 und die Bonddrähte 5 auf der vorderen Oberfläche des Substrats 1 abdeckt.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung der vorliegenden Ausführungsform ist nachfolgend mit Bezug auf die 3A bis 3C beschrieben. In einem in 3A gezeigten Schritt wird ein Harz unter Verwendung eines Düsenspenders auf die hintere Oberfläche des Halbleiterchips 2 aufgebracht. Insbesondere wird das Harz in Form von Punkten aufgebracht, so dass das Harz an den Spitzen des Polygons angeordnet wird, das den Schwerpunkt des Halbleiterchips 2 in der Ebene der hinteren Oberfläche des Halbleiterchips 2 umgibt. Anschließend wird das aufgebrachte Harz durch Wärme oder ultraviolette Strahlung gehärtet. Auf diese Weise werden die auf die hintere Oberfläche des Halbleiterchips 2 gebondeten Abstandshalter 4 gebildet.
  • In der vorliegenden Ausführungsform werden die Abstandshalter 4 gebildet, nachdem der Wafer, in dem die Haltleiterelemente gebildet sind, durch Vereinzeln in Chips geschnitten ist. Alternativ können die Abstandshalter 4 in dem Wafer gebildet werden, in dem die Haltleiterelemente gebildet worden sind, und anschließend kann der Wafer durch Vereinzeln in Chips geschnitten werden, um dadurch die Halbleiterchips 2 zu bilden.
  • In einem in 3B gezeigten Schritt wird die hintere Oberfläche des Halbleiterchips 2 unter Verwendung des Klebemittels 3 an der vorderen Oberfläche des Substrats 1 befestigt. In diesem Fall werden die obersten Enden der Abstandshalter 4, die auf der hinteren Oberfläche des Halbleiterchips 2 gebildet sind, in Kontakt mit dem Substrat 1 gebracht. Somit wird der Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2 an die Höhe der Abstandshalter 4 angeglichen. Mit anderen Worten, the Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2 wird durch die Abstandshalter 4 reguliert. Wenn der Halbleiterchip 2 an dem Substrat 1 befestigt ist, können die Abstandshalter 4, die an den Halbleiterchip 2 gebondet sind, als Ausrichtungsmarkierungen verwendet werden.
  • In dem in 3B gezeigten Schritt kann der Halbleiterchip 2 auf dem Substrat 1 befestigt werden, nachdem das Klebemittel 3 auf das Substrat 1 aufgebracht worden ist. Alternativ kann der Halbleiterchip 2 auf dem Substrat befestigt werden, nachdem das Klebemittel 3 auf den Halbleiterchip 2 aufgebracht worden ist.
  • In einem in 3C gezeigten Schritt wird das Drahtbonden zum elektrischen Verbinden der Kontaktstellen (nicht gezeigt), die auf der Oberfläche des Halbleiterchips 2 gebildet sind, und dem Substrat 1 durchgeführt. In diesem Fall werden Bonddrähte 5 an Stellen angeordnet, die den Abstandshalters 4 entsprechen, und mit dem Halbleiterchip 2 verbunden. Somit kann das Drahtbonden selbst dann stabil durchgeführt werden, wenn das Klebemittel 3 weich ist.
  • Nach dem in 3C gezeigten Schritt wird ein Harz aufgebracht, um den Halbleiterchip 2, das Klebemittel 3, den Abstandshalter 4 und die Bonddrähte 5 abzudecken, d. h. es wird das Dichtungsharz 6 gebildet. Auf diese Weise wird die in 1 gezeigte Halbleitervorrichtung der vorliegenden Ausführungsform hergestellt.
  • In der vorliegenden Ausführungsform, in der die Abstandshalter 4 wie oben beschrieben angeordnet sind, ist der Halbleiterchip 2 durch die Abstandshalter 4 an gegenüberliegenden Seiten des Schwerpunkts gestützt. Somit ist es weniger wahrscheinlich, dass der Halbleiterchip 2 durch sein Gewicht relativ zu dem Substrat 1 geneigt wird.
  • In dem in der Patentliteratur 1 beschriebenen Verfahren ist der Schritt des Mischens des Klebemittels und der kugelförmigen Partikel notwendig. In der vorliegenden Ausführungsform hingegen ist ein solcher Mischschritt nicht notwendig. Somit ist es möglich, den Herstellungsprozess der Halbleitervorrichtung zu vereinfachen. Wenn die Viskosität des Klebemittels hoch ist, ist es schwierig, das Klebemittel und die kugelförmigen Partikel zu mischen. In der vorliegenden Ausführungsform kann selbst dann, wenn ein Material mit einer hohen Viskosität für das Klebemittel 3 verwendet wird, die Halbleitervorrichtung in ähnlicher Weise hergestellt werden wie in einem Fall, in dem ein Material mit geringer Viskosität verwendet wird.
  • In der vorliegenden Ausführungsform sind die Abstandshalter 4 an die hintere Oberfläche des Halbleiterchips 2 gebondet. Alternativ, wie in 4 gezeigt, können die Abstandshalter 4 an die vordere Oberfläche des Substrats 1 gebondet sein. Ferner ist es in einer solchen Konfiguration weniger wahrscheinlich, dass der Halbleiterchip 2 relativ zu dem Substrat 1 geneigt wird, ähnlich wie in der vorliegenden Ausführungsform. Es ist zu beachten, dass das Dichtungsharz 6 in 4 und in den 6 bis 9 nicht dargestellt ist.
  • In einer solchen Konfiguration, wenn das Klebemittel 3 in dem in 3B gezeigten Schritt auf das Substrat 1 aufgebracht wird, verhindern die Abstandshalter 4, dass sich das Klebemittel 3 übermäßig ausdehnt, während der Halbleiterchip 2 auf dem Substrat 1 befestigt wird. Zum Beispiel kann in einem Fall, in dem das Klebemittel 3 auf die Mitte eines Bereichs aufgebracht wird, auf dem sich der Halbleiterchip 2 befindet, das Klebemittel 3 in dem von der gestrichelten Linie in 5 umgebenen Bereich bleiben, das heißt in einem Bereich in der Nähe der Abstandshalter 4 und innerhalb der Abstandshalter 4 des Bereichs, wo der Halbleiterchip 2 angeordnet ist. Es ist zu beachten, dass 5 eine Draufsicht des Substrats 1 zeigt, auf dem die Abstandshalter 4 gebildet sind, wenn das Substrat 1 von der Seite der vorderen Oberfläche betrachtet wird, und der Halbleiterchip 2 ist in dem Bereich angeordnet, der von der lang-kurz-gestrichelten Linie umgeben ist.
  • Ferner können die Abstandshalter 4, wenn sie an die vordere Oberfläche des Substrats 1 gebondet sind, als Ausrichtungsmarkierungen verwendet werden, während der Halbleiterchip 2 auf dem Substrat 1 befestigt wird.
  • (Zweite Ausführungsform)
  • Nachfolgend ist eine zweite Ausführungsform beschrieben. In der zweiten Ausführungsform ist die Konfiguration der Abstandshalter 4 gegenüber der der ersten Ausführungsform modifiziert, und die weiteren Konfigurationen sind ähnlich jenen der ersten Ausführungsform. Somit ist nachfolgend nur die von der ersten Ausführungsform abweichende Konfiguration beschrieben.
  • Wie in 6 gezeigt, sind die Abstandshalter 4 der vorliegenden Ausführungsform jeweils aus einer ersten Schicht 4a, die auf der hinteren Oberfläche des Halbleiterchips 2 gebildet ist, und einer zweiten Schicht 4b, der auf der Oberfläche der ersten Schicht 4a gebildet ist, hergestellt. Die erste Schicht 4a und die zweite Schicht 4b sind jeweils aus einem Harz gebildet.
  • Ein solcher Abstandshalter 4 wird so gebildet, dass: ein Harz zum Bilden der ersten Schicht 4a auf die hintere Oberfläche des Halbleiterchips 2 aufgebracht und darauf gehärtet wird, um die erste Schicht 4a zu bilden; und ein Harz zum Bilden der zweiten Schicht 4b anschließend auf die Oberfläche der ersten Schicht 4a aufgebracht und gehärtet wird.
  • Die Höhe des Abstandshalters 4, der durch einmaliges Aufbringen eines Harzes gebildet wird, wird durch die Oberflächenspannung oder dergleichen bestimmt. Wenn die zweite Schicht 4b durch weiteres Aufbringen des Harzes auf die Oberfläche der ersten Schicht 4a gebildet wird, wie es oben beschrieben ist, kann die Höhe des Abstandshalters 4 im Vergleich zu dem Fall, in dem der Abstandshalter 4 durch einmaliges Aufbringen des Harzes gebildet wird, größer gemacht werden. Ferner können die durch die Differenz der Längenausdehnungskoeffizienten zwischen dem Substrat 1 und dem Halbleiterchip 2 verursachten Spannungen verringert werden.
  • (Dritte Ausführungsform)
  • Nachfolgend ist eine dritte Ausführungsform beschrieben. In der dritten Ausführungsform ist die Konfiguration der Abstandshalter 4 gegenüber der der ersten Ausführungsform modifiziert, und die weiteren Konfigurationen sind ähnlich jenen der ersten Ausführungsform. Somit ist nachfolgend nur die von der ersten Ausführungsform abweichende Konfiguration beschrieben.
  • Wie in 7 gezeigt, ist in der vorliegenden Ausführungsform ein Teil der Abstandshalter 4 auf der vorderen Oberfläche des Substrats 1 gebildet, und die weiteren Abstandshalter 4 sind auf der hinteren Oberfläche des Halbleiterchips 2 gebildet. Die auf der vorderen Oberfläche des Substrats 1 gebildet Abstandshalter 4 sind an die vordere Oberfläche des Substrats 1 gebondet, und die auf der hinteren Oberfläche des Halbleiterchips 2 gebildeten Abstandshalter 4 sind auf die hintere Oberfläche des Halbleiterchips 2 gebondet. Der Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2 wird reguliert, in dem die auf der vorderen Oberfläche des Substrats 1 gebildeten Abstandshalter 4 und die auf der hinteren Oberfläche des Halbleiterchips 2 gebildeten Abstandshalter 4 aufeinander gestapelt sind.
  • Wie oben beschrieben, kann, da die auf dem Substrat 1 und der Halbleiterchip 2 gebildeten Abstandshalter 4 aufeinander gestapelt sind, der Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2 erhöht werden. Ferner können die Spannungen durch die Differenz der Längenausdehnungskoeffizienten zwischen dem Substrat 1 und dem Halbleiterchip 2 verringert werden.
  • (Vierte Ausführungsform)
  • Nachfolgend ist eine vierte Ausführungsform beschrieben. In der vierten Ausführungsform ist die Konfiguration der Abstandshalter 4 gegenüber der der ersten Ausführungsform modifiziert, und die weiteren Konfigurationen sind ähnlich jenen der ersten Ausführungsform. Somit ist nachfolgend nur die von der ersten Ausführungsform abweichende Konfiguration beschrieben.
  • Wie in 8 gezeigt, umfasst in der vorliegenden Ausführungsform der Halbleiterchip 2 Löcher („vias“) 7 (Silizium durchdringende Durchkontaktierungen), die sich durch den Halbleiterchip 2 in einer Dickenrichtung des Halbleiterchips 2 erstrecken. Die Abstandshalter 4 bestehen jeweils aus einer Metallschicht 8, die in dem Loch („via“) 7 und auf der hinteren Oberfläche des Halbleiterchips 2 gebildet ist. Es ist zu beachten, dass die Löcher 7 und die Metallschicht 8 nicht als Verdrahtung zum elektrischen Verbinden der Halbleiterchip 2 und der auf dem Substrat 1 gebildeten Schaltungen dienen, sondern getrennt von Verdrahtungen, die den Halbleiterchip 2 mit Schaltungen des Substrats 1 elektrisch verbinden, gebildet sind.
  • Eine solche Halbleitervorrichtung wird zum Beispiel auf folgende Weise hergestellt. Ein Halbleiterelement wird auf einer vorderen Oberfläche eines Si-Substrats gebildet, und Löcher 7 werden gebildet, um das Si-Substrat zu durchdringen. Eine Metallschicht 8 wird durch Plattieren in die Löcher 7 gefüllt, und anschließend wird ein Teil einer Rückseite des Si-Substrats durch Ätzen entfernt, sodass die Metallschicht 8 vorragt. Danach, ähnlich wie bei der ersten Ausführungsform, werden das Kleben, das Drahtbonden und das Harzabdichten durchgeführt.
  • Ferner ist es in der vorliegenden Ausführungsform, in der die Abstandshalter 4 aus den Metallschichten 8 bestehen, ähnlich wie in der ersten Ausführungsform, weniger wahrscheinlich, dass der Halbleiterchip 2 relativ zu dem Substrat 1 geneigt wird.
  • (Fünfte Ausführungsform)
  • Nachfolgend ist eine fünfte Ausführungsform beschrieben. In der fünften Ausführungsform ist die Anzahl der Halbleiterchips 2 gegenüber der der ersten Ausführungsform modifiziert, und die weiteren Konfigurationen sind ähnlich jenen der ersten Ausführungsform. Somit ist nachfolgend nur die von der ersten Ausführungsform abweichende Konfiguration beschrieben.
  • Wie in 9 gezeigt, hat in der vorliegenden Ausführungsform eine Halbleitervorrichtung mehrere Halbleiterchips 2, die übereinander gestapelt sind. Zwischen zwei der benachbarten Halbleiterchips 2 ist eine hintere Oberfläche eines Halbleiterchips 2 an einer vorderen Oberfläche des weiteren Halbleiterchips 2 mit einem Klebemittel 3 befestigt. Eine hintere Oberfläche von einem der Halbleiterchips 2 ist an der vorderen Oberfläche des Substrats 1 mit einem Klebemittel 3 befestigt. Das Klebemittel 3, das den Halbleiterchip 2 an dem Substrat 1 befestigt, entspricht einem ersten Klebemittel, und das Klebemittel 3, das den Halbleiterchip 2 an dem benachbarten Halbleiterchip 2 befestigt, entspricht einem zweiten Klebemittel.
  • Ein Teil der mehreren Abstandshalter 4 ist an die vordere Oberfläche des Substrats 1 gebondet, und die weiteren Abstandshalter 4 sind zwischen den benachbarten Halbleiterchips 2 angeordnet. Die Abstandshalter 4, die zwischen den benachbarten Halbleiterchips 2 angeordnet sind, sind an einen der Halbleiterchips 2 gebondet, der näher an dem Substrat 1 ist, und sind an Spitzen eines Polygons angeordnet, das den Schwerpunkt des weiteren Halbleiterchips 2 in einer Ebene der hinteren Oberfläche des weiteren Halbleiterchips 2 umgibt. Ferner regulieren die Abstandshalter 4 den Abstand zwischen den benachbarten zwei Halbleiterchips 2. Die zwischen dem Substrat 1 und dem Halbleiterchip 2 angeordneten Abstandshalter 4 entsprechen ersten Abstandshaltern, und die zwischen den benachbarten Halbleiterchips 2 angeordneten Abstandshalter 4 entsprechen zweiten Abstandshaltern.
  • In der oben beschriebenen Konfiguration, in der die mehreren Halbleiterchips 2 übereinander gestapelt sind, können die Abstandshalter 4 zwischen den benachbarten Halbleiterchips 2 angeordnet sein, ähnlich wie in der ersten Ausführungsform. Daher ist es weniger wahrscheinlich, dass zwei benachbarte Halbleiterchips 2 gegeneinander geneigt sind.
  • (Weitere Ausführungsform)
  • Die vorliegende Offenbarung ist nicht auf die obigen Ausführungsformen beschränkt, kann innerhalb des Schutzbereichs der vorliegenden Offenbarung in geeigneter Weise geändert werden und umfasst zudem verschiedene Modifikationen und Verformungen innerhalb des Bereichs der Äquivalenz. Die oben beschriebenen Ausführungsformen beziehen sich aufeinander. Geeignete Kombinationen der Ausführungsformen sind grundsätzlich möglich, außer sie sind ganz klar unmöglich. In keiner der obigen Ausführungsformen sind die Komponenten, die die jeweilige Ausführungsform bilden, immer notwendig, außer sie sind explizit als notwendig beschrieben und klar als im Prinzip notwendig erachtet. In allen oben beschriebenen Ausführungsform sind, wenn Numerale wie etwa die Zahl, der Wert, die Menge bzw. der Betrag und der Bereich der Komponenten der Ausführungsformen beschrieben sind, diese Numerale nicht einschränkend, außer wenn sie explizit als notwendig und klar auf bestimmte Numerale beschränkt angegeben sind. In keiner der oben beschriebenen Ausführungsform sind, wenn Materialien, Formen oder räumliche Beziehungen der Komponenten beschrieben sind, diese Materialien, Formen oder räumlichen Beziehungen einschränkend, außer wenn sie explizit und prinzipiell auf bestimmte Materialien, Formen oder räumliche Beziehungen beschränkt angegeben sind.
  • Zum Beispiel können in der oben beschriebenen zweiten Ausführungsform die Abstandshalter 4 auf der vorderen Oberfläche des Substrats 1 gebildet sein. In der oben beschriebenen fünften Ausführungsform können die Abstandshalter 4, die den Abstand zwischen dem Substrat 1 und dem Halbleiterchip 2 regulieren, an die hintere Oberfläche des Halbleiterchips 2 gebondet sein. In der oben beschriebenen fünften Ausführungsform können zwischen zwei den benachbarten Halbleiterchips 2 die Abstandshalter 4 an die hintere Oberfläche von einem der Halbleiterchips 2, der sich weiter weg von dem Substrat 1 befindet als der weitere, gebondet sein.
  • In der oben beschriebenen dritten oder fünften Ausführungsform können die Abstandshalter 4 jeweils aus der ersten Schicht 4a und der zweiten Schicht 4b bestehen oder gebildet sein, ähnlich wie in der zweiten Ausführungsform.
  • In der oben beschriebenen ersten Ausführungsform können die Abstandshalter 4 an anderen Stellen in der Ebene der hinteren Oberfläche des Halbleiterchips 2 angeordnet sein. Zum Beispiel, wie in 10 gezeigt, können sechs Abstandshalter 6 auf der hinteren Oberfläche des Halbleiterchips 2 so gebildet sein, dass sie an den Spitzen eines Rechtecks, das den Schwerpunkt des Halbleiterchips 2 umgibt, und an Mittelpunkten gegenüberliegender Seiten des Rechtecks angeordnet sind. Es ist zu beachten, dass 10 eine Draufsicht zeigt, wenn der Halbleiterchip 2, auf dem die Abstandshalter 4 gebildet sind, von der Seite einer hinteren Oberfläche betrachtet wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201740670 [0001]
    • JP 4299685 B2 [0004]

Claims (11)

  1. Halbleitervorrichtung, die umfasst: ein Substrat (1); einen Halbleiterchip (2), der benachbart zu einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist; ein Klebemittel (3), das eine hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats befestigt; und mehrere Abstandshalter (4), die angeordnet sind, um einen Abstand zwischen dem Substrat und dem Halbleiterchip zu regulieren, wobei die Abstandshalter an die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips gebondet und an jeweiligen Spitzen eines Polygons, das einen Schwerpunkt des Halbleiterchips umgibt, angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Abstandshalter an jeweiligen Spitzen eines Dreiecks angeordnet sind, das den Schwerpunkt des Halbleiterchips in der Ebene der hinteren Oberfläche des Halbleiterchips umgibt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Abstandshalter symmetrisch zu einer Mitte des Halbleiterchips in der Ebene der hinteren Oberfläche des Halbleiterchips angeordnet sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, die ferner umfasst: mehrere Bonddrähte (5), die mit der vorderen Oberfläche des Halbleiterchips verbunden sind, wobei die Bonddrähte mit dem Halbleiterchip an Positionen verbunden sind, die den Abstandshaltern entsprechen.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Abstandshalter jeweils durch eine erste Schicht (4a), die aus einem Harz hergestellt ist, und eine zweite Schicht (4b), die aus einem Harz hergestellt und auf einer Oberfläche der ersten Schicht (4a) gebildet ist, gebildet sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Teil der Abstandshalter an die vordere Oberfläche des Substrats gebondet ist und die weiteren der Abstandshalter an die hintere Oberfläche des Halbleiterchips gebondet sind, und die Abstandshalter, die an die vordere Oberfläche des Substrats gebondet sind, und die Abstandshalter, die an die hintere Oberfläche des Halbleiterchips gebondet sind, übereinander gestapelt sind, um den Abstand zwischen dem Substrat und dem Halbleiterchip zu regulieren.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Halbleiterchip Löcher (7) umfasst, die sich durch den Halbleiterchip erstrecken, und die Abstandshalter jeweils durch eine Metallschicht (8) gebildet sind, die in den Löchern und auf der hinteren Oberfläche des Halbleiterchips angeordnet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Halbleiterchip einer von mehreren Halbleiterchips ist, die übereinander gestapelt sind, das Klebemittel ein erstes Klebemittel ist, und die Abstandshalter erste Abstandshalter sind, wobei die Halbleitervorrichtung ferner umfasst: ein zweites Klebemittel (3) das, zwischen benachbarten zwei der Halbleiterchips, eine hintere Oberfläche eines Halbleiterchips an einer vorderen Oberfläche des weiteren Halbleiterchips befestigt; und mehrere zweite Abstandshalter (4), die, zwischen den benachbarten zwei Halbleiterchips, an die hintere Oberfläche des einen Halbleiterchips oder die vordere Oberfläche des weiteren Halbleiterchips gebondet und an Spitzen eines Polygons, das den Schwerpunkt des weiteren Halbleiterchips in einer Ebene der hinteren Oberfläche des weiteren Halbleiterchips umgibt, angeordnet sind, um einen Abstand zwischen den benachbarten zwei Halbleiterchips zu regulieren.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Substrat (1), einen Halbleiterchip (2), der benachbart zu einer vorderen Oberfläche des Substrats angeordnet ist, und ein Klebemittel (3), das eine hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats befestigt, umfasst, wobei das Verfahren umfasst: Bilden mehrerer Abstandshalter (4), die an die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips gebondet und an Spitzen eines Polygons, das einen Schwerpunkt des Halbleiterchips in einer Ebene der hinteren Oberfläche des Halbleiterchips umgibt, angeordnet sind; Aufbringen des Klebemittels auf die vordere Oberfläche des Substrats oder die hintere Oberfläche des Halbleiterchips; und Befestigen der hinteren Oberfläche des Halbleiterchips an der vorderen Oberfläche des Substrats mit dem Klebemittel, so dass ein Abstand zwischen dem Substrat und dem Halbleiterchip durch die Abstandshalter reguliert wird.
  10. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei bei dem Befestigen die hintere Oberfläche des Halbleiterchips an der vorderen Oberfläche des Halbleiterchips befestigt wird, während die Abstandshalter als Ausrichtungsmarkierungen verwendet werden.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Abstandshalter jeweils durch eine erste Schicht (4a), die aus einem Harz hergestellt ist, und eine zweite Schicht (4b), die aus einem Harz hergestellt und auf einer Oberfläche der ersten Schicht gebildet ist, gebildet werden, und das Bilden der Abstandshalter das Aufbringen des Harzes der ersten Schicht auf die vordere Oberfläche des Substrats oder auf die hintere Oberfläche des Halbleiterchips und das Aufbringen des Harzes der zweiten Schicht auf die Oberfläche der ersten Schicht, nachdem das Harz der ersten Schicht gehärtet ist, umfasst.
DE112018001137.2T 2017-03-03 2018-02-15 Halbleitervorrichtung Active DE112018001137B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017040670A JP6669104B2 (ja) 2017-03-03 2017-03-03 半導体装置
JP2017-040670 2017-03-03
PCT/JP2018/005301 WO2018159309A1 (ja) 2017-03-03 2018-02-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112018001137T5 true DE112018001137T5 (de) 2019-11-21
DE112018001137B4 DE112018001137B4 (de) 2023-05-25

Family

ID=63370026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001137.2T Active DE112018001137B4 (de) 2017-03-03 2018-02-15 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11183480B2 (de)
JP (1) JP6669104B2 (de)
CN (1) CN110326092B (de)
DE (1) DE112018001137B4 (de)
WO (1) WO2018159309A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125255A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Electronic device package
WO2020175619A1 (ja) * 2019-02-28 2020-09-03 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置
CN112420625A (zh) * 2020-10-29 2021-02-26 光华临港工程应用技术研发(上海)有限公司 芯片贴放封装结构及方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438859A (ja) * 1990-06-04 1992-02-10 Hitachi Ltd 電子部品組立構造及びその組立方法
JPH10303345A (ja) * 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造
DE10006447A1 (de) 2000-02-14 2001-08-16 Epcos Ag Bauelement mit konstant verspannter Verklebung und Verfahren zur Verklebung
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP4299685B2 (ja) * 2004-01-27 2009-07-22 積水化学工業株式会社 半導体装置
JP2005216972A (ja) 2004-01-27 2005-08-11 Sekisui Chem Co Ltd 積層配線基板
US20050224959A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
JP2006228809A (ja) 2005-02-15 2006-08-31 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2012243906A (ja) * 2011-05-18 2012-12-10 Elpida Memory Inc 半導体装置
JP2014099584A (ja) * 2012-10-18 2014-05-29 Denso Corp 半導体装置及びその製造方法
CN204732405U (zh) * 2014-06-12 2015-10-28 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子装置
WO2018116785A1 (ja) 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110326092B (zh) 2023-08-04
CN110326092A (zh) 2019-10-11
US11183480B2 (en) 2021-11-23
US20190371762A1 (en) 2019-12-05
JP6669104B2 (ja) 2020-03-18
DE112018001137B4 (de) 2023-05-25
JP2018147995A (ja) 2018-09-20
WO2018159309A1 (ja) 2018-09-07

Similar Documents

Publication Publication Date Title
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102010033789A1 (de) Multichipmodul und Verfahren zum Herstellen desselben
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102004025279B4 (de) Anlage für ein Bestücken von Substraten mit Kugelkontakten und Verfahren zum Bestücken von Substraten mit Kugelkontakten
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19701165C1 (de) Chipkartenmodul
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102021113592A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102012110654B4 (de) Halbleitereinrichtung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence