JP4299685B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4299685B2 JP4299685B2 JP2004019062A JP2004019062A JP4299685B2 JP 4299685 B2 JP4299685 B2 JP 4299685B2 JP 2004019062 A JP2004019062 A JP 2004019062A JP 2004019062 A JP2004019062 A JP 2004019062A JP 4299685 B2 JP4299685 B2 JP 4299685B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- semiconductor device
- semiconductor
- spherical particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Die Bonding (AREA)
Description
本発明は、半導体装置に関する。
従来、半導体パッケージを構成する材料の中で、半導体チップと、リードフレーム又は回路基板とを接着するダイボンディング材料は、Ａｕ−Ｓｉ共晶合金、はんだ、銀ペースト等が使用されてきた。現在、汎用又は大型のパッケージには生産性、放熱性、大チップ適用性、価格等の総合的な判断から銀ペーストによる接着が主流となっている。
銀ペーストは、ディスペンス方式でリードフレーム又は回路基板に塗布することができ、半導体チップの仮圧着も容易にできることから、優れた生産性を示す反面、液状であるために接着厚み精度、塗布位置精度及びボイドレスのコントロールが難しいという問題があった。
これに対し、特許文献１には、薄型フィルム状接着剤が開示され、このようなフィルム状の接着剤が使用され厚み精度の改善が報告されている。しかしながら、なお、厚み精度は十分ではなかった。
特に、複数の半導体チップを積層したスタックタイプや、半導体チップを複数、基板上に平面状に配置して使用するマルチチップモジュールでは、厚み精度が重要となっている。
特に、複数の半導体チップを積層したスタックタイプや、半導体チップを複数、基板上に平面状に配置して使用するマルチチップモジュールでは、厚み精度が重要となっている。
厚み精度が悪いと、ワイヤーボンディングにより半導体チップと基板とを電気的に接続する際に、個々の半導体チップ間での高さばらつきが原因でワイヤーボンディング強度にばらつきがでたり、キャピラリーのボンディング衝撃によりパッド下にクラックが生じるなどの問題があった。
また、半導体チップが多層積層された場合には、個々の半導体チップ高さばらつきの累積により、ワイヤーボンディング装置の、位置決めのための画像処理装置がその焦点を合わせることができず、位置決めトラブルとなる。
特に、複数の半導体チップを積層したスタックタイプや、複数の半導体チップを基板上に平面状に配置したマルチチップモジュールにおいては、位置決めトラブルが発生しやすい。
マルチチップモジュール等は近年の半導体装置の高密度化において、必要とされる半導体装置の形態であり、これらが効率よく製造されることが重要となっている。
また、半導体チップが多層積層された場合には、個々の半導体チップ高さばらつきの累積により、ワイヤーボンディング装置の、位置決めのための画像処理装置がその焦点を合わせることができず、位置決めトラブルとなる。
特に、複数の半導体チップを積層したスタックタイプや、複数の半導体チップを基板上に平面状に配置したマルチチップモジュールにおいては、位置決めトラブルが発生しやすい。
マルチチップモジュール等は近年の半導体装置の高密度化において、必要とされる半導体装置の形態であり、これらが効率よく製造されることが重要となっている。
本発明は、上記現状に鑑み、半導体チップ表面が傾くことなく、基板上面から一定の距離で水平に保たれ、厚み精度が優れていることにより、ワイヤーボンディング時の不良のない半導体装置を提供することを目的とする。
上記目的を達成するために請求項１記載の発明（本発明１）は、基板上に厚みの異なる複数の半導体チップを平面状に配置してなる半導体装置であって、基板と各半導体チップとの間に、各半導体チップの厚みに応じた大きさのジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体又はジアリルフタレート重合体からなる球状粒子を含む組成物が挿入され、各半導体チップ表面と基板上面との距離が全て一定、且つ、隣接する半導体チップ表面と基板上面との距離が全て一定となる半導体装置を提供する。
また、請求項２記載の発明は、球状粒子が、粒径１０〜５００μｍで、且つ、ＣＶ値が１０％以下の樹脂粒子である請求項１に記載の半導体装置を提供する。
また、請求項３記載の発明は、球状粒子が、Ｎａ、Ｋ、Ｍｇ、Ｃｕ及びＦｅを１ｐｐｍ以上含まず、塩素を１０ｐｐｍ以上含まない樹脂粒子である請求項１に記載の半導体装置を提供する。
以下、本発明の詳細を説明する。
本発明１の半導体装置は、基板上に半導体チップを配置してなる半導体装置であって、基板と半導体チップとの間に、球状粒子を含む組成物が挿入され、半導体チップ表面と基板上面との距離が一定に保たれてなるものである。
本発明１の半導体装置は、基板上に半導体チップを配置してなる半導体装置であって、基板と半導体チップとの間に、球状粒子を含む組成物が挿入され、半導体チップ表面と基板上面との距離が一定に保たれてなるものである。
半導体チップ表面と基板上面との距離とは、図１のａをさす。
本発明１の半導体装置においては、基板と半導体チップとの間に、球状粒子を含む組成物が挿入されているので、基板と半導体チップとを接着する際に、球状粒子を介して接着され、球状粒子の直径に相当する一定の距離を保つことができ、半導体チップ表面と基板上面との距離が一定に保たれる。
本発明２の半導体装置は、基板上に複数の半導体チップを多段に積層してなる半導体装置であって、基板と半導体チップとの間、及び／又は、半導体チップと半導体チップとの間に球状粒子を含む組成物が挿入され、各半導体チップ表面と基板上面との距離が一定に保たれてなるものである。
各半導体チップ表面と基板上面との距離とは、図３のｂ１〜ｂ３をさす。
本発明２の半導体装置は、基板上に複数の半導体チップを多段に積層してなる半導体装置であり、いわゆる、スタック型マルチチップモジュールと言われるものである。
本発明２の半導体装置においては、基板と半導体チップとの間、及び／又は、半導体チップと半導体チップとの間に、球状粒子を含む組成物が挿入されているので、基板と半導体チップ及び／又は半導体チップと半導体チップとを接着する際に、球状粒子を介して接着され、これらの間は、球状粒子の直径に相当する一定の距離を保つことができ、各半導体チップ表面と基板上面との距離が一定に保たれる。
本発明３の半導体装置は、基板上に厚みの異なる複数の半導体チップを平面状に配置してなる半導体装置であって、基板と各半導体チップとの間に、各半導体チップの厚みに応じた大きさの球状粒子を含む組成物が挿入され、各半導体チップ表面と基板上面との距離が全て一定、且つ、隣接する半導体チップ表面と基板上面との距離が全て一定となるものである。
各半導体チップ表面と基板上面との距離、及び、隣接する半導体チップ表面と基板上面との距離とは、図７のｃをさし、すなわち、隣接する半導体チップ表面の高さが全て一定である状態をさす。
本発明３の半導体装置は、基板上に複数の半導体チップを平面状に配置してなる半導体装置であり、いわゆる、平面型マルチチップモジュールと言われるものである。
本発明３の半導体装置においては、基板と各半導体チップとの間に、各半導体チップの厚みに応じた大きさの球状粒子を含む組成物が挿入されているので、基板と各半導体チップとを接着する際に、各球状粒子を介して接着され、基板と各半導体チップとの間は、各球状粒子の直径に相当する一定の距離を保つことができ、各半導体チップ表面と基板上面との距離が全て一定となることができる。さらに、隣接する半導体チップの厚みに応じて、隣接する半導体チップ表面と基板上面とが一定の距離になるように、球状粒子の大きさが調整されるので、隣接する半導体チップ表面と基板上面との距離が全て一定となることができる。
上述のように、隣接する半導体チップ表面と基板上面との距離が全て一定となるとは、隣接する半導体チップ表面が、基板上面から一定の距離で揃っていることを意味する。
また、半導体チップ表面と基板上面との距離の、各半導体チップ間でのばらつきは、±３０μｍ以内であることが好ましい。
また、半導体チップ表面と基板上面との距離の、各半導体チップ間でのばらつきは、±３０μｍ以内であることが好ましい。
本発明の半導体装置は、各半導体チップ表面が傾くことなく、基板上面から一定の距離で水平に保たれている。従って、半導体チップ表面が傾くことにより、上段部の半導体チップ表面のワイヤーボンディングパッド高さにばらつきが生じ、ワイヤーボンディングにばらつきが生じたり、最悪の場合、パッド位置合わせがうまくいかずにワイヤーボンディング装置が停止するといった工程上の問題を回避することが可能となる。
本発明における球状粒子は、粒径が１０〜５００μｍで、且つ、ＣＶ値が１０％以下であることが好ましい。なお、ＣＶ値は粒径分布の標準偏差を平均粒径で割った百分率を表す。球状粒子は、粒径分布がいくらか広くとも粒子の変形により基板と半導体チップとの間等のギャップを一定に保つことができるが、ＣＶ値が１０％以内であることにより、より安定して半導体チップ表面と基板上面との距離を一定に保つことができる。
本発明における球状粒子としては、特に限定されるものではなく、樹脂粒子等の有機粒子、ガラスビーズ、合成シリカ粒子等の無機粒子等が挙げられるが、適度な柔軟性を有しているため樹脂粒子が好ましい。
上記樹脂粒子としては、樹脂製であれば特に限定されず、例えば、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリアミド、ポリイミド、ポリスルフォン、ポリフェニレンオキサイド、ポリアセタール等の樹脂が挙げられる。なかでも、粒子の柔軟性と回復率を調整しやすく耐熱性も向上することから、樹脂粒子は架橋樹脂粒子であることが好ましく、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアヌレート重合体、ベンゾグアナミン重合体等の網目構造を有する樹脂であることがより好ましい。なお、これらの樹脂のうちで、特に好ましいものは、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体等の網目構造を有する樹脂である。
本発明における球状粒子は、本発明の半導体装置が正常に作動するためには種々の汚染物質が問題となるため、Ｎａ、Ｋ、Ｍｇ、Ｃｕ及びＦｅを１ｐｐｍ以上含まず、塩素を１０ｐｐｍ以上含まない樹脂粒子であることが好ましい。
上述した樹脂のなかでも、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体は、樹脂粒子を得る際にイオン不純物が加わる恐れが低く、得られた樹脂粒子には、例えば、Ｎａ、Ｋ、Ｍｇ、Ｃｕ、Ｆｅ、塩素等はほとんど含有されていない。
本発明における球状粒子は、下記式で求められるＫ値が、１００〜５００Ｋｇｆ／ｍｍ ２ であることが好ましい。
Ｋ値＝（３／√２）・Ｆ・Ｓ−３／２・Ｒ−１／２
〔ここに、Ｆ、Ｓはそれぞれ樹脂粒子の１０％圧縮変形における荷重値（ｋｇｆ）、圧縮変位（ｍｍ）であり、Ｒは該樹脂粒子半径（ｍｍ）である〕で定義される。
上記Ｋ値は、ランダウーリフシッツ理論物理学教程「弾性理論」（東京図書１９７２年発行）４２頁にあるように、半径がそれぞれＲ、Ｒ’の二つの弾性球体が接触した際、ｈは次式により与えられる。
Ｋ値＝（３／√２）・Ｆ・Ｓ−３／２・Ｒ−１／２
〔ここに、Ｆ、Ｓはそれぞれ樹脂粒子の１０％圧縮変形における荷重値（ｋｇｆ）、圧縮変位（ｍｍ）であり、Ｒは該樹脂粒子半径（ｍｍ）である〕で定義される。
上記Ｋ値は、ランダウーリフシッツ理論物理学教程「弾性理論」（東京図書１９７２年発行）４２頁にあるように、半径がそれぞれＲ、Ｒ’の二つの弾性球体が接触した際、ｈは次式により与えられる。
ｈ＝Ｆ２／３ ［Ｄ２ （１／Ｒ＋１／Ｒ’）］１／３ …（１）
Ｄ＝（３／４）［（１−σ２ ）／Ｅ＋（１−σ’２ ）／Ｅ’］ …（２）
ここに、ｈはＲ＋Ｒ’と両球の中心間の距離の差、Ｆは圧縮力、Ｅ、Ｅ’は二つの弾性
球体の弾性率、σ、σ’は弾性球のポアッソン比を表す。
Ｄ＝（３／４）［（１−σ２ ）／Ｅ＋（１−σ’２ ）／Ｅ’］ …（２）
ここに、ｈはＲ＋Ｒ’と両球の中心間の距離の差、Ｆは圧縮力、Ｅ、Ｅ’は二つの弾性
球体の弾性率、σ、σ’は弾性球のポアッソン比を表す。
一方、球を剛体の板の上に置いて、かつ両側から圧縮する場合、Ｒ’→∞、Ｅ≫Ｅ’とすると、近似的に次式が得られる。
Ｆ＝（２１／２ ／３）（Ｓ３／２ ）（Ｅ・Ｒ１／２ ）（１−σ２ ） …（３）
ここに、Ｓは圧縮変形量を表す。この式を変形すると容易に次式が得られる。
ここに、Ｓは圧縮変形量を表す。この式を変形すると容易に次式が得られる。
Ｋ＝Ｅ／（１−σ２ ） …（４）
よって、Ｋ値を表す式：
Ｋ＝（３／√２）・Ｆ・Ｓ−３／２・Ｒ−１／２ …（５）が得られる。
よって、Ｋ値を表す式：
Ｋ＝（３／√２）・Ｆ・Ｓ−３／２・Ｒ−１／２ …（５）が得られる。
このＫ値は、球体の硬さを普遍的かつ定量的に表すものである。このＫ値を用いることにより、樹脂粒子の好適な硬さを定量的、かつ一義的に表すことが可能となる。
そして、圧縮変形させ１０％圧縮歪を加えたときのＫ値が１００〜５００Ｋｇｆ／ｍｍ ２ の範囲にある樹脂粒子を用いることでより安定した一定間隔で半導体チップ表面と基板上面との距離が一定に保たれることができる。
また、ワイヤーボンディングの際にボンディング用端子にワイヤーが接合される瞬間に各半導体チップに荷重が加わるためこれにより半導体チップと基板との間に介在する球状粒子が半導体チップに押しつけられることになる。しかしながら、このような場合においても上記Ｋ値範囲の樹脂粒子はガラスビーズ等とは異なり一定以上の硬さを持ちながら半
導体チップほど硬くはないため半導体チップを傷つける恐れがない。
導体チップほど硬くはないため半導体チップを傷つける恐れがない。
特に、半導体チップを積層する場合は、球状粒子が回路面側と接触するので、球状粒子の硬さが保護膜等の回路表面の材料よりも柔らかいことが好ましい。
なお、Ｋ値はつぎの測定方法により測定することができる。
たとえば、Ｋ値は、平滑表面を有する鋼板の上に樹脂粒子を散布し、その中から１個の樹
脂粒子を選ぶ。次に、微小圧縮試験機（「ＰＣＴ−２００型」、島津製作所社製）を用いて、ダイヤモンド製の直径５０μｍの円柱の平滑な端面で樹脂粒子を圧縮する。この際、圧縮荷重を電磁力として電気的に検出し、圧縮変位を作動トランスによる変位として電気的に検出する。そして、得られた圧縮変位−荷重の関係から１０％圧縮変形における荷重値、圧縮変位をそれぞれ求める。得られた結果からＫ値を算出する。
たとえば、Ｋ値は、平滑表面を有する鋼板の上に樹脂粒子を散布し、その中から１個の樹
脂粒子を選ぶ。次に、微小圧縮試験機（「ＰＣＴ−２００型」、島津製作所社製）を用いて、ダイヤモンド製の直径５０μｍの円柱の平滑な端面で樹脂粒子を圧縮する。この際、圧縮荷重を電磁力として電気的に検出し、圧縮変位を作動トランスによる変位として電気的に検出する。そして、得られた圧縮変位−荷重の関係から１０％圧縮変形における荷重値、圧縮変位をそれぞれ求める。得られた結果からＫ値を算出する。
本発明における球状粒子は、本発明の半導体装置がワイヤーボンディングやハンダリフローといった加熱工程を経るため、２６０℃に加熱した際に、粒子の熱変形が起こらず、且つ、２６０℃以下で揮発する成分を含有していないものであることが好ましい。
すなわち、２６０℃に加熱しても樹脂粒子が熱膨張したり形状変化がなく寸法が一定しており外観や粒径が変わらないことを意味する。
このような２６０℃に加熱しても高い耐熱性を有する樹脂粒子は、例えば、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体等の網目構造を有する樹脂によって得ることができる。
２６０℃に加熱しても高い耐熱性を有する樹脂粒子は、例えば、ワイヤーボンディング（例えば２６０℃、６０秒）、ハンダリフロー（例えば２６０℃、３０秒）等の加熱工程を経る半導体装置に対して用いる場合に有効である。
また、樹脂粒子は２６０℃以下で揮発する揮発成分を含有しないことが好ましい。すなわち、樹脂粒子は内部気泡や、残存モノマー、残留溶剤がないことを意味する。これらが存在すると樹脂粒子が破裂したり、加熱により揮発した揮発成分が組成物中にボイドとして現れて接続信頼性を低下させる恐れがある。
すなわち、２６０℃に加熱しても樹脂粒子が熱膨張したり形状変化がなく寸法が一定しており外観や粒径が変わらないことを意味する。
このような２６０℃に加熱しても高い耐熱性を有する樹脂粒子は、例えば、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体等の網目構造を有する樹脂によって得ることができる。
２６０℃に加熱しても高い耐熱性を有する樹脂粒子は、例えば、ワイヤーボンディング（例えば２６０℃、６０秒）、ハンダリフロー（例えば２６０℃、３０秒）等の加熱工程を経る半導体装置に対して用いる場合に有効である。
また、樹脂粒子は２６０℃以下で揮発する揮発成分を含有しないことが好ましい。すなわち、樹脂粒子は内部気泡や、残存モノマー、残留溶剤がないことを意味する。これらが存在すると樹脂粒子が破裂したり、加熱により揮発した揮発成分が組成物中にボイドとして現れて接続信頼性を低下させる恐れがある。
本発明における球状粒子を含む組成物としては、半導体チップと基板とを接着できる絶縁性の組成物であれば特に限定されないが、例えば、ペースト状接着剤等が好ましい。上記ペースト状接着剤としては、例えば、エポキシ接着剤、アクリル接着剤、ウレタン接着剤、フェノール接着剤、アミノ接着剤、エチレン−酢酸ビニル接着剤、スチレン−ブタジエンブロック共重合体系接着剤、ポリエステル接着剤、尿素接着剤、メラミン接着剤、アルキド樹脂系接着剤、ポリイミド接着剤等の熱可塑性接着剤；光硬化性接着剤、架橋樹脂系接着剤、有機無機ハイブリッド重合体系接着剤等が挙げられる。これらのうち、不純物が少なく設計可能な物性範囲が広いという点からエポキシ接着剤が特に好ましい。なお、エポキシ接着剤には未硬化のエポキシ樹脂と他の樹脂を混合した接着剤や半硬化状態の接着剤も含まれる。また、必要に応じて着色料、各種カップリング剤、ガラス繊維やアルミナ粒子等の無機充填物を含んでいてもよい。また、ペースト状接着剤は常温でペースト状であってもよく、取り扱い時に加熱溶融してペースト状となるものであってもよい。例えば、常温でペースト状のエポキシ接着剤は常温で液状のエポキシ樹脂を含有させればよく、取り扱い時に加熱溶融してペースト状となるエポキシ樹脂を用いれば熱溶融してペースト状となる接着剤となる。
本発明における基板は、半導体装置の基板として公知のものを使用でき、例えば、ガラスエポキシ、ポリエステル、ポリイミド、アラミド、熱硬化型ポリフェニレンエーテル、ポリエチレンテレフタレート等の樹脂製基板；アルミナ、低温焼結ガラス、シリコン等の非金属基板；鉄、４２アロイ合金、銅、ステンレス、ニッケル等の金属製のリードフレーム等が挙げられる。
本発明において、半導体チップと基板間に球状粒子を含む組成物を配置する方法としては、特に限定されないが、例えば、球状粒子を含む接着剤を基板の所定の位置に所定分量だけディスペンサー等を使用して塗布し、半導体チップを熱圧着することにより熱硬化して組成物層を形成する方法、球状粒子と接着剤とがシート状に成形されて配置される方法等が挙げられる。
本発明の半導体装置の作製においては、従来、特に多段に積層してなる半導体装置を作製する際は、半導体チップ間のギャップ精度を正確に制御するためには半導体チップを下段の半導体チップに搭載する時に下段の半導体チップに、例えばペースト状接着剤が流出しないようにするため、個々の半導体チップを搭載する時はペースト状接着剤を硬化させてから半導体チップを搭載していたが、ペースト状接着剤が球状粒子を含む組成物であり、該組成物を挿入することにより、各半導体チップに介在させる接着剤が未硬化の状態であってもギャップ調整材となる球状粒子が半導体チップ間のギャップ間隔を維持するため半導体チップを積層してからペースト状接着剤を一括硬化させるといった工程を採ることも可能である。
本発明は、上述の構成よりなるので、半導体チップ表面が傾くことなく、基板上面から一定の距離で水平に保たれ、厚み精度が優れていることにより、ワイヤーボンディング時の不良のない半導体装置を得ることが可能となった。
また、特に、多段に積層してなる半導体装置を作製する際には、各半導体チップに介在させる接着剤が未硬化の状態であってもギャップ調整材となる球状粒子が半導体チップ間のギャップ間隔を維持するため半導体チップを積層してから接着剤を一括硬化させるといった工程を採ることが可能である。
以下、本発明の半導体装置について図面を参照して説明する。
図１には、本発明１の半導体装置の、一つの実施例である半導体装置の断面図を示した。
図１に示した半導体装置は、基板２上に半導体チップ１を配置してなる半導体装置であって、基板２と半導体チップ１との間に、球状粒子を含む組成物４が挿入され、半導体チップ１の表面と基板２の上面との距離が、球状粒子３により一定に保たれている。また、半導体チップ１は基板２とワイヤー６で接続されている。
図１には、本発明１の半導体装置の、一つの実施例である半導体装置の断面図を示した。
図１に示した半導体装置は、基板２上に半導体チップ１を配置してなる半導体装置であって、基板２と半導体チップ１との間に、球状粒子を含む組成物４が挿入され、半導体チップ１の表面と基板２の上面との距離が、球状粒子３により一定に保たれている。また、半導体チップ１は基板２とワイヤー６で接続されている。
図２には、図１の構成において、球状粒子を含まない組成物を用いた比較例である半導体装置の断面図を示した。
図２に示した半導体装置は、基板１２と半導体チップ１１との間に、球状粒子を含まない組成物１５が挿入され、半導体チップ１１の表面と基板１２の上面との距離が一定に保たれず傾いている。
図２に示した半導体装置は、基板１２と半導体チップ１１との間に、球状粒子を含まない組成物１５が挿入され、半導体チップ１１の表面と基板１２の上面との距離が一定に保たれず傾いている。
図３には、本発明２の半導体装置の、一つの実施例である半導体装置の断面図を示した。
図３に示した半導体装置は、基板２２上に複数（３個）の半導体チップを多段（３段）に積層してなる半導体装置であって、基板２２と半導体チップ２１との間に、球状粒子を含む組成物２４が挿入され、更にその上段に、半導体チップ２１と半導体チップ２１との間に球状粒子を含む組成物２４が挿入され、同様に更にその上段に、半導体チップ２１と半導体チップ２１との間に球状粒子を含む組成物２４が挿入されている。各半導体チップ２１の表面と基板２２の上面との距離は、球状粒子２３により一定に保たれている。また、半導体チップ２１は基板２２とワイヤー２６で接続されている。
図３に示した半導体装置は、基板２２上に複数（３個）の半導体チップを多段（３段）に積層してなる半導体装置であって、基板２２と半導体チップ２１との間に、球状粒子を含む組成物２４が挿入され、更にその上段に、半導体チップ２１と半導体チップ２１との間に球状粒子を含む組成物２４が挿入され、同様に更にその上段に、半導体チップ２１と半導体チップ２１との間に球状粒子を含む組成物２４が挿入されている。各半導体チップ２１の表面と基板２２の上面との距離は、球状粒子２３により一定に保たれている。また、半導体チップ２１は基板２２とワイヤー２６で接続されている。
図４には、図３の構成において、球状粒子を含まない組成物を用いた比較例である半導体装置の断面図を示した。
図４に示した半導体装置は、基板３２と半導体チップ３１との間、及び半導体チップ３１と半導体チップ３１との間に、球状粒子を含まない組成物３５が挿入され、半導体チップ３１の表面と基板３２の上面との距離が一定に保たれず傾いている。
図４に示した半導体装置は、基板３２と半導体チップ３１との間、及び半導体チップ３１と半導体チップ３１との間に、球状粒子を含まない組成物３５が挿入され、半導体チップ３１の表面と基板３２の上面との距離が一定に保たれず傾いている。
図５には、本発明３の半導体装置の、一つの実施例である半導体装置の断面図を示した。
図５に示した半導体装置は、基板４２上に厚みの異なる複数（２個）の半導体チップを平面状に配置してなる半導体装置であって、基板４２と半導体チップ４１との間に、球状粒子４３を含む組成物４４が挿入され、基板４２と厚みの異なる半導体チップ４７との間に、半導体チップ４７の厚みに応じた大きさの球状粒子４８を含む組成物４４が挿入されている。半導体チップ４１の表面と基板４２の上面との距離、及び半導体チップ４７の表面と基板４２の上面との距離は、全て、球状粒子４３又は球状粒子４８により一定に保たれている。更に、隣接する半導体チップ４１表面及び半導体チップ４７表面と、基板４２上面との距離が全て一定に保たれている。また、半導体チップ４１又は半導体チップ４７は基板４２とワイヤー４６で接続されている。
図５に示した半導体装置は、基板４２上に厚みの異なる複数（２個）の半導体チップを平面状に配置してなる半導体装置であって、基板４２と半導体チップ４１との間に、球状粒子４３を含む組成物４４が挿入され、基板４２と厚みの異なる半導体チップ４７との間に、半導体チップ４７の厚みに応じた大きさの球状粒子４８を含む組成物４４が挿入されている。半導体チップ４１の表面と基板４２の上面との距離、及び半導体チップ４７の表面と基板４２の上面との距離は、全て、球状粒子４３又は球状粒子４８により一定に保たれている。更に、隣接する半導体チップ４１表面及び半導体チップ４７表面と、基板４２上面との距離が全て一定に保たれている。また、半導体チップ４１又は半導体チップ４７は基板４２とワイヤー４６で接続されている。
図６には、図５の構成において、球状粒子を含まない組成物を用いた比較例である半導体装置の断面図を示した。
図６に示した半導体装置は、基板５２と半導体チップ５１との間、及び基板５２と半導体チップ５７との間に、球状粒子を含まない組成物５５が挿入され、半導体チップ５１の表面又は半導体チップ５７の表面と基板５２の上面との距離が一定に保たれず傾いている。
図６に示した半導体装置は、基板５２と半導体チップ５１との間、及び基板５２と半導体チップ５７との間に、球状粒子を含まない組成物５５が挿入され、半導体チップ５１の表面又は半導体チップ５７の表面と基板５２の上面との距離が一定に保たれず傾いている。
図７には、本発明３の半導体装置の、他の実施例である半導体装置の断面図を示した。図７に示した半導体装置は、基板６２上に厚みの異なる複数（２個）の半導体チップを平面状に配置してなる半導体装置であって、基板６２と半導体チップ６１との間に、球状粒子６３を含む組成物６４が挿入され、基板６２と厚みの異なる半導体チップ６７との間に、半導体チップ６７の厚みに応じた大きさの球状粒子６８を含む組成物６４が挿入されている。半導体チップ６１の表面と基板６２の上面との距離、及び半導体チップ６７の表面と基板６２の上面との距離は、全て、球状粒子６３又は球状粒子６８により一定に保たれている。更に、隣接する半導体チップ６１表面及び半導体チップ６７表面と、基板６２上面との距離が全て一定に保たれている。また、半導体チップ６１又は半導体チップ６７は基板６２とワイヤー６６で接続され、更に隣接する半導体チップ６１と半導体チップ６７はワイヤー６６で接続されている。
図８には、図７の構成において、隣接する半導体チップの厚みに応じた大きさの球状粒子を用いない比較例である半導体装置の断面図を示した。
図８に示した半導体装置は、半導体チップ７１表面と基板７２上面との距離、半導体チップ７７表面と基板７２上面との距離が異なっている。このため、隣接する半導体チップ７１と半導体チップ７７はワイヤーで接続されていない。
図８に示した半導体装置は、半導体チップ７１表面と基板７２上面との距離、半導体チップ７７表面と基板７２上面との距離が異なっている。このため、隣接する半導体チップ７１と半導体チップ７７はワイヤーで接続されていない。
以下、実施例を挙げて本発明をより詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
（実施例１）
球状粒子を含有するペースト状接着剤をシリンジに充填し、シリンジ先端に武蔵エンジニアリング社製精密ノズル（ノズル先端径０．５ｍｍ）を取り付け、ディスペンサー装置（武蔵エンジニアリング社製「ＳＨＯＴ ＭＡＳＴＥＲ３００」）を用いて、ガラスエポキシ基板のＩＣチップ接着エリア内に塗布量が約４０ｍｇになるように塗布した。塗布後、厚さ１００μｍの半導体チップ（１０ｍｍ×１０ｍｍ角、アルミ配線厚み０．７μｍがＬ／Ｓ＝１５／１５でメッシュ状にパターンニングされ、表面に窒化シリコン膜が１．０μｍ、ペリフェラル状に１１０μｍのパッド開口部を１７２個もつ）をフリップチップボンダー（澁谷工業社製「ＤＢ−１００」）を用いて荷重１９６ｋＰａで圧着して搭載した。半導体チップを積層した後、熱風乾燥炉内にて１５０℃×６０分でペーストを硬化させ半導体装置を作製した。更に、得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続したところ問題なく接続できた。
得られた半導体装置は、球状粒子を含有する接着剤で半導体チップを基板にダイボンディングしたもので、図１に示す構造のものである。
球状粒子を含有するペースト状接着剤をシリンジに充填し、シリンジ先端に武蔵エンジニアリング社製精密ノズル（ノズル先端径０．５ｍｍ）を取り付け、ディスペンサー装置（武蔵エンジニアリング社製「ＳＨＯＴ ＭＡＳＴＥＲ３００」）を用いて、ガラスエポキシ基板のＩＣチップ接着エリア内に塗布量が約４０ｍｇになるように塗布した。塗布後、厚さ１００μｍの半導体チップ（１０ｍｍ×１０ｍｍ角、アルミ配線厚み０．７μｍがＬ／Ｓ＝１５／１５でメッシュ状にパターンニングされ、表面に窒化シリコン膜が１．０μｍ、ペリフェラル状に１１０μｍのパッド開口部を１７２個もつ）をフリップチップボンダー（澁谷工業社製「ＤＢ−１００」）を用いて荷重１９６ｋＰａで圧着して搭載した。半導体チップを積層した後、熱風乾燥炉内にて１５０℃×６０分でペーストを硬化させ半導体装置を作製した。更に、得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続したところ問題なく接続できた。
得られた半導体装置は、球状粒子を含有する接着剤で半導体チップを基板にダイボンディングしたもので、図１に示す構造のものである。
（比較例１）
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤で半導体チップを基板にダイボンディングしたもので、図２に示す構造のものである。
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤で半導体チップを基板にダイボンディングしたもので、図２に示す構造のものである。
（実施例２）
積層した半導体チップの上に、更に同様に球状粒子を含有する接着剤で２枚の半導体チップを順次積層したこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続したところ問題なく接続できた。
得られた半導体装置は、球状粒子を含有する接着剤で半導体チップを基板にダイボンディングし、更に同様に球状粒子を含有する接着剤で２枚の半導体チップを順次積層したもので、図３に示す構造のものである。
積層した半導体チップの上に、更に同様に球状粒子を含有する接着剤で２枚の半導体チップを順次積層したこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続したところ問題なく接続できた。
得られた半導体装置は、球状粒子を含有する接着剤で半導体チップを基板にダイボンディングし、更に同様に球状粒子を含有する接着剤で２枚の半導体チップを順次積層したもので、図３に示す構造のものである。
（比較例２）
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例２と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤を用いたこと以外は実施例２と同様にして作製した、３枚の半導体チップを順次積層したもので、図４に示す構造のものである。
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例２と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤を用いたこと以外は実施例２と同様にして作製した、３枚の半導体チップを順次積層したもので、図４に示す構造のものである。
（実施例３）
基板上に隣接して異なる厚みの半導体チップを配置し、半導体チップの厚みに応じて用いた球状粒子の大きさを変更したこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続したところ問題なく接続できた。球状粒子の直径を各半導体チップの厚みに合わせて選んでいるので、各半導体チップ表面の高さが揃っており、ワイヤーボンディングがスムーズに行えた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置したもので、図５に示す構造のものである。
基板上に隣接して異なる厚みの半導体チップを配置し、半導体チップの厚みに応じて用いた球状粒子の大きさを変更したこと以外は実施例１と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続したところ問題なく接続できた。球状粒子の直径を各半導体チップの厚みに合わせて選んでいるので、各半導体チップ表面の高さが揃っており、ワイヤーボンディングがスムーズに行えた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置したもので、図５に示す構造のものである。
（比較例３）
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例３と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤を用いたこと以外は実施例３と同様にして作製した、複数の半導体チップを基板に平面状に配置したもので、図６に示す構造のものである。
球状粒子を含有するペースト状接着剤に代えて、球状粒子を含有しないペースト状接着剤を用いたこと以外は実施例３と同様にして半導体装置を作製した。得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続しようとしたが半導体チップが水平でないためにワイヤーボンディングが行えなかった。
得られた半導体装置は、球状粒子を含有しない接着剤を用いたこと以外は実施例３と同様にして作製した、複数の半導体チップを基板に平面状に配置したもので、図６に示す構造のものである。
（実施例４）
得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続し、更に、半導体チップと隣接する半導体チップとを接続したこと以外は実施例３と同様にしたところ問題なく接続できた。球状粒子の直径を各半導体チップの厚みに合わせて選んでいるので、各半導体チップ表面の高さが揃っており、半導体チップ同士のワイヤーボンディングも問題なく行えた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置し、ワイヤーボンディングにより基板と各半導体チップ間だけではなく、半導体チップ同士を直接接続したもので、図７に示す構造のものである。
得られた半導体装置に、ワイヤーボンディングにより基板と各半導体チップとを接続し、更に、半導体チップと隣接する半導体チップとを接続したこと以外は実施例３と同様にしたところ問題なく接続できた。球状粒子の直径を各半導体チップの厚みに合わせて選んでいるので、各半導体チップ表面の高さが揃っており、半導体チップ同士のワイヤーボンディングも問題なく行えた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置し、ワイヤーボンディングにより基板と各半導体チップ間だけではなく、半導体チップ同士を直接接続したもので、図７に示す構造のものである。
（比較例４）
半導体チップの厚みに応じて用いた球状粒子の大きさを変更せず、同じ粒径の球状粒子を用いたこと以外は実施例４と同様にして半導体装置を作製した。得られた半導体装置は、半導体チップ表面の水平は確保できたため基板と半導体チップとのワイヤーボンディングに問題はなかったが、隣接する半導体チップの高さが揃っていないため、半導体チップ同士のワイヤーボンディング時にトラブルが生じた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置し、ワイヤーボンディングにより基板と各半導体チップ間は接続できたが、半導体チップ同士は接続できなかったもので、図８に示す構造のものである。
半導体チップの厚みに応じて用いた球状粒子の大きさを変更せず、同じ粒径の球状粒子を用いたこと以外は実施例４と同様にして半導体装置を作製した。得られた半導体装置は、半導体チップ表面の水平は確保できたため基板と半導体チップとのワイヤーボンディングに問題はなかったが、隣接する半導体チップの高さが揃っていないため、半導体チップ同士のワイヤーボンディング時にトラブルが生じた。
得られた半導体装置は、球状粒子を含有する接着剤で、複数の半導体チップを基板に平面状に配置し、ワイヤーボンディングにより基板と各半導体チップ間は接続できたが、半導体チップ同士は接続できなかったもので、図８に示す構造のものである。
本発明によれば、半導体チップ表面が傾くことなく、基板上面から一定の距離で水平に保たれ、厚み精度が優れていることにより、ワイヤーボンディング時の不良のない半導体装置を提供できる。
１、１１、２１、３１、４１、５１、６１、７１ 半導体チップ
２、１２、２２、３２、４２、５２、６２、７２ 基板
３、２３、４３、６３、７３ 球状粒子
４、２４、４４、６４、７４ 球状粒子を含む組成物
１５、３５、５５ 球状粒子を含まない組成物
６、２６、４６、６６、７６ ワイヤー
４７、５７、６７、７７ 半導体チップ
４８、６８ 球状粒子
２、１２、２２、３２、４２、５２、６２、７２ 基板
３、２３、４３、６３、７３ 球状粒子
４、２４、４４、６４、７４ 球状粒子を含む組成物
１５、３５、５５ 球状粒子を含まない組成物
６、２６、４６、６６、７６ ワイヤー
４７、５７、６７、７７ 半導体チップ
４８、６８ 球状粒子
Claims (3)
- 基板上に厚みの異なる複数の半導体チップを平面状に配置してなる半導体装置であって、基板と各半導体チップとの間に、各半導体チップの厚みに応じた大きさのジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体又はジアリルフタレート重合体からなる球状粒子を含む組成物が挿入され、各半導体チップ表面と基板上面との距離が全て一定、且つ、隣接する半導体チップ表面と基板上面との距離が全て一定となることを特徴とする半導体装置。
- 球状粒子が、粒径１０〜５００μｍで、且つ、ＣＶ値が１０％以下の樹脂粒子であることを特徴とする請求項１に記載の半導体装置。
- 球状粒子が、Ｎａ、Ｋ、Ｍｇ、Ｃｕ及びＦｅを１ｐｐｍ以上含まず、塩素を１０ｐｐｍ以上含まない樹脂粒子であることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004019062A JP4299685B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004019062A JP4299685B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005216973A JP2005216973A (ja) | 2005-08-11 |
| JP4299685B2 true JP4299685B2 (ja) | 2009-07-22 |
Family
ID=34903393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004019062A Expired - Fee Related JP4299685B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4299685B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159309A1 (ja) * | 2017-03-03 | 2018-09-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4861690B2 (ja) * | 2005-11-30 | 2012-01-25 | 芝浦メカトロニクス株式会社 | チップの実装装置 |
| WO2008010555A1 (fr) * | 2006-07-20 | 2008-01-24 | Sekisui Chemical Co., Ltd. | Adhésif pour composants électroniques, procédé de fabrication d'un laminé de puce semi-conductrice, et dispositif semi-conducteur |
| US7838577B2 (en) | 2007-07-19 | 2010-11-23 | Sekisui Chemical Co., Ltd. | Adhesive for electronic component |
| KR101155361B1 (ko) * | 2007-07-25 | 2012-06-19 | 세키스이가가쿠 고교가부시키가이샤 | 전자 부품용 접착제, 반도체 칩의 적층 방법 및 반도체 장치 |
| JP5421626B2 (ja) * | 2009-03-19 | 2014-02-19 | 積水化学工業株式会社 | 接着シート及びダイシング−ダイボンディングテープ |
| JP6012833B2 (ja) * | 2015-10-02 | 2016-10-25 | 日立オートモティブシステムズ株式会社 | 半導体装置およびその製造方法並びに流量センサおよび湿度センサ |
| US11017916B2 (en) * | 2015-11-20 | 2021-05-25 | Sekisui Chemical Co., Ltd. | Particles, connecting material and connection structure |
| JP6959005B2 (ja) * | 2015-11-20 | 2021-11-02 | 積水化学工業株式会社 | 接続材料及び接続構造体 |
-
2004
- 2004-01-27 JP JP2004019062A patent/JP4299685B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159309A1 (ja) * | 2017-03-03 | 2018-09-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2018147995A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US11183480B2 (en) | 2017-03-03 | 2021-11-23 | Denso Corporation | Semiconductor device |
| DE112018001137B4 (de) | 2017-03-03 | 2023-05-25 | Denso Corporation | Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005216973A (ja) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190381B2 (en) | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same | |
| TW502353B (en) | Flip chip assembly structure for semiconductor device and its assembling method | |
| US7116002B2 (en) | Overhang support for a stacked semiconductor device, and method of forming thereof | |
| US9330999B2 (en) | Multi-component integrated heat spreader for multi-chip packages | |
| JP2023175042A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| US20190035763A1 (en) | Anisotropic conductive film | |
| US7588963B2 (en) | Method of forming overhang support for a stacked semiconductor device | |
| JP4299685B2 (ja) | 半導体装置 | |
| TWI581346B (zh) | Connection method, manufacturing method of connection structure, manufacturing method of wafer stacking part, and method of assembling electronic component | |
| KR20170113039A (ko) | 전자 부품, 접속체, 전자 부품의 설계 방법 | |
| US20190096843A1 (en) | Anisotropic conductive film | |
| KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
| CN100492627C (zh) | 芯片结构、芯片封装结构及其工艺 | |
| KR102688696B1 (ko) | 전자 부품, 이방성 접속 구조체, 전자 부품의 설계 방법 | |
| KR101776584B1 (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
| TWI835252B (zh) | 含填料膜 | |
| US20190241710A1 (en) | Filler-containing film | |
| JP7332956B2 (ja) | フィラー含有フィルム | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP2007115676A (ja) | 導電性粒子及び導電接続構造体 | |
| JP2014146638A (ja) | 半導体装置の製造方法 | |
| JP2018073684A (ja) | 接続体の製造方法、接続方法、接続装置 | |
| TW201807131A (zh) | 異向性導電膜 | |
| US20230042727A1 (en) | Solder bump forming member, method for manufacturing solder bump forming member, and method for manufacturing electrode substrate provided with solder bump | |
| TW202209356A (zh) | 異向性導電膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081022 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4299685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |