JP2014099584A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014099584A JP2014099584A JP2013098728A JP2013098728A JP2014099584A JP 2014099584 A JP2014099584 A JP 2014099584A JP 2013098728 A JP2013098728 A JP 2013098728A JP 2013098728 A JP2013098728 A JP 2013098728A JP 2014099584 A JP2014099584 A JP 2014099584A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- conductive adhesive
- semiconductor device
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000853 adhesive Substances 0.000 claims abstract description 128
- 230000001070 adhesive effect Effects 0.000 claims abstract description 128
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 21
- 239000007788 liquid Substances 0.000 claims description 13
- 230000005484 gravity Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000008646 thermal stress Effects 0.000 description 23
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 14
- 229910052709 silver Inorganic materials 0.000 description 14
- 239000004332 silver Substances 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000000576 coating method Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 239000004954 Polyphthalamide Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006375 polyphtalamide Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000012508 resin bead Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】導電性接着剤の厚さにばらつきが生じることを抑制することで、機械的及び電気的な接続不良の発生が抑制された半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ(10)と、リード(20)と、半導体チップとリードとを機械的及び電気的に接続する導電性接着剤(30)と、を有する半導体装置であって、半導体チップにおけるリードとの対向面(11b)、及び、リードにおける半導体チップとの対向面(20a)の少なくとも一方に、一方の対向面から他方の対向面に延びる、同一の長さを有する凸部(40)が複数形成され、複数の凸部の端部それぞれが、半導体チップとリードそれぞれの対向面に接触しており、複数の凸部によって、半導体チップとリードとの間に設けられ、半導体チップとリードそれぞれの対向面に接触する導電性接着剤の厚さが、規定されている。
【選択図】図2
【解決手段】半導体チップ(10)と、リード(20)と、半導体チップとリードとを機械的及び電気的に接続する導電性接着剤(30)と、を有する半導体装置であって、半導体チップにおけるリードとの対向面(11b)、及び、リードにおける半導体チップとの対向面(20a)の少なくとも一方に、一方の対向面から他方の対向面に延びる、同一の長さを有する凸部(40)が複数形成され、複数の凸部の端部それぞれが、半導体チップとリードそれぞれの対向面に接触しており、複数の凸部によって、半導体チップとリードとの間に設けられ、半導体チップとリードそれぞれの対向面に接触する導電性接着剤の厚さが、規定されている。
【選択図】図2
Description
本発明は、半導体チップとリードとが導電性接着剤によって機械的及び電気的に接続された半導体装置及びその製造方法に関するものである。
従来、例えば特許文献1に示されるように、金属粉末と、接着用樹脂と、樹脂ビーズよりなるスペーサとが配合された導電性接着剤が提案されている。この導電性接着剤を用いて電子回路が形成された主要部材と配線が形成された支持部材との間を電気的に接続している。この場合、導電性接着剤に配合されたスペーサにより当該導電性接着剤の膜厚を所定膜厚としている。
しかしながら、導電性接着剤は流動性を有するので、主要部材と支持部材とが対向する方向に配置されるスペーサの数にばらつきが生じる。極端に言えば、スペーサが積層される領域と積層されない領域とが生じる。この結果、導電性接着剤の膜厚にばらつきが生じる虞がある。
導電性接着剤の厚さにばらつきが生じると、主要部材及び支持部材それぞれと導電性接着剤との線膨張係数の差に起因する熱応力が発生した際に、その熱応力が局所的に強まる部位が両者の間に生じる。換言すれば、応力集中が生じる。このため、導電性接着剤が、主要部材と支持部材から剥がれ、主要部材と支持部材に機械的及び電気的な接続不良が生じる、という問題が起きる。
そこで、本発明は上記問題点に鑑み、導電性接着剤の厚さにばらつきが生じることを抑制することで、機械的及び電気的な接続不良の発生が抑制された半導体装置及びその製造方法を提供することを目的とする。
上記した目的を達成するために、本発明は、半導体チップ(10)と、リード(20)と、半導体チップとリードとを機械的及び電気的に接続する導電性接着剤(30)と、を有する半導体装置であって、半導体チップにおけるリードとの対向面(11b)、及び、リードにおける半導体チップとの対向面(20a)の少なくとも一方に、一方の対向面から他方の対向面に延びる凸部(40)が複数形成され、複数の凸部の端部それぞれが、半導体チップとリードそれぞれの対向面に接触しており、複数の前記凸部によって、半導体チップとリードとの間の間隔が定められていることを特徴とする。
このように本発明によれば、半導体チップ(10)及びリード(20)の少なくとも一方に、半導体チップ(10)とリード(20)との間の間隔(導電性接着剤(30)の厚さ)を規定する凸部(40)が形成されている。これによれば、導電性接着剤に、導電性接着剤の厚さを規定するスペーサが含まれた構成とは異なり、導電性接着剤(30)を介して半導体チップ(10)とリード(20)を機械的及び電気的に接続する際に、導電性接着剤(30)の流動性のために、導電性接着剤30の厚さを規定する部材(凸部40)の分布や形状が変動することが抑制される。このため、導電性接着剤(30)の厚さ(膜厚)にばらつきが生じることが抑制される。
また、本発明によれば、上記のように、導電性接着剤(30)の厚さにばらつきが生じることが抑制される。したがって、半導体チップ(10)及びリード(20)それぞれと導電性接着剤(30)との線膨張係数の差に起因する熱応力が発生した際に、その熱応力が局所的に強まる部位が両者の間に生じることが抑制される。換言すれば、応力集中の発生が抑制される。このため、熱応力の応力集中のために、導電性接着剤(30)が半導体チップ(10)やリード(20)から剥離することが抑制され、半導体チップ(10)とリード(20)に機械的及び電気的な接続不良が生じることが抑制される。
本発明では、複数の凸部の少なくとも1つの側面に、導電性接着剤が接触した構成が好ましい。これによれば、凸部の側面が導電性接着剤に接触していない構成と比べて、導電性接着剤(30)の接触面積が増大される。そのため、半導体チップ(10)とリード(20)との機械的な接続強度が向上され、両者に、機械的及び電気的な接続不良が生じることが抑制される。
複数の凸部の少なくとも1つの側面の全てが、導電性接着剤によって覆われた構成が好ましい。これによれば、凸部の側面が導電性接着剤によって覆われていない構成とは異なり、アンカー効果が生じる。そのため、半導体チップ(10)とリード(20)との機械的な接続強度が向上され、両者に、機械的及び電気的な接続不良が生じることが抑制される。
凸部は、硬化状態における導電性接着剤よりも、軟らかい構成が好ましい。これによれば、凸部が、硬化状態における導電性接着剤よりも、硬い構成とは異なり、凸部(40)と導電性接着剤(30)との線膨張係数の差に起因する熱応力が、両者の間に発生したとしても、熱応力によって凸部(40)が変形するので、導電性接着剤(30)へ印加される熱応力の強さが緩和される。そのため、導電性接着剤(30)が半導体チップ(10)やリード(20)から剥離することが抑制され、半導体チップ(10)とリード(20)に機械的及び電気的な接続不良が生じることが抑制される。
凸部と導電性接着剤とは、同一の線膨張係数を有する構成が好ましい。これによれば、凸部と導電性接着剤とが異なる線膨張係数を有する構成とは異なり、凸部(40)と導電性接着剤(30)との間に、線膨張係数の差に起因する熱応力が発生することが抑制される。そのため、導電性接着剤(30)が半導体チップ(10)やリード(20)から剥離することが抑制され、半導体チップ(10)とリード(20)に機械的及び電気的な接続不良が生じることが抑制される。
凸部の少なくとも1つは、リードの一部を半導体チップ側に突起させた部位である構成が好ましい。これによれば、リード(20)とともに凸部(40)が形成されるので、リード(20)と凸部(40)とが別材料から成る構成と比べて、半導体装置(100)の部品点数が減少されるとともに、製造工程が簡略化される。この結果、製造コストが低減される。
凸部は、UV硬化樹脂から成る構成が良い。これによれば、凸部が熱硬化樹脂から成る構成と比べて、液体状態の樹脂を早く硬化させることができる。そのため、液体状態における樹脂の形状を反映させて、凸部(40)を形成することができ、凸部(40)の形状が不安定となることが抑制される。これにより、凸部(40)の品質にばらつきが生じることが抑制され、導電性接着剤(30)の厚さにばらつきが生じることが抑制される。したがって、熱応力の応力集中のために、導電性接着剤(30)が半導体チップ(10)やリード(20)から剥離することが抑制され、半導体チップ(10)とリード(20)に機械的及び電気的な接続不良が生じることが抑制される。
半導体チップの重心周りに凸部が等間隔で3つ以上配置され、3つ以上の凸部の頂点を結んだ線によって正多角形が形作られた構成が好ましい。これによれば、導電性接着剤(30)によって半導体チップ(10)とリード(20)とが機械的及び電気的に接続される前に、半導体チップ(10)とリード(20)とが凸部(40)によって安定して支持される。
本発明は、半導体チップ(10)の対向面及びリード(20)の対向面の少なくとも一方に凸部(40)を形成する形成工程と、この凸部(40)の形成工程後、半導体チップの対向面(11b)及びリードの対向面(20a)の少なくとも一方に液体状態の導電性接着剤(30)を塗布する塗布工程と、この塗布工程後、液体状態の導電性接着剤(30)が半導体チップ(10)の対向面(11b)及びリードの対向面(20a)の両方に付着し、凸部(40)の先端が半導体チップ(10)の対向面(11b)及びリードの対向面(20a)の少なくとも一方に接触するように、半導体チップ(10)とリード(20)とを対向させ、液体状態の導電性接着剤(30)を硬化させることで、半導体チップ(10)とリード(20)とを導電性接着剤(30)を介して機械的及び電気的に接続する接続工程と、を有することを特徴とする。
このように、本発明によれば、凸部(40)が、半導体チップ(10)及びリード(20)の対向面(11b,20a)の少なくとも一方に形成されている。そのため、導電性接着剤に、導電性接着剤の厚さを規定するスペーサが含まれた構成とは異なり、導電性接着剤(30)の厚さを規定する部材(凸部(40))の分布や形状を、半導体装置(100)の製造工程にて視認できる。これにより、凸部(40)の品質を容易に評価することができる。以上により、凸部(40)の品質ばらつきのために、導電性接着剤(30)の厚さにばらつきが生じることが抑制される。更に言えば、本発明では、半導体チップ(10)及びリード(20)の少なくとも一方に形成された凸部(40)の端部が半導体チップ(10)及びリード(20)それぞれの対向面(11b,20a)に接触している。そのため、半導体チップ(10)とリード(20)が対向する方向(以下、対向方向と示す)に配置される凸部(40)の数が、1つとなっている。これによれば、導電性接着剤にスペーサが含まれた構成とは異なり、対向方向に配置されるスペーサの数を一定として、対向方向における半導体チップ(10)とリード(20)との対向間隔を一定とするために、半導体チップ(10)とリード(20)の少なくとも一方に、両者が近づく力を印加しなくとも良くなる。
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1〜図6に基づいて、本実施形態に係る半導体装置を説明する。なお、図2、図3、及び、図6においては、便宜上、後述するパッド13とワイヤ60を省略している。また、以下においては、互いに直交の関係にある3方向をx方向、y方向、及び、z方向と示す。
(第1実施形態)
図1〜図6に基づいて、本実施形態に係る半導体装置を説明する。なお、図2、図3、及び、図6においては、便宜上、後述するパッド13とワイヤ60を省略している。また、以下においては、互いに直交の関係にある3方向をx方向、y方向、及び、z方向と示す。
図1〜図3に示すように、半導体装置100は、主要部として、半導体チップ10と、リード20と、導電性接着剤30と、凸部40と、を有する。また、本実施形態に係る半導体装置100は、上記した主要部の他に、ハウジング50と、ワイヤ60と、被覆樹脂70と、を有する。図1に示すように、半導体チップ10が、導電性接着剤30を介してリード20と機械的及び電気的に接続されており、リード20の一部が、ハウジング50にインサート成形されている。そして、半導体チップ10が、ワイヤ60を介してリード20と電気的に接続されており、半導体チップ10、導電性接着剤30、ワイヤ60それぞれが、被覆樹脂70によって被覆保護されている。半導体装置100の特徴点は、半導体チップ10とリード20との間に配置された凸部40であり、この凸部40によって、図2に示すように、半導体チップ10とリード20との間に設けられた導電性接着剤30の厚さが、z方向で一定となっている。以下、半導体装置100について詳説する。
半導体チップ10は、半導体基板11に電子素子12が形成されたものである。本実施形態に係る半導体基板11は、シリコン基板であり、電子素子12は、LEDである。図2に示すように、半導体基板11の表面11aの表層に電子素子12が形成されており、表面11aにワイヤ60と接続するためのパッド13が形成されている。そして、表面11aの裏面11bに、導電性接着剤30が付着しており、この導電性接着剤30を介して、半導体チップ10がリード20に機械的及び電気的に接続されている。半導体チップ10は、表面11aと裏面11bの間を電流が流れる構成となっており、この半導体チップ10の厚さ方向の電流量を調整することで、電子素子12の発光量が調整される。なお、図2に示すように、表面11aと裏面11bそれぞれは、x方向とy方向とによって規定されるx−y平面に沿っており、z方向に直交している。
リード20は、CuやAlなどの金属から成るリードフレームの一部であり、その表面がめっきされている。複数のリード20が、ハウジング50にインサート成形されており、その両端部が、ハウジング50から露出されている。図1に示すように、リード20の一端は、外部に露出され、その他端が、被覆樹脂70によって被覆されている。半導体チップ10は、複数あるリード20の内の1つの他端に導電性接着剤30を介して機械的及び電気的に接続されている。そして、半導体チップ10は、自身が接続されたリード20とは異なるリード20と、ワイヤ60を介して電気的に接続されている。これにより、半導体チップ10は、リード20、導電性接着剤30、及び、ワイヤ60を介して外部と電気的に接続可能となっている。なお、図2に示すように、半導体チップ10が導電性接着剤30を介して機械的及び電気的に接続されたリード20の上面20aは、表面11aと裏面11bそれぞれと同様にして、x−y平面に沿い、z方向に直交している。
導電性接着剤30は、銀ペーストが硬化して成るものである。図2に示すように、導電性接着剤30は、半導体基板11の裏面11bとリード20の上面20aとの間に設けられている。そして、導電性接着剤30は、半導体基板11(半導体チップ10)の裏面11bとリード20の上面20aに接触することで、半導体チップ10とリード20とを機械的及び電気的に接続している。ちなみに、裏面11bが、特許請求の範囲に記載の半導体チップにおけるリードとの対向面に相当し、上面20aが、特許請求の範囲に記載のリードにおける半導体チップとの対向面に相当する。
凸部40は、裏面11bと上面20aとの間に位置し、裏面11bと上面20aとの間の間隔を規定することで、裏面11bと上面20aそれぞれに接触する導電性接着剤30の厚さを規定するものである。本実施形態に係る凸部40は、リード20の上面20aに複数形成されており、上面20aから裏面11bに延び、その先端部が、裏面11bに接触している。複数の凸部40それぞれのz方向の長さが同一となっており、裏面11bと上面20aそれぞれはx−y平面に沿っている。そのため、複数の凸部40によって、z方向における裏面11bと上面20aとの対向面間距離が一定となっている。この結果、裏面11bと上面20aとの間に設けられ、裏面11bと上面20aとに接触する導電性接着剤30の厚さが一定になっている。
本実施形態では、図3に破線で示すように、4つの凸部40がリード20に形成され、4つの凸部40それぞれの端部が、半導体チップ10の裏面11bの隅に接触している。そして、図2に示すように、全ての凸部40それぞれの側面が、導電性接着剤30によって覆われている。
ちなみに、本実施形態に係る凸部40は、硬化状態における導電性接着剤30よりも軟らかい(ヤング率が低い)材料から成る。具体的には、紫外線の照射によって硬化するUV硬化樹脂から成る。このようなUV硬化樹脂としては、紫外線硬化性エポキシ樹脂、紫外線硬化性シリコーン樹脂などを採用することができる。
ハウジング50は、半導体チップ10を搭載するものである。ハウジング50は、半導体チップ10の電子素子12から照射される光を反射する性質を有する樹脂から成る。具体的に言えば、ハウジング50は、ポリフタルアミド(PPA)から成り、白色である。
図1に示すように、ハウジング50は、断面形状が長方形の台座51と、内側空間およびその両端の開口部を有する筒部52と、を有する。筒部52が有する一方の開口部が閉塞される態様で、その開口部の縁部が台座51の一面に固定されている。台座51のうち、筒部52の内壁面によって囲まれた領域の一面には、半導体チップ10が設けられている。また、x−y平面における筒部52の内壁面間距離が台座51から遠ざかるほどに広がる構成となっており、台座51によって閉塞された一方の開口部よりも、台座51から離れた他方の開口部の方が、開口断面面積が大きくなっている。この構成により、電子素子12から照射された光の一部が、筒部52の内壁面によって反射され、上記開口部を介して外部に出射される。
ワイヤ60は、リード20と半導体チップ10とを電気的に接続するものである。図1に示すように、ワイヤ60の一端がリード20に接続され、他端が半導体チップ10のパッド13に接続されている。
被覆樹脂70は、半導体チップ10、ワイヤ60、及び、半導体チップ10とリード20との電気的な接続部位を被覆保護するものであって、筒部52の内側空間内に充填されている。被覆樹脂70は、半導体チップ10の電子素子12から照射される光を透過する性質を有する樹脂から成る。具体的に言えば、被覆樹脂70は、エポキシ樹脂から成り、透明である。
次に、本実施形態に係る半導体装置100の主要部の製造方法を説明する。図4に示すように、先ず、リード20を用意する。そして、リード20の上面20aに、凸部40の形成材料であるUV硬化樹脂を塗布する。その後、紫外線を照射することで、UV硬化樹脂を硬化して、凸部40を形成する。以上が、形成工程である。ちなみに、UV硬化樹脂の上面20aへの塗布は、周知公用であるインクジェット印刷やディスペンスによって行う。
形成工程後、図5に示すように、上面20aに、液体状態の導電性接着剤30、すなわち、銀ペーストを塗布する。この際、凸部40が覆われるように、銀ペーストを上面20aに塗布する。以上が、塗布工程である。なお、導電性接着剤30には、半導体チップ10とリード20との間の間隔を規定して、該導電性接着剤30の厚さを規定するスペーサは含まれていない。
塗布工程後、図6に示すように、銀ペーストが半導体基板11の裏面11bに付着し、凸部40の先端が裏面11bに接触するように、半導体チップ10を凸部40と銀ペースト上に配置する。その後、銀ペーストに含まれる溶剤を揮発させることで、銀ペーストを硬化させ、導電性接着剤30を形成する。これにより、導電性接着剤30を介して、半導体チップ10とリード20とを機械的及び電気的に接続する。以上が、接続工程である。以上の工程を経ることで、半導体装置100の主要部が製造される。
次に、本実施形態に係る半導体装置100の作用効果を説明する。上記したように、リード20に、半導体チップ10とリード20との間の間隔(導電性接着剤30の厚さ)を規定する凸部40が形成されている。これによれば、導電性接着剤に、導電性接着剤の厚さを規定するスペーサが含まれた構成とは異なり、接続工程において、液体状態の導電性接着剤30(銀ペースト)の流動性のために、導電性接着剤30の厚さを規定する部材(凸部40)の分布や形状が変動することが抑制される。このため、導電性接着剤30の厚さ(膜厚)にばらつきが生じることが抑制される。
凸部40が、リード20に形成されている。そのため、導電性接着剤に、導電性接着剤の厚さを規定するスペーサが含まれた構成とは異なり、導電性接着剤30の厚さを規定する部材(凸部40)の分布や形状を、形成工程にて視認できる。これにより、凸部40の品質を容易に評価することができる。以上により、凸部40の品質ばらつきのために、導電性接着剤30の厚さにばらつきが生じることが抑制される。
以上、示したように、本実施形態に係る半導体装置100によれば、導電性接着剤30の厚さにばらつきが生じることが抑制される。したがって、半導体チップ10及びリード20それぞれと導電性接着剤30との線膨張係数の差に起因する熱応力が発生した際に、その熱応力が局所的に強まる部位が両者の間に生じることが抑制される。換言すれば、応力集中の発生が抑制される。このため、熱応力の応力集中のために、導電性接着剤30が半導体チップ10やリード20から剥離することが抑制され、半導体チップ10とリード20に機械的及び電気的な接続不良が生じることが抑制される。
また、リード20に形成された凸部40の端部が裏面11bと上面20aそれぞれに接触している。そのため、半導体チップ10とリード20が対向する方向である、z方向に配置される凸部40の数が、1つとなっている。これによれば、導電性接着剤にスペーサが含まれた構成とは異なり、z方向に配置されるスペーサの数を一定として、z方向における半導体チップ10とリード20との対向間隔を一定とするために、半導体チップ10とリード20の少なくとも一方に、両者が近づく力を印加しなくとも良くなる。
凸部40の側面が、導電性接着剤30によって覆われている。これによれば、凸部の側面が導電性接着剤に接触していない構成と比べて、導電性接着剤30の接触面積が増大される。また、凸部の側面が導電性接着剤によって覆われていない構成とは異なり、アンカー効果が生じる。そのため、半導体チップ10とリード20との機械的な接続強度が向上され、両者に、機械的及び電気的な接続不良が生じることが抑制される。
凸部40は、硬化状態における導電性接着剤30よりも、軟らかい。これによれば、凸部が、硬化状態における導電性接着剤よりも、硬い構成とは異なり、凸部40と導電性接着剤30との線膨張係数の差に起因する熱応力が、両者の間に発生したとしても、熱応力によって凸部40が変形するので、導電性接着剤30へ印加される熱応力の強さが緩和される。そのため、導電性接着剤30が半導体チップ10やリード20から剥離することが抑制され、半導体チップ10とリード20に機械的及び電気的な接続不良が生じることが抑制される。
凸部40は、UV硬化樹脂から成る。これによれば、凸部が熱硬化樹脂から成る構成と比べて、液体状態の樹脂を早く硬化させることができる。そのため、液体状態における樹脂の形状を反映させて、凸部40を形成することができ、凸部40の形状が不安定となることが抑制される。これにより、凸部40の品質にばらつきが生じることが抑制され、導電性接着剤30の厚さにばらつきが生じることが抑制される。したがって、熱応力の応力集中のために、導電性接着剤30が半導体チップ10やリード20から剥離することが抑制され、半導体チップ10とリード20に機械的及び電気的な接続不良が生じることが抑制される。
本実施形態では、半導体チップ10が、被覆樹脂70によって被覆保護されている。したがって、半導体チップ10と被覆樹脂70との線膨張係数の差に起因する熱応力が、半導体チップ10に印加される。しかしながら、上記したように、本実施形態に係る半導体装置100では、導電性接着剤30の厚さにばらつきが生じることが抑制され、導電性接着剤30による半導体チップ10とリード20との機械的な接続強度が向上されている。そのため、上記した半導体チップ10と被覆樹脂70との線膨張係数の差に起因する熱応力によって、半導体チップ10とリード20に機械的及び電気的な接続不良が生じることが抑制される。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、半導体装置100が、主要部である、半導体チップ10と、リード20と、導電性接着剤30と、凸部40の他に、ハウジング50と、ワイヤ60と、被覆樹脂70と、を有する例を示した。しかしながら、半導体装置100が、ハウジング50と、ワイヤ60と、被覆樹脂70と、を有していなくとも良い。
本実施形態では、全ての凸部40それぞれの側面が、導電性接着剤30によって覆われた例を示した。しかしながら、複数の凸部40の内の少なくとも1つの側面が、導電性接着剤30によって覆われた構成を採用することができる。また、図7に示すように、複数の凸部40の内の少なくとも1つの側面に、導電性接着剤30が接触した構成を採用することができる。更に言えば、図8に示すように、全ての凸部40の側面に、導電性接着剤30が接触していない構成を採用することもできる。
本実施形態では、半導体チップ10は、表面11aと裏面11bの間を電流が流れる構成である例を示した。しかしながら、半導体チップ10を流れる電流は、表面11aであったり、裏面11bであったりしても良い。この場合、図9に示すように、半導体チップ10を介して、2つの電気的に独立したリード20が電気的に接続される構成を採用することもできる。
本実施形態では、凸部40が、リード20の上面20aに形成された例を示した。しかしながら、図10に示すように、凸部40が、半導体チップ10の裏面11bに形成された構成を採用することもできる。若しくは、図11に示すように、上面20aと裏面11bの両方に形成された構成を採用することもできる。
本実施形態では、形成工程において、リード20の上面20aに、凸部40を形成する例を示した。しかしながら、図12に示すように、形成工程において、半導体基板11の裏面11bに、凸部40を形成しても良い。この場合、周知の露光技術を用いて、凸部40をレジスト膜によって形成しても良い。
ちなみに、図12に示す形成工程実施後は、図13に示すように、塗布工程において、液体状態の導電性接着剤30(銀ペースト)をリード20の上面20aに塗布する。そして、図14に示すように、接続工程において、銀ペーストが裏面11bに付着し、凸部40の先端部が上面20aに接触するように、半導体チップ10を銀ペースト上に設置する。この後、銀ペーストに含まれる溶剤を揮発させることで、銀ペーストを硬化させ、導電性接着剤30を形成する。これにより、図10に示す半導体装置100の主要部が製造される。
本実施形態では、電子素子12がLEDである例を示した。しかしながら、電子素子12としては、上記例に限定されず、例えば、フォトダイオードを採用することができる。
本実施形態では、導電性接着剤30が、銀ペーストが硬化して成るものである例を示した。しかしながら、導電性接着剤30としては、半導体チップ10とリード20とを機械的及び電気的に接続するものであれば良く、上記例に限定されない。例えば、導電性接着剤30が、CペーストやCuペーストが硬化して成るものであっても良い。
本実施形態では、4つの凸部40がリード20に形成された例を示した。しかしながら、凸部40の個数としては、上記例に限定されない。接続工程において、半導体チップ10とリード20とを安定して支持する個数であればよい。凸部40の数としては、3つ以上が好ましい。
本実施形態では、4つの凸部40それぞれの端部が、半導体チップ10の裏面11bの隅に接触している例を示した。しかしながら、凸部40の配置としては、上記例に限定されない。接続工程において、半導体チップ10とリード20とを安定して支持する配置であればよい。例えば、半導体チップ10の重心周りに、等間隔で3つ以上配置されることで、各凸部40の頂点を結んだ線によって正多角形が形作られる構成を採用することもできる。
本実施形態では、凸部40と導電性接着剤30との線膨張係数について特に言及しなかった。しかしながら、両者の線膨張係数の関係としては、同一である関係が好ましい。これによれば、凸部と導電性接着剤とが異なる線膨張係数を有する構成とは異なり、凸部40と導電性接着剤30との間に、線膨張係数の差に起因する熱応力が発生することが抑制される。そのため、導電性接着剤30が半導体チップ10やリード20から剥離することが抑制され、半導体チップ10とリード20に機械的及び電気的な接続不良が生じることが抑制される。
本実施形態では、半導体チップ10のサイズ(x−y平面の大きさ)と凸部40の高さ(z方向の長さ)それぞれについて特に言及しなかった。しかしながら、例えば、半導体チップ10のサイズとしては、200μm×200μm、250μm×150μm、250μm×250μmを採用することができる。そして、凸部40の高さとしては、2μm〜100μmを採用することができる。なお、凸部40の形成材料としてUV硬化樹脂を採用し、その形成方法としてインクジェット印刷を採用した場合、凸部40の高さや幅は、UV硬化樹脂をリード20や半導体チップ10に印刷した後、印刷したUV硬化樹脂にUVを照射するまでの時間(印刷されたUV硬化樹脂が流動して高さが徐々に低くなる時間)を調整することで決定される。例えば、高さが20μm、径が5〜10μmの凸部40を形成することができる。また、凸部40の隣接距離は、半導体チップ10やリード20の大きさに応じて決定される。例えば、半導体チップ10のサイズとして200μm×200μmを採用した場合、凸部40の隣接距離はおよそ150μmとなる。
本実施形態では、凸部40がUV硬化樹脂から成る例を示した。しかしながら、図15及び図16に示すように、リード20の一部を半導体チップ10側に突起させることで、凸部40をリード20の形成材料によって形成しても良い。この場合、リード20とともに凸部40が形成されるので、リード20と凸部40とが別材料から成る構成と比べて、半導体装置100の部品点数が減少されるとともに、製造工程が簡略化される。この結果、製造コストが低減される。
なお、リード20の一部を突起させることで凸部40を形成するには、リードフレーム形成用のパンチ及びダイの所定位置に凹凸を設けておくことで成される。また、パンチやダイへの凹凸の形成は、凸部40の高さが2μm〜100μmの場合、マシニングセンタやエンドミル放電加工などの既知の技術にて成される。
図15及び図16に示す変形例の場合、凸部40の形成位置は、リード20における半導体チップ10の搭載部位だけにしても良いし、半導体チップ10の搭載部位だけではなく、他の部位を採用しても良い。凸部40をリード20における半導体チップ10の搭載部位だけに形成した場合、半導体チップ10に形成された電子素子12から照射された光が凸部40によって乱反射されることが抑制される。また、凸部40をリード20における半導体チップ10の搭載部位と他の部位それぞれに形成した場合、半導体チップ10とは別の部材をリード20に導電性接着剤30を介して接着固定する際、その部材とリード20との間の導電性接着剤30の厚さにばらつきが生じることが凸部40によって抑制される。したがって、リード20と上記した部材それぞれと導電性接着剤30との線膨張係数の差に起因する熱応力が発生した際に、その熱応力が局所的に強まる部位が両者の間に生じることが抑制される。換言すれば、応力集中の発生が抑制される。このため、熱応力の応力集中のために、導電性接着剤30がリード20や上記した部材から剥離することが抑制され、両者に機械的及び電気的な接続不良が生じることが抑制される。
10・・・半導体チップ
11b・・・裏面
20・・・リード
20a・・・上面
30・・・導電性接着剤
40・・・凸部
100・・・半導体装置
11b・・・裏面
20・・・リード
20a・・・上面
30・・・導電性接着剤
40・・・凸部
100・・・半導体装置
Claims (9)
- 半導体チップ(10)と、リード(20)と、前記半導体チップと前記リードとを機械的及び電気的に接続する導電性接着剤(30)と、を有する半導体装置であって、
前記半導体チップにおける前記リードとの対向面(11b)、及び、前記リードにおける前記半導体チップとの対向面(20a)の少なくとも一方に、一方の対向面から他方の対向面に延びる凸部(40)が複数形成され、複数の前記凸部の端部それぞれが、前記半導体チップと前記リードそれぞれの対向面に接触しており、複数の前記凸部によって、前記半導体チップと前記リードとの間の間隔が定められていることを特徴とする半導体装置。 - 複数の前記凸部の少なくとも1つの側面に、前記導電性接着剤が接触していることを特徴とする請求項1に記載の半導体装置。
- 複数の前記凸部の少なくとも1つの側面の全てが、前記導電性接着剤によって覆われていることを特徴とする請求項2に記載の半導体装置。
- 前記凸部は、硬化状態における前記導電性接着剤よりも、軟らかいことを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 前記凸部と前記導電性接着剤とは、同一の線膨張係数を有することを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 前記凸部の少なくとも1つは、前記リードの一部を前記半導体チップ側に突起させた部位であることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 前記凸部は、UV硬化樹脂から成ることを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
- 前記半導体チップの重心周りに前記凸部が等間隔で3つ以上配置され、3つ以上の前記凸部の頂点を結んだ線によって正多角形が形作られていることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。
- 請求項1〜8いずれかに記載に半導体装置の製造方法であって、
前記半導体チップの対向面及び前記リードの対向面の少なくとも一方に前記凸部を形成する形成工程と、
前記形成工程後、前記半導体チップの対向面及び前記リードの対向面の少なくとも一方に液体状態の前記導電性接着剤を塗布する塗布工程と、
前記塗布工程後、液体状態の前記導電性接着剤が前記半導体チップの対向面及び前記リードの対向面の両方に付着し、前記凸部の先端が前記半導体チップの対向面及び前記リードの対向面の少なくとも一方に接触するように、前記半導体チップと前記リードとを対向させ、液体状態の前記導電性接着剤を硬化させることで、前記半導体チップと前記リードとを前記導電性接着剤を介して機械的及び電気的に接続する接続工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098728A JP2014099584A (ja) | 2012-10-18 | 2013-05-08 | 半導体装置及びその製造方法 |
PCT/JP2013/005665 WO2014061204A1 (ja) | 2012-10-18 | 2013-09-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230973 | 2012-10-18 | ||
JP2012230973 | 2012-10-18 | ||
JP2013098728A JP2014099584A (ja) | 2012-10-18 | 2013-05-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014099584A true JP2014099584A (ja) | 2014-05-29 |
Family
ID=50487784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098728A Pending JP2014099584A (ja) | 2012-10-18 | 2013-05-08 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2014099584A (ja) |
WO (1) | WO2014061204A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150129833A1 (en) * | 2013-11-08 | 2015-05-14 | Mi Jeong Yun | Light emitting device package |
JP2016122791A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社フジクラ | 半導体パッケージの製造方法 |
WO2018159309A1 (ja) * | 2017-03-03 | 2018-09-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
EP3675190A1 (en) * | 2018-12-25 | 2020-07-01 | Nichia Corporation | Method of manufacturing light source device and light source device |
WO2021044703A1 (ja) * | 2019-09-04 | 2021-03-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、電子装置、および、半導体パッケージの製造方法 |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6481458B2 (ja) | 2015-03-27 | 2019-03-13 | 日亜化学工業株式会社 | 発光装置の製造方法 |
CN111987066B (zh) * | 2020-08-25 | 2022-08-12 | 维沃移动通信有限公司 | 芯片封装模组及电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207645A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置 |
JPS5935434A (ja) * | 1982-08-24 | 1984-02-27 | Nec Corp | 半導体装置 |
JPH02146757A (ja) * | 1988-11-28 | 1990-06-05 | Mitsubishi Electric Corp | 半導体装置 |
JP2852155B2 (ja) * | 1992-02-28 | 1999-01-27 | 九州日本電気株式会社 | 半導体装置用リードフレーム |
-
2013
- 2013-05-08 JP JP2013098728A patent/JP2014099584A/ja active Pending
- 2013-09-25 WO PCT/JP2013/005665 patent/WO2014061204A1/ja active Application Filing
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150129833A1 (en) * | 2013-11-08 | 2015-05-14 | Mi Jeong Yun | Light emitting device package |
JP2016122791A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社フジクラ | 半導体パッケージの製造方法 |
WO2018159309A1 (ja) * | 2017-03-03 | 2018-09-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2018147995A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社デンソー | 半導体装置およびその製造方法 |
US11183480B2 (en) | 2017-03-03 | 2021-11-23 | Denso Corporation | Semiconductor device |
DE112018001137B4 (de) | 2017-03-03 | 2023-05-25 | Denso Corporation | Halbleitervorrichtung |
EP3675190A1 (en) * | 2018-12-25 | 2020-07-01 | Nichia Corporation | Method of manufacturing light source device and light source device |
US11677062B2 (en) | 2018-12-25 | 2023-06-13 | Nichia Corporation | Method of manufacturing light source device having a bonding layer with bumps and a bonding member |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
WO2021044703A1 (ja) * | 2019-09-04 | 2021-03-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、電子装置、および、半導体パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014061204A1 (ja) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014099584A (ja) | 半導体装置及びその製造方法 | |
CN105990309B (zh) | 封装基板及应用其的封装结构 | |
JP4880006B2 (ja) | 流れ防止用ダムを備えたプリント基板の製造方法 | |
JP4686248B2 (ja) | 光半導体装置、及び光半導体装置製造方法 | |
EP2654093B1 (en) | Package and method for manufacturing package | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US20080083964A1 (en) | Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module | |
JP5893736B2 (ja) | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 | |
JP7179526B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011119557A (ja) | 発光装置及びその製造方法 | |
JP2008277325A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009105301A (ja) | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 | |
JP2010118633A (ja) | 埋込み型ソルダーバンプを持つプリント基板及びその製造方法 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
KR101147115B1 (ko) | 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 | |
JP2008218932A (ja) | 半導体素子搭載用基板およびその製造方法 | |
CN104347558B (zh) | 半导体封装件及其制造方法 | |
EP3226290B1 (en) | Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member | |
JPWO2009113262A1 (ja) | 半導体デバイスおよび半導体デバイスの製造方法 | |
KR20130023432A (ko) | 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
WO2023032555A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
WO2013046874A1 (ja) | 線状光源モジュール、実装基板および線状光源モジュールの製造方法 | |
US20220278501A1 (en) | Optoelectronic component |