JP2852155B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP2852155B2
JP2852155B2 JP4098984A JP9898492A JP2852155B2 JP 2852155 B2 JP2852155 B2 JP 2852155B2 JP 4098984 A JP4098984 A JP 4098984A JP 9898492 A JP9898492 A JP 9898492A JP 2852155 B2 JP2852155 B2 JP 2852155B2
Authority
JP
Japan
Prior art keywords
island
lead frame
semiconductor element
semiconductor device
protruding parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4098984A
Other languages
English (en)
Other versions
JPH05243469A (ja
Inventor
敬司 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP4098984A priority Critical patent/JP2852155B2/ja
Publication of JPH05243469A publication Critical patent/JPH05243469A/ja
Application granted granted Critical
Publication of JP2852155B2 publication Critical patent/JP2852155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置用リードフレ
ーム、さらに詳しくいえば、半導体素子を搭載するアイ
ランド部の構造を考慮したリードフレームに関する。
【０００２】
【従来の技術】従来の樹脂封止形半導体装置の製造過程
において半導体素子をリードフレームに固定する方法は
図３に示すような平坦なアイランド部に接着剤（以下
「ロー材」という）を塗布する際、塗布量調整加圧を調
整し、多量のロー材をアイランド部に塗布し、所望の厚
さ（３０±１０μｍ）になるように設定していた。これ
は樹脂封止後、半導体素子とリードフレームのアイラン
ド部の膨張率の相違により発生する封止樹脂クラック対
策のためである。
【０００３】
【発明が解決しようとする課題】上述の従来の半導体装
置用リードフレームでは、アイランド部が平坦になって
いるので、ロー材を厚く塗布した後、半導体素子を接着
する際、半導体素子が傾いたり、所望のロー材厚にする
ための条件出し工数が多くなるという欠点があった。本
発明の目的は上記欠点を解決するもので、アイランド部
に半導体素子を接着する際、接着のための工数を少なく
できる半導体装置用リードフレームを提供することにあ
る。
【０００４】
【課題を解決するための手段】前記目的を達成するする
ために本発明による半導体装置用リ−ドフレ−ムは、半
導体素子をマウントするリ−ドフレ−ムにおいて、リ−
ドフレ−ムは上面が平坦なアイランド部を有し、このア
イランド部に半導体素子の下面を支持する凸部をテ−プ
により設け、半導体素子とアイランド部との間に接着剤
を塗布するように構成されている。
【０００５】
【作用】上記構成によれば、半導体素子を平行、かつア
イランドより一定の距離を保つことができ、従来の半導
体装置の製造過程に比較し接着工数を少なくすることが
できる。
【０００６】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１（ａ）は本発明による半導体装置用リー
ドフレームの実施例を示す斜視図である。リードフレー
ムのアイランド部１には、半導体素子の四隅と中央部に
対応する部分に一定の高さの凸部２を設けてある。図１
（ｂ）は図１（ａ）のアイランド部１に半導体素子を搭
載した状態を示す断面図である。
【０００７】半導体素子４の裏面が凸部２と点接点とな
り、アイランド１に対し平行になる。そして、凸部２の
間にはロー材５が入り込むので、半導体素子４はアイラ
ンド部１との間で凸部２の高さだけ間隔を保つことがで
きる。ここで、凸部の高さはリードフレーム製造工程中
において設定が可能である。
【０００８】図２は本発明の他の実施例を示すリードフ
レームの斜視図である。図１ではアイランド部に合計５
個の凸部を設けたが、この実施例では四角枠のテーピン
グ６を施している。このように構成しても半導体素子と
アイランド部が平行、かつ所定の高さが得られ、膨張率
の影響を受けないようにすることができる。
【０００９】
【発明の効果】以上、説明したように本発明はリードフ
レームのアイランド部に凸部を設けてあるので、半導体
素子をアイランド部に接着する際、アイランドに対する
平行度および所定の間隔を容易に得ることができ、接着
のための工数を減少させることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明による半導体装置用リードフレ
ームの実施例を示す斜視図である。（ｂ）は半導体素子
マウント後の断面図である。
【図２】本発明の他の実施例を示す斜視図である。
【図３】従来のリードフレームのアイランド部を示す斜
視図である。
【符号の説明】
１…リードフレームのアイランド部 ２…凸部 ３…インナリード ４…半導体素子 ５…ロー材 ６…テーピング

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子をマウントするリ−ドフレ−
    ムにおいて、リ−ドフレ−ムは上面が平坦なアイランド
    部を有し、このアイランド部に半導体素子の下面を支持
    する凸部をテ−プにより設け、半導体素子とアイランド
    部との間に接着剤を塗布することを特徴とする半導体装
    置用リ−ドフレ−ム。
JP4098984A 1992-02-28 1992-02-28 半導体装置用リードフレーム Expired - Fee Related JP2852155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4098984A JP2852155B2 (ja) 1992-02-28 1992-02-28 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4098984A JP2852155B2 (ja) 1992-02-28 1992-02-28 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH05243469A JPH05243469A (ja) 1993-09-21
JP2852155B2 true JP2852155B2 (ja) 1999-01-27

Family

ID=14234270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4098984A Expired - Fee Related JP2852155B2 (ja) 1992-02-28 1992-02-28 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2852155B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059825A (ko) * 1997-01-25 1997-08-12 안승균 카메라용 필터를 고정하는 장치
JP2014099584A (ja) * 2012-10-18 2014-05-29 Denso Corp 半導体装置及びその製造方法
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536564B2 (ja) * 1987-12-10 1996-09-18 三菱電機株式会社 樹脂封止型半導体装置
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
JPH03149864A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム

Also Published As

Publication number Publication date
JPH05243469A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
JPH06140548A (ja) 樹脂封止型半導体装置
JP2852155B2 (ja) 半導体装置用リードフレーム
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
US6762490B2 (en) Semiconductor device and method for producing the same
JPH07211731A (ja) 半導体装置
EP0711104B1 (en) Semiconductor device and method for making same
JP2592181B2 (ja) 固体撮像素子のサーディップ型パッケージ
JP2001127184A (ja) 中空モールドパッケージ装置
JPS60121751A (ja) 半導体装置の製法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPS5853838A (ja) 半導体装置
JPH04246847A (ja) 半導体集積回路のパッケージ
JPH10150127A (ja) 半導体装置およびその製造方法
JPH0855953A (ja) リードフレームおよび半導体装置
JP2923881B2 (ja) キャリアテープの製造方法及びその製造装置
JPS638143Y2 (ja)
JP3276898B2 (ja) リードフレームの製造方法
JP2000216172A (ja) 半導体装置の製造装置
JP2582534B2 (ja) 半導体装置の製造方法
JPS6216584A (ja) 光半導体素子
JPH1027810A (ja) 半導体装置及びその製造方法
JPH02152244A (ja) 半導体装置
JPS6020525A (ja) 半導体装置
JPH0575009A (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JPS6213089A (ja) 半導体発光装置の組立方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981020

LAPS Cancellation because of no payment of annual fees