JPH03149864A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH03149864A JPH03149864A JP28791989A JP28791989A JPH03149864A JP H03149864 A JPH03149864 A JP H03149864A JP 28791989 A JP28791989 A JP 28791989A JP 28791989 A JP28791989 A JP 28791989A JP H03149864 A JPH03149864 A JP H03149864A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die pad
- lead frame
- protrusions
- silver paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052709 silver Inorganic materials 0.000 abstract description 20
- 239000004332 silver Substances 0.000 abstract description 20
- 239000011159 matrix material Substances 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 description 10
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000006258 conductive agent Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、樹脂封止型半導体パッケージの中に半導体素
子と共に封じ込まれるリードフレームに関する。
子と共に封じ込まれるリードフレームに関する。
(従来の技術)
従来の樹脂封止型半導体パッケージでは、シリコンから
なる半導体素子を鉄、鉄−ニッケル合金。
なる半導体素子を鉄、鉄−ニッケル合金。
銅系合金などからなる金属製のリードフレームのダイパ
ッドに固着している。
ッドに固着している。
上記の半導体素子のダイパッドへの固着方法は。
リードフレームのインナーリードの先端部周辺と。
ダイパッドの半導体素子の搭載側の面とに2〜10声の
厚さの銀メッキを施し、ダイパッドの表面と半導体素子
の裏面とを接着材である銀ペーストで貼り合せる。ダイ
パッドの表面への銀ペーストの供給は、マルチノズルの
先端から多点注入させるか、銀ペースト溜めからスタン
プ方式で転写塗布させる方法で行われる。
厚さの銀メッキを施し、ダイパッドの表面と半導体素子
の裏面とを接着材である銀ペーストで貼り合せる。ダイ
パッドの表面への銀ペーストの供給は、マルチノズルの
先端から多点注入させるか、銀ペースト溜めからスタン
プ方式で転写塗布させる方法で行われる。
前記銀ペーストは、150℃と200℃の各温度で1時
間ずつ加熱されて、硬化する。この後重合あるいは銅の
細線で、半導体素子の表面上に設けられた電気信号の入
出力端子のポンディングパッドと。
間ずつ加熱されて、硬化する。この後重合あるいは銅の
細線で、半導体素子の表面上に設けられた電気信号の入
出力端子のポンディングパッドと。
リードフレームのインナーリードの銀メッキ面とを接続
する。前記細線の径は直径が20〜40.であり、接続
方法はボールボンデ°イングで行われ、その接続温度は
300℃である。
する。前記細線の径は直径が20〜40.であり、接続
方法はボールボンデ°イングで行われ、その接続温度は
300℃である。
以上の工程を終了したリードフレームを温度180℃の
樹脂成形金型に設置し、樹脂注入口(ゲート部)から加
熱溶融された樹脂を注入する。注入された樹脂は、パッ
ケージの外形状をなすキャビティ内に溜まり、一定時間
、キャビティ内で継続加熱されることにより熱硬化して
、パッケージとして固形化する。
樹脂成形金型に設置し、樹脂注入口(ゲート部)から加
熱溶融された樹脂を注入する。注入された樹脂は、パッ
ケージの外形状をなすキャビティ内に溜まり、一定時間
、キャビティ内で継続加熱されることにより熱硬化して
、パッケージとして固形化する。
さらに上記のパッケージ状履のものを、樹脂のガラス転
位温度以上の雰囲気(180c以上)で5〜8時間のベ
ーキングを施し、樹脂特性の経時変化を使用前に完了さ
せておく。
位温度以上の雰囲気(180c以上)で5〜8時間のベ
ーキングを施し、樹脂特性の経時変化を使用前に完了さ
せておく。
この状態で樹脂部分から外部のリード部のフレーム部と
に厚さ5〜10μの半田メッキを施し、次いでリード成
形を行い、機能確認して樹脂封止型半導体パッケージが
完成さ九る。
に厚さ5〜10μの半田メッキを施し、次いでリード成
形を行い、機能確認して樹脂封止型半導体パッケージが
完成さ九る。
上記の半導体素子を銀ペーストで固着するダイパッドの
形状は、半導体素子の縦横の寸法より0−4〜1.0園
大きいように設計され、面は平坦状である。
形状は、半導体素子の縦横の寸法より0−4〜1.0園
大きいように設計され、面は平坦状である。
また接着材である銀ペーストは、エポキシ樹脂をベース
にして、導電剤と充填剤を兼ねて銀粉末が混合されたも
のである。
にして、導電剤と充填剤を兼ねて銀粉末が混合されたも
のである。
(発明が解決しようとする課題》
上記の従来技術において、リードフレームの材料の線膨
張係数は、鉄ではtz x to″@/℃、鉄−ニッケ
ル合金では、例えば、 4.4X10−/℃、銅系合金
では、例えば、 16.3Xlo″′/℃であり、また
半導体素子の材料であるシリコンでは3.5XIG−”
/℃、銀ペーストでは30 X 1G−/ ”Cテある
。
張係数は、鉄ではtz x to″@/℃、鉄−ニッケ
ル合金では、例えば、 4.4X10−/℃、銅系合金
では、例えば、 16.3Xlo″′/℃であり、また
半導体素子の材料であるシリコンでは3.5XIG−”
/℃、銀ペーストでは30 X 1G−/ ”Cテある
。
上記のような線膨張係数に差がある材料を組み合せて、
上述したようにダイパッドの上に半導体素子を貼り付け
た時、銀ペーストの硬化雰囲気の150℃あるいは20
0℃で熱平衡となり、その後、室温に戻すと、硬化後の
銀ペースト層の厚さが3〜8Jlllと非常に薄くため
、ダイパッドの熱収縮の影響を直接受ける半導体素子に
は、回路形成した面に引張り残留応力が生じ、回路機能
に特性変動を生じさせるなどの問題があった。
上述したようにダイパッドの上に半導体素子を貼り付け
た時、銀ペーストの硬化雰囲気の150℃あるいは20
0℃で熱平衡となり、その後、室温に戻すと、硬化後の
銀ペースト層の厚さが3〜8Jlllと非常に薄くため
、ダイパッドの熱収縮の影響を直接受ける半導体素子に
は、回路形成した面に引張り残留応力が生じ、回路機能
に特性変動を生じさせるなどの問題があった。
本発明の目的は、半導体素子のダイパッドへの固着時に
おいて、構成部材の線膨張係数の差により生じる半導体
素子の特性変動を抑制できるリードフレームを提供する
ことにある。
おいて、構成部材の線膨張係数の差により生じる半導体
素子の特性変動を抑制できるリードフレームを提供する
ことにある。
(課題を解決するための手段)
上記の目的を達成するため、本発明は、半導体素子を搭
載するダイパッドを有し、このダイパッドに接着剤を介
して半導体素子を固着するリードフレームにおいて、前
記ダイパッドに半導体素子の#F111側に向って突出
する突起を複数個設けたことを特徴とする特 *作 用) 上記の手段を採用したため、ダイパッドと半導体素子と
の間に複数の突起が存在することになり、これらの突起
の間に接着材が入り込んで厚い接着材の層が形成され、
半導体素子とダイパッドとの閏の線膨張係数の差が吸収
される。
載するダイパッドを有し、このダイパッドに接着剤を介
して半導体素子を固着するリードフレームにおいて、前
記ダイパッドに半導体素子の#F111側に向って突出
する突起を複数個設けたことを特徴とする特 *作 用) 上記の手段を採用したため、ダイパッドと半導体素子と
の間に複数の突起が存在することになり、これらの突起
の間に接着材が入り込んで厚い接着材の層が形成され、
半導体素子とダイパッドとの閏の線膨張係数の差が吸収
される。
(実施例)
以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明のリードフレームの一実施例を示す斜視
図であって、リードフレーム1には、ダイパツド2.イ
ンナーリード3.アウターリード4、吊りリード5.ダ
ムバー6、位置規制孔フ。
図であって、リードフレーム1には、ダイパツド2.イ
ンナーリード3.アウターリード4、吊りリード5.ダ
ムバー6、位置規制孔フ。
突起状のスペーサ8などの各部が形成されている。
同図において、位置規制孔7を利用して、ダイパッド2
の而下げ加工と同時に、インナーリード3の先端部の平
坦化加工が行すれ、この平坦化加工の際にダイパッド2
の平坦面に半導体素子の搭載側に向って突出するように
スペーサ8の製作加工が行われる。このスペーサ8は、
例えば高さを30−10011mとし、径を150−1
3011mとして、1mm隔にマトリックス状に設けら
れる。
の而下げ加工と同時に、インナーリード3の先端部の平
坦化加工が行すれ、この平坦化加工の際にダイパッド2
の平坦面に半導体素子の搭載側に向って突出するように
スペーサ8の製作加工が行われる。このスペーサ8は、
例えば高さを30−10011mとし、径を150−1
3011mとして、1mm隔にマトリックス状に設けら
れる。
第2図は第1図のリードフレーム1に半導体素子を固着
した状態を示す断面図であって、9は銀メッキ層、lO
は接着材である銀ペースト+ 11は半導体素子である
。
した状態を示す断面図であって、9は銀メッキ層、lO
は接着材である銀ペースト+ 11は半導体素子である
。
同図において、511m程度の銀メッキWI9が上面に
形成されたダイパッド2のスペーサ8部分へ多量の銀ペ
ースト1Gを注入、あるいは塗布し、半導体素子11を
貼り付け、その後、、銀ペーストlOを加熱硬化させる
ことで、リードフレーム1に半導体素子11を固着する
。
形成されたダイパッド2のスペーサ8部分へ多量の銀ペ
ースト1Gを注入、あるいは塗布し、半導体素子11を
貼り付け、その後、、銀ペーストlOを加熱硬化させる
ことで、リードフレーム1に半導体素子11を固着する
。
このためースペーサ8の存在により、銀ペーストlOが
スペーサ8の間に入り込み、ダイパッド2と半導体素子
11との間に厚い銀ペーストlOの層が形成されること
になり、この銀ペーストlOの層によってダイパッド2
と半導体素子11との間の線膨張係数の差が吸取され、
この線膨張係数の差によって従来例において生じた半導
体素子11の残留応力の発生が防止されて、半導体素子
11の特性変動を抑制できることになる。
スペーサ8の間に入り込み、ダイパッド2と半導体素子
11との間に厚い銀ペーストlOの層が形成されること
になり、この銀ペーストlOの層によってダイパッド2
と半導体素子11との間の線膨張係数の差が吸取され、
この線膨張係数の差によって従来例において生じた半導
体素子11の残留応力の発生が防止されて、半導体素子
11の特性変動を抑制できることになる。
なおスペーサ8は、ダイパッド2の四辺に線状に形成し
てもよく、また線状のスペーサ8で囲まれた内側に点状
にスペーサ8をマトリックス状に形成してもよい。
てもよく、また線状のスペーサ8で囲まれた内側に点状
にスペーサ8をマトリックス状に形成してもよい。
(発明の効果)
本発明によれば、構成部材の線膨張係数の差を吸収でき
るため半導体素子のダイパッドへのwIt1時に、半導
体素子に不要な応力が生じることを防止でき、半導体素
子の特性変動を抑制できるリードフレームを提供できる
。
るため半導体素子のダイパッドへのwIt1時に、半導
体素子に不要な応力が生じることを防止でき、半導体素
子の特性変動を抑制できるリードフレームを提供できる
。
第1図は本発明によるリードフレームの一実施例を示す
斜視図、第2図は第1図のリードフレームに半導体素子
を固着した状態を示す断面図である。 1 ・−・ リードフレーム、 2−・ダイパッド、
3−・・インナーリード、 4−・・アウターリード、
5 ・−吊りリード、 6・・−ダムバー、 7・・
−位置規制孔、 8・−突起(スペーサ)、 9 ・・
・銀メッキ層、lO・・・接着剤(銀ペースト)、
11・・一半導体素子。
斜視図、第2図は第1図のリードフレームに半導体素子
を固着した状態を示す断面図である。 1 ・−・ リードフレーム、 2−・ダイパッド、
3−・・インナーリード、 4−・・アウターリード、
5 ・−吊りリード、 6・・−ダムバー、 7・・
−位置規制孔、 8・−突起(スペーサ)、 9 ・・
・銀メッキ層、lO・・・接着剤(銀ペースト)、
11・・一半導体素子。
Claims (2)
- (1)半導体素子を搭載するダイパッドを有し、このダ
イパッドに接着材を介して半導体素子を固着するリード
フレームにおいて、前記ダイパッドに半導体素子の搭載
側に向って突出する突起を複数個設けたことを特徴とす
るリードフレーム。 - (2)前記突起を、半導体素子をバランスよく支持する
ため、点状または線状の形状で、かつ単独または複合状
態で設けたことを特徴とする請求項(1)記載のリード
フレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28791989A JPH03149864A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28791989A JPH03149864A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03149864A true JPH03149864A (ja) | 1991-06-26 |
Family
ID=17723429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28791989A Pending JPH03149864A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03149864A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243469A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
EP0582084A2 (en) * | 1992-08-06 | 1994-02-09 | Motorola, Inc. | Semiconductor leadframe and package |
JP2002093855A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体装置 |
DE10139681A1 (de) * | 2001-08-11 | 2003-03-06 | Infineon Technologies Ag | Bauelement mit einem auf einem Träger montierten Halbleiterkörper |
EP1134806A3 (en) * | 2000-03-16 | 2003-11-12 | Microchip Technology Inc. | Stress reducing lead-frame for plastic encapsulation |
IT202000008119A1 (it) * | 2020-04-16 | 2021-10-16 | St Microelectronics Srl | Produzione di dispositivi integrati da lead-frame con distanziatori |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
US11916353B2 (en) | 2020-04-16 | 2024-02-27 | Stmicroelectronics (Grenoble 2) Sas | Electronic chip support device and corresponding manufacturing method |
-
1989
- 1989-11-07 JP JP28791989A patent/JPH03149864A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243469A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
EP0582084A2 (en) * | 1992-08-06 | 1994-02-09 | Motorola, Inc. | Semiconductor leadframe and package |
EP0582084A3 (en) * | 1992-08-06 | 1994-07-27 | Motorola Inc | Semiconductor leadframe and package |
EP1134806A3 (en) * | 2000-03-16 | 2003-11-12 | Microchip Technology Inc. | Stress reducing lead-frame for plastic encapsulation |
JP2002093855A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体装置 |
DE10139681A1 (de) * | 2001-08-11 | 2003-03-06 | Infineon Technologies Ag | Bauelement mit einem auf einem Träger montierten Halbleiterkörper |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
IT202000008119A1 (it) * | 2020-04-16 | 2021-10-16 | St Microelectronics Srl | Produzione di dispositivi integrati da lead-frame con distanziatori |
US11916353B2 (en) | 2020-04-16 | 2024-02-27 | Stmicroelectronics (Grenoble 2) Sas | Electronic chip support device and corresponding manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JPH0558655B2 (ja) | ||
KR19980081310A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
US5821628A (en) | Semiconductor device and two-layer lead frame for it | |
KR20000017634A (ko) | 반도체 장치 및 그 제조 방법 | |
JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
JPH0528906B2 (ja) | ||
JPH03149864A (ja) | リードフレーム | |
JPH0294653A (ja) | 樹脂封止型半導体装置 | |
JPS5848442A (ja) | 電子部品の封止方法 | |
JPH04158556A (ja) | 樹脂封止型半導体装置 | |
JP2873009B2 (ja) | 半導体装置およびその製造方法 | |
JP2600617B2 (ja) | 半導体装置およびその製造方法 | |
JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JPS61102040A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
JP4688647B2 (ja) | 半導体装置とその製造方法 | |
JPH0344040A (ja) | 半導体装置及びその製造方法 | |
JPH0269945A (ja) | 半導体装置及びその製造方法 | |
JPH01278757A (ja) | リードフレーム | |
JPH01133328A (ja) | 半導体素子の封止方法 | |
JPH0415942A (ja) | 半導体装置 | |
JPS63133653A (ja) | 光消去型半導体メモリ装置 |