JPH0415942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0415942A JPH0415942A JP2120771A JP12077190A JPH0415942A JP H0415942 A JPH0415942 A JP H0415942A JP 2120771 A JP2120771 A JP 2120771A JP 12077190 A JP12077190 A JP 12077190A JP H0415942 A JPH0415942 A JP H0415942A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- covering material
- lead frame
- covering
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000007769 metal material Substances 0.000 claims abstract description 30
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 238000010292 electrical insulation Methods 0.000 claims abstract description 5
- 239000000565 sealant Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 abstract description 12
- 239000011347 resin Substances 0.000 abstract description 12
- 230000008018 melting Effects 0.000 abstract description 8
- 239000003566 sealing material Substances 0.000 abstract description 8
- 238000000465 moulding Methods 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract 4
- 238000004382 potting Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子およびこの半導体素子に接続され
た外部接続用リードが封止材によって封止された半導体
装置に関するものである。
た外部接続用リードが封止材によって封止された半導体
装置に関するものである。
従来、半導体装置は半導体素子、内部リード等が樹脂材
料によって封止されていた。この種の従来の半導体装置
を第３図によって説明する６第３図は従来の樹脂封止型
半導体装置を示す断面図で、同図において１は半導体素
子、２はリードフレームで、このリードフレーム２はダ
イパッド２ａと、外部装置接続用アウタリード（図示せ
ず）と一連に形成されたインナーリード２ｂとを備え、
ダイパッド２ａには半導体素子ｌが接合されている。ま
た、半導体素子１の電極（図示せず）はボンディングワ
イヤ３を介してインナーリード２ｂに電気的に接続され
ている。４は前記半導体素子１、インナーリード２ｂお
よびボンディングワイヤ３等を封止するための封止用樹
脂材料である。この樹脂材料としては、例えばエポキシ
樹脂等が使用される。
料によって封止されていた。この種の従来の半導体装置
を第３図によって説明する６第３図は従来の樹脂封止型
半導体装置を示す断面図で、同図において１は半導体素
子、２はリードフレームで、このリードフレーム２はダ
イパッド２ａと、外部装置接続用アウタリード（図示せ
ず）と一連に形成されたインナーリード２ｂとを備え、
ダイパッド２ａには半導体素子ｌが接合されている。ま
た、半導体素子１の電極（図示せず）はボンディングワ
イヤ３を介してインナーリード２ｂに電気的に接続され
ている。４は前記半導体素子１、インナーリード２ｂお
よびボンディングワイヤ３等を封止するための封止用樹
脂材料である。この樹脂材料としては、例えばエポキシ
樹脂等が使用される。
次に、この半導体装置を製造する手順を説明する。先ず
、リードフレーム２のダイパッド２ａに半導体素子１を
接合し、ボンディングワイヤ３で半導体素子１とインナ
ーリード２ｂとを接続する。
、リードフレーム２のダイパッド２ａに半導体素子１を
接合し、ボンディングワイヤ３で半導体素子１とインナ
ーリード２ｂとを接続する。
次いで、このようにして半導体素子１が搭載されたリー
ドフレーム２をトランスファーモールド装置（図示せず
）のモールド金型に型締めし、この金型内に加熱溶融さ
れた封止用樹脂材料４を充填する。そして、樹脂材料４
が硬化した後、リードフレーム２を金型から取り出して
樹脂封止工程が終了する。しかる後、リードフレーム２
から樹脂封止部分を分断させて半導体装置が完成する。
ドフレーム２をトランスファーモールド装置（図示せず
）のモールド金型に型締めし、この金型内に加熱溶融さ
れた封止用樹脂材料４を充填する。そして、樹脂材料４
が硬化した後、リードフレーム２を金型から取り出して
樹脂封止工程が終了する。しかる後、リードフレーム２
から樹脂封止部分を分断させて半導体装置が完成する。
しかるに、このようにエポキシ樹脂等の樹脂材料４によ
って半導体素子１等を封止すると、この種の樹脂は熱伝
導率が低い関係から、半導体素子１が動作することによ
って生じる熱を外気へ放散させにく（なってしまうとい
う問題があった。また、樹脂材料によって封止しただけ
では、半導体素子ｌが外部からの電気的、磁気的ノイズ
によって誤動作することがあった。
って半導体素子１等を封止すると、この種の樹脂は熱伝
導率が低い関係から、半導体素子１が動作することによ
って生じる熱を外気へ放散させにく（なってしまうとい
う問題があった。また、樹脂材料によって封止しただけ
では、半導体素子ｌが外部からの電気的、磁気的ノイズ
によって誤動作することがあった。
本発明に係る半導体装置は、封止材を、耐熱性および電
気絶縁性を有し各通電部材の表面を覆う被覆材と、この
被覆材によって被覆された各通電部材が埋没される低融
点金属材とによって形成したものである。
気絶縁性を有し各通電部材の表面を覆う被覆材と、この
被覆材によって被覆された各通電部材が埋没される低融
点金属材とによって形成したものである。
半導体素子から発する熱は比較的薄い被覆材から金属材
へ伝導され、金属材を介して放散される。
へ伝導され、金属材を介して放散される。
また、半導体素子は金属材で囲まれ、これによって電気
的、磁気的ノイズに対してシールドされることになる。
的、磁気的ノイズに対してシールドされることになる。
以下、本発明の一実施例を第１図によって詳細に説明す
る。
る。
第１図は本発明に係る半導体装置の断面図で、同図にお
いて前記第３図で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。第
１図において、１１は本発明の半導体装置に用いる封止
材で、この封止材１１は絶縁用被覆材１２と、パッケー
ジを形成する金属材料工３とから構成されている。
いて前記第３図で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。第
１図において、１１は本発明の半導体装置に用いる封止
材で、この封止材１１は絶縁用被覆材１２と、パッケー
ジを形成する金属材料工３とから構成されている。
前記被覆材１２は、耐熱性および電気絶縁性の高い合成
樹脂からなり、後述する金属材料に埋没される部分、換
言すれば従来樹脂封止されていた各通電部材の全面に塗
布されている。この被覆材Ｌ２としては、例えばポリイ
ミドが使用される。
樹脂からなり、後述する金属材料に埋没される部分、換
言すれば従来樹脂封止されていた各通電部材の全面に塗
布されている。この被覆材Ｌ２としては、例えばポリイ
ミドが使用される。
被覆材１２で各通電部材を被覆するには、溶融状態の被
覆材１２を被覆部分に滴下させるポ・７テイング法によ
って行われる。そして、被覆材１２は、各通電部材が露
出することのないような膜厚をもって塗布される。
覆材１２を被覆部分に滴下させるポ・７テイング法によ
って行われる。そして、被覆材１２は、各通電部材が露
出することのないような膜厚をもって塗布される。
前記金属材料１３は、前記被覆材工２より低融点のもの
が使用され、従来使用したモールド装置等を流用して半
導体素子１．リードフレーム２ボンデイングワイヤ３等
を覆うようにモールド成形されている。被覆材１２にポ
リイミドを用いた場合、ポリイミドのガラス転移点は３
００℃〜５００℃程度であるため、金属材料１３の材質
としては融点がそれ以下のものであればモールド成形時
に被覆材１２が溶融されるようなことはない。
が使用され、従来使用したモールド装置等を流用して半
導体素子１．リードフレーム２ボンデイングワイヤ３等
を覆うようにモールド成形されている。被覆材１２にポ
リイミドを用いた場合、ポリイミドのガラス転移点は３
００℃〜５００℃程度であるため、金属材料１３の材質
としては融点がそれ以下のものであればモールド成形時
に被覆材１２が溶融されるようなことはない。
すなわち、金属材料１３は、純金属であればＢｉ（融点
２７２℃）、Ｉｎ（融点１５７℃）、５ｒｈ（融点２３
２℃）、Ｐｂ（融点３２８℃）等が考えられる。なお、
金属材料１３は合金であってもよく、上述した条件を満
たすものであればどのようなものでも使用できる。
２７２℃）、Ｉｎ（融点１５７℃）、５ｒｈ（融点２３
２℃）、Ｐｂ（融点３２８℃）等が考えられる。なお、
金属材料１３は合金であってもよく、上述した条件を満
たすものであればどのようなものでも使用できる。
次に、このように構成された本発明に係る半導体装置を
製造する手順について説明する。先ず、リードフレーム
２のダイパッド２ａ上に半導体素子１を接合し、この半
導体素子１の電極をインナーリード２ｂにボンディング
ワイヤ３を介して接続する。このようにしてリードフレ
ーム２に半導体素子１を搭載した後、従来樹脂封止され
ていた各導通部材（半導体素子１．グイパッド２ａ、イ
ンナーリード２ｂおよびポンディングワイヤ３等）に溶
融状態の被覆材１２をポンティングする。このボッティ
ングは、各導通部材の表面が外部に露出しないように各
導通部材の全面にわたって被覆材１２を塗布して行なう
。被覆材１２を硬化させた後、リードフレーム２をモー
ルド装置（図示せず）のモールド金型内に型締めし、溶
融された金ス材料１３を金型内に充填してモールド成形
する。
製造する手順について説明する。先ず、リードフレーム
２のダイパッド２ａ上に半導体素子１を接合し、この半
導体素子１の電極をインナーリード２ｂにボンディング
ワイヤ３を介して接続する。このようにしてリードフレ
ーム２に半導体素子１を搭載した後、従来樹脂封止され
ていた各導通部材（半導体素子１．グイパッド２ａ、イ
ンナーリード２ｂおよびポンディングワイヤ３等）に溶
融状態の被覆材１２をポンティングする。このボッティ
ングは、各導通部材の表面が外部に露出しないように各
導通部材の全面にわたって被覆材１２を塗布して行なう
。被覆材１２を硬化させた後、リードフレーム２をモー
ルド装置（図示せず）のモールド金型内に型締めし、溶
融された金ス材料１３を金型内に充填してモールド成形
する。
この際、被覆材１２によって被覆された前記各通電部材
は金属材料１３内に埋没される。そして、金属材料１３
が固化した後、リードフレーム２を金型から取り出して
対土工程が終了する。すなわち、本発明によれば、金属
材料１３によってバ・７ケージが形成されることになる
。なお、各通電部材は被覆材１２によって被覆されて絶
縁されているため、金属材料１３によって短絡するよう
なことはない。しかる後、リードフレーム２がら金属材
料１３からなるパンケージ部分を分断させて半導体装置
が完成する。
は金属材料１３内に埋没される。そして、金属材料１３
が固化した後、リードフレーム２を金型から取り出して
対土工程が終了する。すなわち、本発明によれば、金属
材料１３によってバ・７ケージが形成されることになる
。なお、各通電部材は被覆材１２によって被覆されて絶
縁されているため、金属材料１３によって短絡するよう
なことはない。しかる後、リードフレーム２がら金属材
料１３からなるパンケージ部分を分断させて半導体装置
が完成する。
したがって、半導体素子Ｉが作動することによって生じ
る熱は、比較的薄い被覆材１２から金属材料１３へ伝導
され、この金属材料１３を介して外部へ放散される。こ
のため、封止材１１の実質的な熱伝導率を高めることが
できる。また、半導体素子１は金属材料１３内に埋没さ
れて金属によって囲まれるため、これによって電気的、
磁気的ノイズに対してシールドされることになる。
る熱は、比較的薄い被覆材１２から金属材料１３へ伝導
され、この金属材料１３を介して外部へ放散される。こ
のため、封止材１１の実質的な熱伝導率を高めることが
できる。また、半導体素子１は金属材料１３内に埋没さ
れて金属によって囲まれるため、これによって電気的、
磁気的ノイズに対してシールドされることになる。
なお、本実施例では被覆材１２としてポリイミドを使用
したが、耐熱性および電気絶縁性の高い材質のものであ
ればどのようなものでも使用することができる。また、
被覆材１２を塗布する手法はボッティング法に限定され
るものではなく、各通電部材を被覆できればどのような
手法を採用してもよい。さらに、本実施例では金属材料
１３を成形する手法としてモールド成形法を採用した例
を示したが、本発明はこのような限定にとられれること
なく、モールド成形法の代わりに粉末焼結法を採用する
こともできる。このようにした場合には、金属材料を融
点以上に加熱する必要がなく、体積変化も少なくなるの
で、凝固時に収縮する量を可及的少なく抑えることがで
きる。
したが、耐熱性および電気絶縁性の高い材質のものであ
ればどのようなものでも使用することができる。また、
被覆材１２を塗布する手法はボッティング法に限定され
るものではなく、各通電部材を被覆できればどのような
手法を採用してもよい。さらに、本実施例では金属材料
１３を成形する手法としてモールド成形法を採用した例
を示したが、本発明はこのような限定にとられれること
なく、モールド成形法の代わりに粉末焼結法を採用する
こともできる。このようにした場合には、金属材料を融
点以上に加熱する必要がなく、体積変化も少なくなるの
で、凝固時に収縮する量を可及的少なく抑えることがで
きる。
また、本実施例ではリードがバフケージの側部から側方
へ突設された半導体装置について説明したが、第２図に
示すようなセラミックパッケージに半導体素子を搭載し
た半導体装置にも適用することができる。
へ突設された半導体装置について説明したが、第２図に
示すようなセラミックパッケージに半導体素子を搭載し
た半導体装置にも適用することができる。
第２図はセラミックパッケージ型半導体装置に本発明を
適用した他の実施例を示す断面図で、同図において前記
第１図で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。第２図にお
いて、２１はセラミックパッケージ本体、２２は外部装
置接続用リードビンで、このリードビン２２は前記セラ
ミックパッケージ本体２１の底部に複数本突設されてい
る。セラミンクパッケージ本体２１０幅方向略中央部に
は凹部が形成され、この凹部内に半導体素子１が接合さ
れている。そして、被覆材１２は半導体素子１．ポンデ
ィングワイヤ３およびセラミックパッケージ本体２１の
内部電極（図示せず）等の表面に塗布され、金属材料１
３はセラミックパッケージ本体２１の凹部内に充填され
ている。
適用した他の実施例を示す断面図で、同図において前記
第１図で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。第２図にお
いて、２１はセラミックパッケージ本体、２２は外部装
置接続用リードビンで、このリードビン２２は前記セラ
ミックパッケージ本体２１の底部に複数本突設されてい
る。セラミンクパッケージ本体２１０幅方向略中央部に
は凹部が形成され、この凹部内に半導体素子１が接合さ
れている。そして、被覆材１２は半導体素子１．ポンデ
ィングワイヤ３およびセラミックパッケージ本体２１の
内部電極（図示せず）等の表面に塗布され、金属材料１
３はセラミックパッケージ本体２１の凹部内に充填され
ている。
このようにしても前記実施例と同等の効果が得られる。
（発明の効果）
以上説明したように本発明に係る半導体装置は、封止材
を、耐熱性および電気絶縁性を有し各通電部材の表面を
覆う被覆材と、この被覆材によって被覆された各通電部
材が埋没される低融点金属材とによって形成したため、
半導体素子から発する熱は比較的薄い被覆材から金属材
へ伝導され、この金属材を介して放散される。このため
、封止材の実質的な熱伝導率を高めることができるから
、効率よく半導体素子の熱を放散させることができる。
を、耐熱性および電気絶縁性を有し各通電部材の表面を
覆う被覆材と、この被覆材によって被覆された各通電部
材が埋没される低融点金属材とによって形成したため、
半導体素子から発する熱は比較的薄い被覆材から金属材
へ伝導され、この金属材を介して放散される。このため
、封止材の実質的な熱伝導率を高めることができるから
、効率よく半導体素子の熱を放散させることができる。
また、半導体素子は金属材で囲まれ、これによって電気
的、磁気的ノイズに対してシールドされることになる。
的、磁気的ノイズに対してシールドされることになる。
したがって、本発明によれば、放熱性が高くしかも外来
ノイズの影響を受は難い高性能な半導体装置を得ること
ができる。
ノイズの影響を受は難い高性能な半導体装置を得ること
ができる。
第１図は本発明に係る半導体装置の断面図、第２図はセ
ラミックパッケージ型半導体装置に本発明を通用した他
の実施例を示す断面図、第３図は従来の樹脂封止型半導
体装置を示す断面図である。 ｌ・・・・半導体素子、２・・・・リードフレーム、３
・・・・ボンディングワイヤ、１１・・・・封止材、１
２・・・・被覆材、１３・・・・金属材料。
ラミックパッケージ型半導体装置に本発明を通用した他
の実施例を示す断面図、第３図は従来の樹脂封止型半導
体装置を示す断面図である。 ｌ・・・・半導体素子、２・・・・リードフレーム、３
・・・・ボンディングワイヤ、１１・・・・封止材、１
２・・・・被覆材、１３・・・・金属材料。
Claims (1)
- 半導体素子およびこの半導体素子に接続された外部接
続用リードが封止材によって封止された半導体装置にお
いて、前記封止材を、耐熱性および電気絶縁性を有し各
通電部材の表面を覆う被覆材と、この被覆材によって被
覆された各通電部材が埋没される低融点金属材とによっ
て形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120771A JPH0415942A (ja) | 1990-05-09 | 1990-05-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120771A JPH0415942A (ja) | 1990-05-09 | 1990-05-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0415942A true JPH0415942A (ja) | 1992-01-21 |
Family
ID=14794599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120771A Pending JPH0415942A (ja) | 1990-05-09 | 1990-05-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0415942A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037652A (en) * | 1997-05-29 | 2000-03-14 | Nec Corporation | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same |
| US6084295A (en) * | 1997-09-08 | 2000-07-04 | Shinko Electric Industries Co., Ltd. | Semiconductor device and circuit board used therein |
| US6107690A (en) * | 1995-09-26 | 2000-08-22 | Micron Technology, Inc. | Coated semiconductor die/leadframe assembly and method for coating the assembly |
| KR100591235B1 (ko) * | 2001-08-30 | 2006-06-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
-
1990
- 1990-05-09 JP JP2120771A patent/JPH0415942A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107690A (en) * | 1995-09-26 | 2000-08-22 | Micron Technology, Inc. | Coated semiconductor die/leadframe assembly and method for coating the assembly |
| US6445060B1 (en) | 1995-09-26 | 2002-09-03 | Micron Technology, Inc. | Coated semiconductor die/leadframe assembly and method for coating the assembly |
| US6037652A (en) * | 1997-05-29 | 2000-03-14 | Nec Corporation | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same |
| US6084295A (en) * | 1997-09-08 | 2000-07-04 | Shinko Electric Industries Co., Ltd. | Semiconductor device and circuit board used therein |
| KR100309957B1 (ko) * | 1997-09-08 | 2002-08-21 | 신꼬오덴기 고교 가부시키가이샤 | 반도체장치 |
| KR100591235B1 (ko) * | 2001-08-30 | 2006-06-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633573A (en) | Microcircuit package and sealing method | |
| US4477828A (en) | Microcircuit package and sealing method | |
| US4855868A (en) | Preformed packaging arrangement for energy dissipating devices | |
| US6177725B1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same | |
| US5293069A (en) | Ceramic-glass IC package assembly having multiple conductive layers | |
| JPH0350758A (ja) | 樹脂封止型半導体装置 | |
| JPH08288776A (ja) | プラスチック封止ｓａｗ装置および方法 | |
| US5814882A (en) | Seal structure for tape carrier package | |
| US4916518A (en) | Plastic encapsulated semiconductor device and method for manufacturing the same | |
| US4910581A (en) | Internally molded isolated package | |
| JPH0415942A (ja) | 半導体装置 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JPH0680748B2 (ja) | 樹脂封止型半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06342860A (ja) | 半導体装置及びその製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6046058A (ja) | 半導体装置 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0964240A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2927246B2 (ja) | 樹脂封止型回路部品 | |
| JPS61271848A (ja) | 半導体パツケ−ジの製法 | |
| JPS62252155A (ja) | 混成集積回路 | |
| JPH01215049A (ja) | 半導体装置 |