JPH0680748B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0680748B2
JPH0680748B2 JP61071134A JP7113486A JPH0680748B2 JP H0680748 B2 JPH0680748 B2 JP H0680748B2 JP 61071134 A JP61071134 A JP 61071134A JP 7113486 A JP7113486 A JP 7113486A JP H0680748 B2 JPH0680748 B2 JP H0680748B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
heat sink
mold layer
bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61071134A
Other languages
English (en)
Other versions
JPS62229961A (ja
Inventor
俊博 加藤
伸次郎 小島
孝朗 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP61071134A priority Critical patent/JPH0680748B2/ja
Priority to EP86304725A priority patent/EP0206771B1/en
Priority to DE8686304725T priority patent/DE3684184D1/de
Priority to KR1019860006424A priority patent/KR900001984B1/ko
Publication of JPS62229961A publication Critical patent/JPS62229961A/ja
Priority to US07/334,771 priority patent/US4924351A/en
Publication of JPH0680748B2 publication Critical patent/JPH0680748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は樹脂封止型半導体装置に関し、特に半導体チッ
プに体して絶縁されたヒートシンクを有する樹脂封止型
半導体装置に関する。
（従来の技術） たとえばパワートランジスタアレイのような電力用半導
体装置では、１つのヒートシンク上に複数の半導体チッ
プをマウントして組立て、これを単一の樹脂モールド層
で封止した形態のものが知られている。このような半導
体装置では、当然ながら、個々の半導体チップとヒート
シンクとは絶縁されていなければならない。このため、
当初はセラミック基板が用いられていたが、コストが高
いことや加工性に問題があることから、種々の代替案が
提案されている。
本願出願人もセラミック基板を用いず、通常の金属製ヒ
ートシンクのみを用いて半導体チップ相互間の絶縁を達
成し得る樹脂封止型半導体装置の構造を提案しており、
さらに、その改良案を特願昭60-134658号により提案し
ている。即ち、この改良された樹脂封止型半導体装置
は、金属製のベッド部表面にマウントされた半導体チッ
プと、前記ベッド部おび前記半導体チップを前記ベッド
部の裏面が露出するように封止する第１の樹脂モールド
層と、前記ベッド部の露出した裏面下に所定の距離を置
いて配置された金属製のヒートシンクおよび前記第１の
樹脂モールド層の外周側面を覆い、且つ前記ベッド部の
裏面と前記ヒートシンクとの間の間隙に充填されて形成
された第２の樹脂モールド層と、この第２の樹脂モール
ド層を貫通してその先端部が前記第１の樹脂モールド層
内に配置され、且つボンディングワイヤを介して前記半
導体チップ表面の内部端子に接続されたリードとを具備
したことを特徴とするものである。
上記構造の半導体装置は、樹脂モールド層を二層に分け
たことを要点とするもので、第１の樹脂モールド層を形
成した後、第２の樹脂モールド層をトランスファモール
ドして製造することになる。この場合、一段階のみのト
ランスファモールドによる従来の場合とは溶融樹脂の流
れが異なり、最終的に空気が溜り易い部分はベッド部と
ヒートシンクとの間の間隙ではなく、第１の樹脂モール
ド層の外側部分になる。その結果、第２の樹脂モールド
層として粘度の高い樹脂を用い、且つベッド部とヒート
シンクとの間の間隙を狭くした場合にも、この間隙内を
充填する樹脂層にボイドが形成されるのを防止できる。
従って、第２の樹脂モールド層としてシリカ含有量の多
い高熱伝導率の樹脂を用い、絶縁性を維持しつつ放熱特
性を向上することが可能となる。
また、第２の樹脂モールド層を形成する際には、既に第
１の樹脂モールド層が形成されているから、高粘性の溶
融樹脂によるトランスファモールドに際してもボンディ
ングオープン等の問題は発生しない。
しかし、上記構造の半導体装置を試作して放熱特性を測
定したところ、必らずしも十分な特性が得られず、しか
もそのばらつきが大きいという問題があった。この原因
を究明した結果、ベッド裏面と第２のモールド層樹脂の
界面との間に僅か（数μｍ程度）のエアギャップ層が形
成されていることが判った。これは、使用するトランス
ファモールド樹脂と金属製ベッドとの接着力が十分でな
いことに起因しており、上記エアギャップ層の存在によ
り熱伝導性が十分に得られないことが判った。
（発明が解決しようとする問題点） 本発明は上記したように金属製ベッド部の裏面と樹脂モ
ールド層の界面との間の熱伝導性が十分に得られないと
いう問題点を解決すべくなされたもので、上記熱伝導性
を大幅に改善でき、半導体装置の放熱特性を大幅に改善
でき、しかも上記ベッド部の機械的強度を高め得る樹脂
封止型半導体装置を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、金属製のベッド部上に半導体チップをマウン
し、その表面の内部端子をボンディングワイヤによって
リードの先端部に接続し、これらを上記ベッド部の裏面
が露出するように第１の樹脂モールド層により封止し、
さらに上記ベッド部の裏面下に所定の間隔をあけて金属
製のヒートシンクが位置する配置で上記間隔部に充填す
ると共に上記第１の樹脂モールド層の側面およびヒート
シンクの側面ならびに前記リードの中間部を覆うように
第２の樹脂モールド層を形成してなることを特徴とする
樹脂封止型半導体装置において、前記ベッド部の裏面に
凹部を形成してなることを特徴とするものである。
（作用） 前記したような二層モールド構造を実現する際、ベッド
部とヒートシンクとの間の間隙を狭くすると共に第２の
樹脂モールド層としてシリカ含有量の多い高熱伝導率の
ものを用いた場合でも上記間隙部にボイドが形成される
のを防止でき、絶縁性を維持しつつ放熱特性を向上する
ことが可能になる。
しかも、ベッド部の裏面は、凹部の存在によって第２の
樹脂モールド層との接触面積が大きくなっており、ベッ
ド部と第２の樹脂モールド層との間の熱伝導性が向上し
ている。したがって、ベッド部とヒートシンクとの間の
熱抵抗が小さくなり、放熱特性が大幅に改善される。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図において、１はヒートシンクであってアルミ
ニウム板又は銅板等の熱伝導性の高い金属板からなり、
その平面構造はたとてば第２図に示すようなものであっ
て放熱板（図示せず）に固着するためのビス止め孔11が
形成されている。21はリードフレーム２のベッド部であ
って、上記リードフレーム２は銅系あるいは鉄系合金等
の導電性金属板がたとえば第３図に示すようにパターニ
ングされて形成されたものである。上記リードフレーム
２には、独立した４つのベッド部21…とリードパターン
部22とが形成されており、これらはフレーム部23に連結
されて支持されている。上記ベッド部21は、その大きさ
がたとえば10mm×10mmであり、その上には半田合金等の
マウント材層３により半導体チップ４がダイボンディン
グされており、このチップ４の表面上の内部端子はAu,A
l等の金属細線からなるボンディングワイヤ５により前
記リードパターン部22の先端部との間で所要の電気的接
続が行なわれている。
上記したベッド部21、リードパターン部22の先端部、マ
ウント材層３、半導体チップ４、ボンディングワイヤ５
は、上記ベッド部21の裏面が露出するように第１の樹脂
モールド層61により封止されている。そして、上記ベッ
ド部21の裏面下に所定距離（たとえば0.3mm）をおいて
前記ヒートシンク１が配置されており、これらの間の間
隙を充填し、且つ上記第１の樹脂モールド層61の側面お
よびヒートシンク１の側面ならびに前記リードパターン
部22の中間部を覆うように第２の樹脂モールド層62が形
成されている。即ち、樹脂モールド層６が二層構造にな
っており、各層61,62とも結晶性シリカを含む高熱伝導
性エポキシ樹脂からなっている。この場合、第１の樹脂
モールド層61には、λ（熱伝導率）＝60×10-4cal/cm・
sec・℃のものが用いられ、第２の樹脂モールド層62に
は熱伝導率が一層高いλ＝80〜90×10-4cal/cm・sec・
℃のものが用いられている。
さらに、前記ベッド部21の裏面には複数の凹部７…が散
在して形成されており、前記ヒートシンク１の上面にも
複数の凹部８…が散在して形成されている。これらの凹
部７…,8…は、ベッド部裏面と、ヒートシンク上面に対
する機械的加工により予め形成されており、たとえばコ
イニング加工により凹部群が形成されたのちホーニング
加工により粗綿化が行なわれる。ここで、コイニング加
工による凹部群の平面形状の種々の例を第４図（ａ）乃
至（ｅ）に示しており、同図（ａ）は丸穴、同図（ｂ）
は縦溝、同図（ｃ）は行列状配列の方形穴、同図（ｄ）
は市松模様状配列の方形穴、同図（ｅ）は三角穴であ
る。
なお、上記実施例の樹脂封止型半導体装置の製造に際し
ては、従来と同様にリードフレーム２上で半導体チップ
４のダイボンディングおよびワイヤボンディングを行な
った後、トランスファモールドにより第１の樹脂モール
ド層61を形成して樹脂封止を行なう。次に、ヒートシン
ク１をトランスファモールド金型内に設置して、上記樹
脂封止されたリードフレーム２を上記ヒートシンク１の
上方に所定間隔をあけて配設し、この状態でトランスフ
ァモールドを行なって第２の樹脂モールド層62を形成す
る。この２回目のトランスファモールドにおいて、樹脂
液は、先ずヒートシンク１と第１の樹脂モールド層61と
の間を流れてから第１の樹脂モールド層61の外周側に流
れ込む。したがって、この場合の空気の逃げ場は第２の
樹脂モールド層62の形成空間であり、ヒートシンク１と
第１の樹脂モールド層61との間の間隙部分には何等ボイ
ドを生じることなく高熱伝導率の樹脂を充填することが
可能である。このように樹脂封止した後にリードフォー
ミングを行なって得られた製品の正面外観を第５図に示
しており、そのＡ−Ａ′線に沿う断面構造は第１図に示
した通りである。
上記実施例の樹脂封止型半導体装置によれば、ベッド部
21は、その裏面に凹部７…が形成されているので第２の
樹脂モールド層62との接触面積が大きくなっており、上
記両者21,62間の熱伝導性が向上している。同様に、ヒ
ートシンク１も、その上面に凹部８…が形成されていて
第２の樹脂モールド層62との接触面積が大きくなってい
るので、上記両者62,1間の熱伝導性が向上している。し
たがって、ベッド部21とヒートシンク１との間の熱抵抗
Rthは前述した提案例の構造のもの（凹部７…,8…が形
成されていないもの）に比べて大幅に小さくなり、半導
体装置の放熱特性が大幅に改善されている。しかも、ベ
ッド部21は、その裏面に複数の凹部７…が形成されてい
ることによってその機械的強度も高くなっている。さら
に、上記実施例の半導体装置は、前述した提案例の構造
のものに比べて前記凹部７…,8…が形成されている点が
異なるだけであり、上記提案例の構造による特長を全て
備えている。
なお、本発明は上記実施例に限らず、凹部７…,8…がそ
れれコイニング加工のみ、あるいはホーニング加工のみ
（ドライホーニングでもウェットホーニングでもよい）
によって形成された場合でも、ヒートシンク上面には凹
部８…が形成されることなくベッド部裏面にのみ凹部７
…が形成された場合でも前記実施例と同質の効果が得ら
れる。これらの各場合におけるベッド部、ヒートシンク
間の熱抵抗Rthの実測データを下表に示す。ここで、
（１）は前述した提案例の構造のものに相当し、そのRt
hがたとえば2.7℃/Wであり、（２）〜（５）は凹部群の
形成個所および形成方法の組み合わせが異なるものであ
って、その他の条件は上記（１）の構造のものと同じで
ある。下表から、（５）の構造のもの（前記実施例に相
当する）のRthは1.6℃/Wであって、（１）の構造のもの
に比べて約0.6倍に小さくなっており、放熱特性が約40
％改善されていることが分る。
なお、上記（５）の実施例において、第２の樹脂モール
ド層62として熱伝導率がさらに高いもの（たとえばλ＝
85×10-4cal/cm・sec・℃）を用いることによって、熱
抵抗Rthを1.4℃/W以下にすることができることが確認さ
れた。
第６図はパワートランジスタアレイの一例としてダーリ
ントン接続されたパワートランジスタ60が６個設けられ
た回路を示しており、このようなパワートランジスタア
レイに本発明を適用すれば、その放熱特性がよいことか
ら他の条件（パッケージの大きさ等）が同一のままでも
その高出力化を実現できた。
また、本発明はパワートランジスタアレイに限らず、ダ
イオードアレイ、パワーソリッドステートリレー、パワ
ーフォトカプラ等にも適用して効果的である。また、本
発明は、複数個の半導体チップを単一のパッケージ内に
封止する場合に限らず、１個の半導体チップを封止した
半導体装置（パワートランジスタなど）にも適用して効
果的である。
［発明の効果］ 上述したように本発明によれば、ベッド部とヒートシン
クとの間に外囲器用の樹脂を介在させて両者間を絶縁し
た樹脂封止型半導体装置において、ベッド部とヒートシ
ンクとの間の距離を短縮すると共にバイドの発生を防止
し、且つ両者間に介在するモールド樹脂層の結晶性シリ
カ含有率を増大し、絶縁性を維持しつつ放熱特性を向上
させることが可能になる。しかも、前記ベッド部の裏面
に凹部を設けておくことによってヒートシンクとの間に
介在する樹脂層との接触面積を大きくしているので、ベ
ッド部とヒートシンクとの間の熱伝導率がよくなり、放
熱特性を一層改善することができるという顕著な効果が
得られる。
【図面の簡単な説明】
第１図は本発明の樹脂封止型半導体装置の一実施例を示
す断面図、第２図は第１図中のヒートシンクの一例を示
す平面図、第３図は第１図中のリードフレームの一例を
示す平面図、第４図（ａ）乃至（ｅ）は第１図中のベッ
ド部の裏面およびヒートシンクの上面に形成された凹部
の相異な例を示す平面図、第５図は第１図の装置の外観
を示す正面図、第６図は第１図の装置の一適用例である
パワートランジスタアレイの一例を示す回路図である。 １……ヒートシンク、２……リードフレーム、21……ベ
ッド部、22……リードパターン部、４……半導体チッ
プ、５……ボンディングワイヤ、61……第１のモールド
樹脂層、62……第２のモールド樹脂層、７……凹部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】裏面に凹部が形成された金属製のベッド部
    と、このベッド部の表面上にマウントされた半導体チッ
    プと、この半導体チップの内部端子にボンディングワイ
    ヤにより接続されたリードと、これらの半導体チップ、
    ベッド部、ボディングワイヤおよびリードの先端部をベ
    ッド部裏面が露出するように封止する第１の樹脂モール
    ド層と、上記ベッド部の裏面下に所定距離の間隙をあけ
    て配設された金属製のヒートシンクと、このヒートシン
    クの側面および前記第１の樹脂モールド層の側面ならび
    に前記リード中間部を覆い、且つ前記ベッド部の裏面と
    ヒートシンクの上面との間の間隙に充填されて形成され
    た第２の樹脂モールド層とを具備してなることを特徴と
    する樹脂封止型半導体装置。
  2. 【請求項２】前記ヒートシンクの上面にも凹部が形成さ
    れていることを特徴とする前記特許請求の範囲第１項記
    載の樹脂封止型半導体装置。
  3. 【請求項３】前記凹部は複数個散在して形成されている
    ことを特徴とする前記特許請求の範囲第１項または第２
    項記載の樹脂封止型半導体装置。
  4. 【請求項４】前記凹部はコイニング加工およびまたはホ
    ーニング加工により形成されてなることを特徴とする前
    記特許請求の範囲第３項記載の樹脂封止型半導体装置。
JP61071134A 1985-06-20 1986-03-31 樹脂封止型半導体装置 Expired - Fee Related JPH0680748B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61071134A JPH0680748B2 (ja) 1986-03-31 1986-03-31 樹脂封止型半導体装置
EP86304725A EP0206771B1 (en) 1985-06-20 1986-06-19 Packaged semiconductor device
DE8686304725T DE3684184D1 (de) 1985-06-20 1986-06-19 Verkapselte halbleiteranordnung.
KR1019860006424A KR900001984B1 (ko) 1986-03-31 1986-08-04 수지봉합형 반도체장치
US07/334,771 US4924351A (en) 1985-06-20 1989-04-10 Recessed thermally conductive packaged semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61071134A JPH0680748B2 (ja) 1986-03-31 1986-03-31 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS62229961A JPS62229961A (ja) 1987-10-08
JPH0680748B2 true JPH0680748B2 (ja) 1994-10-12

Family

ID=13451801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61071134A Expired - Fee Related JPH0680748B2 (ja) 1985-06-20 1986-03-31 樹脂封止型半導体装置

Country Status (2)

Country Link
JP (1) JPH0680748B2 (ja)
KR (1) KR900001984B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
CN100466312C (zh) * 2003-01-06 2009-03-04 夏普株式会社 半导体发光器件制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788011B2 (ja) * 1989-08-03 1998-08-20 三菱電機株式会社 半導体集積回路装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JP5593864B2 (ja) * 2010-06-10 2014-09-24 トヨタ自動車株式会社 半導体装置冷却器
JP2012195497A (ja) * 2011-03-17 2012-10-11 Sumitomo Electric Ind Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211761A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor device
JPS58151035A (ja) * 1982-03-04 1983-09-08 Toshiba Corp 半導体装置の製造方法
JPS58153355A (ja) * 1982-03-08 1983-09-12 Toshiba Corp 樹脂封止型半導体装置
JPS6139555A (ja) * 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
CN100466312C (zh) * 2003-01-06 2009-03-04 夏普株式会社 半导体发光器件制造方法

Also Published As

Publication number Publication date
KR900001984B1 (ko) 1990-03-30
JPS62229961A (ja) 1987-10-08
KR870009453A (ko) 1987-10-26

Similar Documents

Publication Publication Date Title
JP2509607B2 (ja) 樹脂封止型半導体装置
US6621152B2 (en) Thin, small-sized power semiconductor package
US4167647A (en) Hybrid microelectronic circuit package
KR100262180B1 (ko) 수지밀봉형반도체장치및그의제조방법
US6566164B1 (en) Exposed copper strap in a semiconductor package
US4924351A (en) Recessed thermally conductive packaged semiconductor devices
US20030011054A1 (en) Power module package having improved heat dissipating capability
KR920001696A (ko) 반도체 다이를 절연시키기 위한 히트 싱크 및 다중 장착 패드 리드 프레임 패키지 및 그 방법
US8368192B1 (en) Multi-chip memory package with a small substrate
JPH0777258B2 (ja) 半導体装置
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US5331511A (en) Electrically and thermally enhanced integrated-circuit package
JPH0680748B2 (ja) 樹脂封止型半導体装置
JPH0645504A (ja) 半導体装置
JPH04249353A (ja) 樹脂封止型半導体装置
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP3234614B2 (ja) 半導体装置及びその製造方法
KR900001833B1 (ko) 수지봉합형 반도체장치
JP2000150725A (ja) 半導体装置およびその製造方法
JPH05326796A (ja) 半導体装置用パッケージ
JPS62154769A (ja) 半導体装置
JPS63141353A (ja) 樹脂封止型半導体装置とその製造方法
JPH0415942A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees