JPS58153355A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS58153355A
JPS58153355A JP3602482A JP3602482A JPS58153355A JP S58153355 A JPS58153355 A JP S58153355A JP 3602482 A JP3602482 A JP 3602482A JP 3602482 A JP3602482 A JP 3602482A JP S58153355 A JPS58153355 A JP S58153355A
Authority
JP
Japan
Prior art keywords
metal frame
frame
resin
grooves
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3602482A
Other languages
English (en)
Inventor
Susumu Nishiguchi
進 西口
Shinichi Hirayama
平山　心一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP3602482A priority Critical patent/JPS58153355A/ja
Publication of JPS58153355A publication Critical patent/JPS58153355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発＠Ｏ技術分野〕 仁Ｏ発−は５ｕｉｔに半導体ペレットをマクントすると
共に１例えば放熱板を兼ねるように樹脂側止ＩＩ／４ｔ
ケージの一部として裏面が露出している金属７レームを
有する樹脂封止型の半導体装置に関する。
〔弛ＶＳＯ技術的背景〕
従来より壱１１の放熱板付き樹脂封止蓋のＩＣやトラン
ジスタなどの半導体装置が開発されているが、その中で
放熱板がパッケージの一部として半導体ペレット部を封
止しているようなものがある。
第１図はこのような半導体装置の一例を後背面よシ見た
図で、１０は半導体ペレットが収納されている樹脂モー
ルド型の・譬、ケージであり、その裏面には放熱板とな
る金属フレーム１１が取り付けられている。そして、ノ
譬ツケーノ１０には、一体的に例えばペース、エミ、り
およびコレクタとなる導出リード１１１ｍｇ１ｌｌｂ＊
１２＠が突設するように埋設されている。
この金属フレーム１１′には図では示されていないが・
譬、ケージ１０内に１設された半導体ペレットが接着剤
あるいは半田で取シ付は固定されておシ、この半導体ペ
レットのペースおよびエミ、夕はそれぞれがンデイング
ワイヤを介して導出リード１２暴、１１ｂと接続してい
る。
ここで、コレクタとなる導出リーＷｌｌｅは金属７レー
五Ｊノと一体的に形成されている・第２図に）〜（至）
は、上記のような半導体装置の組み立て過程を示すもの
である。まず、体）図のように、鉄中銅系の金属板を、
導出リード１２ａ。
１１ｂおよび款熱板となる金属フレーム１１からなる組
を多数組並設した状態で設定し、これらを枠体１１．１
４および１４′で連結して打ち抜く。
俤）図に、ヒれらの一組の導出リード１２ａ。
１１ｂ、１１・および金属フレームＩノを取シ出して示
す、この−組轄、（６）図で示し友ように枠体Ｊ　Ｊ　
、　Ｊ　４、シよび１＃′によって他の組と連結してい
る・こＯような導出リード１２ａ。
１１ｂ、Ｊｌ・および金属フレームｌｌｌＩＣおいて、
（ＨＩＩＫ示すように金属フレームｌ１ｔＪ表藺中央へ
半導体ベレット１５を接着剤あるいは半田で堆）付は接
続する。その後、リードワイヤＪ＃ａ＄よび１ｉｂｌＣ
て、上記半導体ベレット１１（）＃ンディンダΔツドと
導出リード１２ａ。
ｘｘｂ０４ｋｌｌ：／ディング接続部１１＆、１１ｂと
をそれでれ接続する０次に適宜半導体ペレット１５の保
護のためのプリコート剤１８を塗布し、０）図に示すよ
うに、モールド樹上８でモールドする０以上のようにし
て、半導体ベレット１５およびメンディング接続部１７
ｍ、１７ｂなどを収納し、金属フレーム１１と一体的と
なったパッケージ１０を構成する。
（６）図は、（ロ）図で示した状態の・母、ケー−）１
０と金属フレームＪ１の構成を説明する図で、後背面よ
シ見九ものである。ただし、導出リードＪ２ａ、Ｊｊｂ
、ＪＪａの先端部、すなわち？ンデイング接続部付近は
省略してあシ、ま九破纏部９はモールド樹脂８でモール
ドされる範囲を示している。この図で示すように、金属
フレーム１１の裏面１９の縁部には５字状および逆り字
状に薄くなった段部１ｅ＆、２０ｂが形成されているが
、これはモールド樹脂８で段部ＪＯａ、３６ｂを埋め込
み金属フレーム１１を囲むようにして、樹脂封止の密着
強度を保証するためのものである。そして、この樹脂が
埋め込まれた面と、・譬、ケージ１０において露出する
金属７レー五１１の裏面とが同一面になるようにする。
しかし、実際には、樹脂モールド工程において、段＊ｘ
ｏａ、ｘｅｂよシモールド樹脂８がは与出し、＠閣Ｏ斜
纏部２１で示すよう表範囲に膜状ｏｍｉｉ＋毫−ルド１
のパリが残る。このため、ζＯような半導体製品の外観
と、金属フレームＪＪＯ放熱性とを向上させるために、
樹脂封止後、パリ取り工程を行ってパリを除去する。
その後、軍費となる枠体１３．１４および１４′を除去
し、ｍｔｇに示したような製品とするものである。
〔背景技１１０問題点〕 上記のようにして組み立てられる半導体装置におけ、＆
峰−ルｒ樹脂のパリ取シ工程は、例えば第３園（２）で
示すよう愈半導体製品のΔツケージ１−の裏１１Ｋｆツ
スビーズを水流噴射してパリを除去すゐもので、金属フ
レーム１１の裏面１１０％４１１ＫｌｌＩＩは強く叩き
つけられるような力が加わる。ヒ〇九め、金属フレーム
１１０裏面が伸びるように塑性変形し、第３図の断面図
で示すように、金属フレーム１１は段部２０ａ。
２０ｂを支点として内側に湾曲する。
この湾曲によって生じて応力は金属フレーム１１をモー
ルド樹脂８を引き離す方向に作用し、製品の気密性を劣
化させることになる。ｔた、金属フレーム１１に取りつ
けられている半導体ベレット１５にクラ、りを生じさせ
たシ、リードワイヤを切断する原因ともなシ、製品の歩
留シや信頼性に著しい悪影響を与えるものであった。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもので、金属
フレーム面が例えば放熱作用を有するようにパッケージ
に露出している樹脂封止型の半導体装置に対する封止の
気書性や製品の歩留９および信頼性を改善しようとする
ものである・ 〔発明の概要〕 すなわち、この発明に係る半導体装置は、・帯、ケーｙ
ｏｌｌ出すゐ金属７レ一ム面に対し、溝部を設け、毫−
ルＰ樹脂のパリ取シ工程における水流噴射傘どによって
生じた金属７レ一ム裏面ＯＩＩ性麦彫を、上記溝部に逃
げさせるようにしえものである。
〔発明Ｏ実施例〕
以下間両を参照してこの発明の一実施例につきＩ！−す
！、＆お、ｊＩ１図〜第３図と同一構成分に対して紘岡
−符号を付して説明會省略する。
第４１線、そＯ外観を螢背面よシ示した斜視図で、■示
１れない半導体ペレットが金属フレーム１１に堆◆付は
接着されている。この金属フレーム１１紘、放熱板とし
て作用するようにその車両１＃が峰−ルド樹脂１よシ露
出してお夛、こ０ａｌｌＪｊＫは複数の縦および構の溝
１１゜２ｊ・−３６＆形威されているものである。
このように、裏Ｗ１１ｇに溝ｘｚ、ｘｘ・・・を有する
金属フレー１１１を備えたノヤッケージ１０の製画■を
嬉Ｓ図に示す、この金属フレーム１１裏ｍ１９が！ラス
ビーズの水流噴射による力を受けたとしても、溝２２．
７７・・・方向へ金属フレーム１１の裏面１９の塑性変
形が生じるもので、金属フレーム１１全体が湾曲するよ
うに変形することはない・ このような溝２２．２１・・・は第４図のような縦溝と
横溝による格子状のものに限定される奄のではなく、例
えば第６図に示すように円形のものや、第７図に示すよ
うに斜線の組み合わせによるものなどでもよく、溝の切
り口断面の形状も第５図のよう表三角形のほか、例えば
半円形や矩形状のものなどでもよい。
また、・中ッケージの形状も、半導体ペレットの取り付
けられた金属フレームが、例えば放熱作用を有するよう
にその面がモールド樹脂よシ露出しているようなもので
あれば、他の形状の半導体装置に実施し得るものである
。
〔発明の効果〕
以上のようにこの発明によれば、・母ツケージに露出す
る金属フレーム面に溝を設けることにより、モールド樹
脂のパリ取シ工程などによって生じ為金属フレーム面の
塑性変形を溝が吸収するように＆）、金属フレームが湾
曲しない・こ〇九め、金属フレームとモールド樹脂を引
き離す方向に作用する応力が・母、ケージ内に発生せず
、金属フレームを含む樹脂封止型の・臂ツケーゾＯ気書
性、密着性を棗好にすると共に、ノ々、ケージ内の半導
体ペレットのり２ツクやリードワイヤＯ断纏を防ぐ本の
で、製品の歩留りや信頼性が改善され九樹脂封止型半導
体装置を提供できる。−１ｉｂＫ、溝部を形成したこと
によシ、金属フレームＯ外表面積が増し放熱性も向上す
る。
【図面の簡単な説明】
＃Ｅ１閣は従来０＠脂封止型半導体装置の外観を示す斜
ａｍ、第２図（４）〜（ト）はその製造過騙を示す図、
ａｍ図は従来の樹脂封止ｉｉ＋導体装置の断面図、第４
閣紘この発明の一実施例に係る樹脂封止蓋半導体装置Ｏ
外観を示す斜視図、第５図はそＯ断面図、第６図および
第７図はこの発明の他０＠施例を示す斜視図である。 ふ０・・・ノ譬ッケーノ、１１・・・金属フレーム、１
６・・・半導体ペレット、２２・・・溝。

Claims (1)

    【特許請求の範囲】
  1. 半導体ペレットを表面に取シ付けられた金属７レームに
    対しこの金属フレームの裏面の少なくとも一部が露出す
    るようにして樹脂封止した／豐ツケージを構成してな夛
    、上記金属フレーム裏ｗｉｏ’ｐ１ｋくとも前記・中ツ
    ケージから露出する部分に値数０ＩＩＩを形成したこと
    を特徴とする樹脂封止層半導体装置。
JP3602482A 1982-03-08 1982-03-08 樹脂封止型半導体装置 Pending JPS58153355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3602482A JPS58153355A (ja) 1982-03-08 1982-03-08 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3602482A JPS58153355A (ja) 1982-03-08 1982-03-08 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS58153355A true JPS58153355A (ja) 1983-09-12

Family

ID=12458150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3602482A Pending JPS58153355A (ja) 1982-03-08 1982-03-08 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS58153355A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229961A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 樹脂封止型半導体装置
JPH03132098A (ja) * 1989-10-18 1991-06-05 Toshiba Corp ハイブリッド回路装置
US6002173A (en) * 1991-12-20 1999-12-14 Sgs-Thomson Microelectronics S.R.L. Semiconductor device package with metal-polymer joint of controlled roughness
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229961A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 樹脂封止型半導体装置
JPH03132098A (ja) * 1989-10-18 1991-06-05 Toshiba Corp ハイブリッド回路装置
US6002173A (en) * 1991-12-20 1999-12-14 Sgs-Thomson Microelectronics S.R.L. Semiconductor device package with metal-polymer joint of controlled roughness
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2002064114A (ja) 半導体装置及びその製造方法
JPS6297418A (ja) 弾性表面波装置のパツケ−ジ方法
JPH0621317A (ja) 半導体パッケージの製造方法
JPS58153355A (ja) 樹脂封止型半導体装置
JPS58210646A (ja) Ｉｃチツプモ−ルド成形品
JP3226628B2 (ja) テープキャリア、それを用いた半導体装置及びその製造方法
JP2772447B2 (ja) 光半導体装置の製造方法
JPS62150868A (ja) 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法
JPH0563112A (ja) 半導体装置
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JPH0864748A (ja) 半導体装置及びその製造方法
JPH10116953A (ja) リードフレーム及びこれを用いた半導体装置
JPH06188281A (ja) 半導体パッケージの製造方法
JPS60138929A (ja) 半導体装置用樹脂封止金型
JPH043452A (ja) 樹脂封止型半導体装置
JPH06204389A (ja) 半導体装置及びその製造方法
JPH06260592A (ja) 樹脂封止型半導体装置
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
JPS61160956A (ja) 半導体装置
JPS61267333A (ja) 半導体装置
JPS6143456A (ja) 半導体装置
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JPH0574774A (ja) 樹脂封止型半導体装置
JPH06310642A (ja) リードフレーム
JPH07193181A (ja) 半導体パッケージの製造方法