JPS62150868A - 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法 - Google Patents

半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法

Info

Publication number
JPS62150868A
JPS62150868A JP29066385A JP29066385A JPS62150868A JP S62150868 A JPS62150868 A JP S62150868A JP 29066385 A JP29066385 A JP 29066385A JP 29066385 A JP29066385 A JP 29066385A JP S62150868 A JPS62150868 A JP S62150868A
Authority
JP
Japan
Prior art keywords
lead frame
units
resin
developed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29066385A
Other languages
English (en)
Inventor
Hidekazu Takahashi
英一 高橋
Tomohiko Hashimoto
智彦 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP29066385A priority Critical patent/JPS62150868A/ja
Publication of JPS62150868A publication Critical patent/JPS62150868A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置用リードフレーム構造と、それを使
用し【半導体装置を樹脂封止する方法に関する。
〔背景技術〕
樹脂封止形の半導体装置においては、半導体チップ組立
時に金属板を打ち抜いた一体のリードフレームを基材と
して行われる。このリードフレームは、たとえば第６図
に示すように、半導体チップ（ヘレット）を取付けるた
めのタブ１とタブを取り囲む複数のリード２及びリード
・タブ間を連結支持するダム３．外枠４などの支持部材
からなり、一つの半導体チップに対応するリードフレー
ムを１ユニツト（単位）として、同図に示すように通常
これを複数ユニット横方向に連結して短尺又は長尺のリ
ードフレーム６の形で提供され、その上に半導体チップ
をボンディング（ペレット　゛ンデイング及びワイヤボ
ンディング）シ、そのあとこれを金型内にセットして樹
脂成形（モールド）を行うことＫより複数組の樹脂パッ
ケージ５を形成する方法が採用されている。
■工業調史会エレクトロニクス実装技術便覧１９７３年
版Ｐ２５６　Ｐ２８０−２８２このようなリードフレー
ムは、それ自体ダムや外枠等余分なスペースをもつ部分
があり、又、第７図に示すように工（ペレット付け、ワ
イヤボンディングされた状態でペレット部分を金型７の
キャビティー８内にセットし、樹脂成形（トランスファ
ーモールド）するとき、金型７において樹脂の通路とな
るランナ一部９が各キャビティーに対し設けられるため
、多くのスペースを占めることになり、このため金型部
材の表面積がかさみ材料的に高価格となった。
〔発明の目的〕
本発明は上記した問題を克服するためになされたもので
あり、その目的はリードフレーム部材の節約及び樹脂封
止のための金型の表面積を節減することにある。
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、金属板を母材として、半導体チップを接続す
るためのタブ、複数のリード及び支持枠体からなる単位
（ユニット）リードフレームが。
横方向に複数単位（ユニット）リードフレームとして展
開されるとともに、縦方向に隣り合う２単位のリードフ
レームとして展開され、この縦方向の２単位のリードフ
レームが１つの樹脂ブロックに封止されるように形成さ
れたリードフレームとすることにより、リードフレーム
の部材節約となると同時Ｋ、このリードフレームを使用
して樹脂モールドすることにより金型の表面積のむだを
少なくし前記の目的を達成できる。
〔実施例〕
第１図乃至第４図は本発明の一実施例を示すものである
。このうち、ＷＪ１図はリードフレームであって、その
一部（右側半分）を樹脂モールドした状態を示す平面図
である。
同図に示すように、リードフレーム６は横方向に複数ユ
ニットの素子に対応するようにリードフレームユニット
が展開形成されるとともに、縦方向にも複数ユニット（
この場合２ユニツト）の素子に対応するようにリードフ
レームが展開形成されている。
１は半導体チップ（ＩＣペレット、素子）をとりつける
ためのタブ、２はリード（複数）、３はモールド時に樹
脂が外側へ流れ出すのを阻止するためのダム、４は共通
の外枠（フレーム）である。
１０はＩＣペレットで、タブ１に接続（ペレットボンデ
ィング）された状態でその各電極とリードとの間をワイ
ヤボンディングされる。５は縦方向の２つのユニットの
素子を封止するように樹脂モールドした樹脂成形体であ
る。
第２図は第１図におけるＡ−Ａ方向切断断面図である。
同図の状態で、Ｂ−Ｂ面に切断することにより、それぞ
れに個々の素子（半導体チップ）を含む樹脂封止半導体
装置が得られる。
なお、＠３図に示すように２つのユニットを含む１つの
樹脂ブロック（成形体）５にあらかじめ切り目１１を設
けた。いわゆるチロコレートブレーク構造とすることに
よりブロック切断が容易となる。
第４図は２つに分断され個々に素子を含む樹脂封止半導
体装置を示すものである。
第５図は一つの金属板で横方向に多数ユニットを配列し
、縦方向には４つのユニットのリードフレームユニット
を展開、配列したリードフレームの実施例を示す平面図
である。
このようなリードフレームにおいて、ペレットボンディ
ングを行う場合、同図の矢印で示す方向にペレットボン
ダを移動（又はリードフレームを相対移動）することに
より総てのユニットのタブに半導体ペレット１１を作業
性よく接続することができる。この場合、同図に点線（
５）で示すように縦方向のユニットを一つの樹脂ブロッ
クで成形し。
その後樹脂を切断することができる。
〔発明の効果〕
以上実施例で述べた本発明によれば、リードフレームを
従来の横方向だけに展開するのでなく、縦方向にも同時
に展開して複数二二ツ）Ｋ対応する構造としたために、
リードフレーム自体の外枠が少なくてすみ、部材節約が
できる。又、樹脂モールドの際は従来のように横方向に
展開したリードフレームを金型内に複数本ならべて装填
しその間から分岐したランナーを通じて樹脂注入を行う
のに対して５本発明では縦方向のユニットの間では間隔
があくことなく１つの共通のランナーにより樹脂注入が
でき、金型の表面積をキャディのために有効に使うこと
ができ、１回の樹脂モールドでできる数量が金型の単位
面積当り従来の１．５倍近くなる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
たとえば、リードフレームにおいて、縦方向に展開する
ユニットの数はいくらでもよく、又、共通の樹脂ブロッ
ク内に封止されるユニット（素子）の数は２つ又は２つ
以上であればいくつでもよい。
〔利用分野〕
本発明は樹脂封止半導体装置の全ての場合に適用できる
。
本発明はと（にデジタルＩＣ−８ＯＰＫ応用した場合最
も効果が得られる。
発明の詳細な説明 ＠１図は本発明の一実施例を示すリードフレーム（一部
を樹脂成形）の平面図である。
第２図乃至第４図は第１図における各態様のＡ−Ａ断面
図である。
第５図は本発明の他の一実施例を示すリードフレームの
平面図である。
第６図は従来のリードフレームの一例を示す平面図であ
る。
第７図は従来のリードフレームを用いて樹脂モールドす
る場合の金型の断面図である。
１・・・タブ、２・・・リード、３・・・ダム、４・・
・外枠、５・・・樹脂体、８・・・キャビティー、９・
・・ランナー。
１０・・・素子（ペレッ））、１１・・・切れ目。
代理人　弁理士　　小　川　勝　男 第　　１ｖＡ ―Ａ

Claims (1)

  1. 【特許請求の範囲】 １、金属板を母材とし、半導体チップを接続するための
    タブ、複数のリード及び支持枠からなる単位リードフレ
    ームが、一枚の金属板主面にそって一方向（横方向）に
    複数単位展開されるとともに、これと直角の方向（縦方
    向）に複数単位展開されて成ることを特徴とする半導体
    装置用リードフレーム。 ２、一つの方向（横方向又は縦方向）に展開された隣り
    合う２つの単位リードフレームは１つの樹脂ブロックに
    より封止されるように形成されている特許請求の範囲第
    １項に記載の半導体装置用リードフレーム。 ３、一枚の金属板にタブ、複数のリード等からなる単位
    リードフレームが一方向ならびにこれと直角方向に複数
    単位展開され成るリードフレームに対して、各単位リー
    ドフレームごとに半導体チップを接続し、このうち、一
    つの方向（横方向又は縦方向）に展開された隣り合う複
    数単位のリードフレームを１つの樹脂ブロックで成形封
    止し、成形後に樹脂ブロックを切断して個々に半導体チ
    ップを含む複数組の半導体パッケージを得ることを特徴
    とする樹脂封止方法。 ４、上記隣り合う複数単位のリードフレームは２単位の
    リードフレームである特許請求の範囲第３項に記載の樹
    脂封止方法。
JP29066385A 1985-12-25 1985-12-25 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法 Pending JPS62150868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29066385A JPS62150868A (ja) 1985-12-25 1985-12-25 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29066385A JPS62150868A (ja) 1985-12-25 1985-12-25 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法

Publications (1)

Publication Number Publication Date
JPS62150868A true JPS62150868A (ja) 1987-07-04

Family

ID=17758881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29066385A Pending JPS62150868A (ja) 1985-12-25 1985-12-25 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法

Country Status (1)

Country Link
JP (1) JPS62150868A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302757A (ja) * 1988-05-30 1989-12-06 Ibiden Co Ltd 基板集合シート
US5921804A (en) * 1997-04-03 1999-07-13 Yazaki Corporation Press-connecting terminal, and its housing
US6155865A (en) * 1998-08-10 2000-12-05 Yazaki Corporation Insulation displacement contact terminal
JP2006179512A (ja) * 2004-12-20 2006-07-06 Dainippon Printing Co Ltd メタル基材装置、ｉｃカードモジュールの製造方法及びｉｃカードモジュール体
JP2009049435A (ja) * 2008-11-20 2009-03-05 Sanyo Electric Co Ltd 半導体装置
JP2009065201A (ja) * 2008-11-20 2009-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302757A (ja) * 1988-05-30 1989-12-06 Ibiden Co Ltd 基板集合シート
US5921804A (en) * 1997-04-03 1999-07-13 Yazaki Corporation Press-connecting terminal, and its housing
US6155865A (en) * 1998-08-10 2000-12-05 Yazaki Corporation Insulation displacement contact terminal
JP2006179512A (ja) * 2004-12-20 2006-07-06 Dainippon Printing Co Ltd メタル基材装置、ｉｃカードモジュールの製造方法及びｉｃカードモジュール体
JP2009049435A (ja) * 2008-11-20 2009-03-05 Sanyo Electric Co Ltd 半導体装置
JP2009065201A (ja) * 2008-11-20 2009-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR0167297B1 (ko) 엘.오.씨 패키지 및 그 제조방법
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US5767566A (en) Plastic mold type semiconductor device
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US5252783A (en) Semiconductor package
US5289033A (en) Packaging of semiconductor chips with resin
US5214846A (en) Packaging of semiconductor chips
JPS62150868A (ja) 半導体装置用リ−ドフレ−ムとそれを使用する樹脂封止方法
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
US5952710A (en) Semiconductor device and method of manufacturing same
JPH10270606A (ja) パッケージ型半導体装置の構造
WO1986002200A1 (en) Lead frame having improved arrangement of supporting leads and semiconductor device employing the same
JPS62150834A (ja) 半導体装置樹脂成形方法および樹脂成形装置
JPS63293963A (ja) 樹脂封止型半導体装置
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPS59155160A (ja) 樹脂封止型電子装置
JPS6352451A (ja) レジン封止型半導体装置
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2543525B2 (ja) 樹脂封止型半導体装置
JPH03280562A (ja) リードフレーム及び半導体装置樹脂封止方法
JPH0429334A (ja) 樹脂成型用金型
JPS61191055A (ja) 樹脂封止型半導体装置
KR930014922A (ko) 반도체 패키지 구조 및 그 제작방법
JPH07193179A (ja) リードフレーム