JPS60138929A - 半導体装置用樹脂封止金型 - Google Patents

半導体装置用樹脂封止金型

Info

Publication number
JPS60138929A
JPS60138929A JP24631283A JP24631283A JPS60138929A JP S60138929 A JPS60138929 A JP S60138929A JP 24631283 A JP24631283 A JP 24631283A JP 24631283 A JP24631283 A JP 24631283A JP S60138929 A JPS60138929 A JP S60138929A
Authority
JP
Japan
Prior art keywords
cavity
lead
lead frame
resin
clamping surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24631283A
Other languages
English (en)
Inventor
Tadashi Sano
正 佐野
Mitsuo Mori
森　光夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24631283A priority Critical patent/JPS60138929A/ja
Publication of JPS60138929A publication Critical patent/JPS60138929A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 。。、１ゆ、□１１０．１おい７．４１多数の回路素子
が形成された半導体ペレットを　、：１樹脂封止する半
導体装置用樹脂刺止、金型に関す　、１：る。　１： 〔発明の技術的背水〕 一般に、ＬＳＩ等の半導体装置は、エポキシ糸の樹脂で
封止して外囲器を形成している。第１図はその樹脂封止
金型の半導体封止空間Ｉノを示すもので、この空間は上
下一対のキャビティｊＪａおよび１２ｂを、それぞれ適
当な圧力を加えて重合することによ多形成される。すな
わち、この樹脂封止金型は、上型キャビティ１２、＆と
下型キャビティ１２ｂとの間に、半導体ペレットＪ３を
載置しボンデイン久接続されたリードフレーム１４を挾
持し、その封止空間ＩＪ内に溶竺樹脂１５を充填して硬
化することによυ、、第２図に示すような、半導体装置
の外囲器、Ｊ□：６を形成している０この後、リードフ
レームＪ！′４ｔ−２矢印ａに対応して切断し、さらに
１： 矢印、ｂ：’、に対応して折シ曲け、第３図に示すよう
な牛、ｓ′体装置を形成している。
、′ こ：こ、で、上記第１図における一対のキャビティ１２
ｇ、１２ｂは、破線で示すリード挾持面Ａおよｉ、びリ
ードフレーム１４のダム部分Ｊ４ｈ。
１４ｂｖｆ−挾持するダム挟持面Ｂによシ、リードフレ
ーム１４を挾持するもので、この場合、上記リード挾持
面Ａとダム挾持面Ｂとは、通常、同一平面状に形成され
ている。
〔背景技術の問題点〕
しかしこのように、一方のキャビティ１２ｂのリード挾
持面Ａとダム挾持面Ｂとを、同一平面状にしたのでは、
それぞれのキャビティｉｚａ、１２ｂを重合する圧力が
、そのリード挟持面Ａとダム挾持面Ｂとの全面に渡って
分散する状態となシ、リード挾持面Ａおよびダム挾持面
ＢとリードフレームＪ４との間に浸透しようとする溶融
樹脂ｘｓ４、充分に押し切り防ぐことができない。した
がって、上記第２図における溶融樹脂Ｊ５硬化後の半導
体装置には、外部り一ド１７ａ、１７ｂに沿ってしばし
ば樹脂パリ１８ｍ、１８ｂが発生するようになり、製品
外観、ヲ伊うと共に５後工程においてバリ取シ作業を必
双とする等の問題がある。
〔発明の目的〕
この発明は上記のような問題点に鑑みなされたもので、
それぞれのキャビディとリードフレームとの接触面から
溶融樹脂が浸透することなく、樹脂パリの発生を防止す
ることができるよシになる牛尋体装置用柄脂封止金型を
提供することを目的とする。
〔発明の概要〕
すなわち、この発明に係る半導体装置用樹脂封止金型は
□、リードフレームを挾持する一方のキャビティのダム
挟持面の高さをこのダム挾持面よシ封止を開側に位置す
るリード挟持面よ〕低く設定し、キャビティの重合圧力
が上記リード挾持面にのみ集中して加わるようにしたも
のである。
〔発明の実施例〕
以下図面によりこの発明の一実施例を貌明する０ 第４図はこの樹脂封止金型の半導体封止部を抜き出して
示すもので、この半導体封止部は上下一対のキャビティ
２１ａおよび２１ｂから構成される。この一対のキャビ
ティ２１ｇおよび２１ｂは、そのそれぞれが重合して形
成される制止空間Ｊｌ内の中央に、多数の回路素子が形
□成されボンディング接続された半導体ペレット１３が
設定でれるような状態で、リードフレ」ム１４を挾持す
るもので、この一方のキャビティ２１ｂ（この実施例の
場合、下型キャビティ）のリードフレーム１４のダム部
分１４ａ、１４ｂに対応するダム挟持面Ｂをこのダム挟
持面ＢＪ：’封止空間１１４ｊＡＱに連続する破線で示
すようなり□−ド挾持面Ａよ）低く設定し、その重合圧
力が）リード挟持面Ａにのみ集中するようにして構成□
する。この場合、一方のキャビティ２１ｂのりｉ−ド挾
持面Ａとダム挾持面Ｂとの段差ｔは、他方のキャビティ
（この場合、上型キャビティ）′２１ａとの重合時にお
いて、リードフレーム　）１４に曲がシ等の変形を生じ
させることのない極めて微少なものとする。
−Ｐ　ｆｐ　４＊　七、ｒ　／７−１　ｒ　Ｍ　ｆ　慟
ｔ？−ｆｆ−）ｉ　１ｍＢＩＲ＃＋Ｌ／、＝ＩＩ’にお
いて、例えば前記第３図で示したような、ＤＩＰ形ＬＳ
Ｉの外囲気１６を形成する場合には、まず、上方からの
キャビティ２１＆と下方からのキャビティ２１ｂとによ
シ、リードフレームＪ４’ｊ１″挾持し、半導体ペレッ
ト１３を封止部１ｖ１１１内中央に設定する。そして、
この一対のキャビティ２１ａおよび２Ｊｂによ多形成さ
れた封止を間１ノ内には、溶融樹脂１５を充填する。こ
の場合、一方のキャビティｚｌｂ　（この場合、下胴キ
ャビティ）のリード挟持面Ａよシも、ダム挟持面Ｂの方
が、段差ｔだけ低くなるように設定したので、それぞれ
のキャビティ２１ａ、および２１ｂＣＤ重合圧力は、実
質的にリードフレームＪ４と接するリード挟持面Ａにの
み家中して加イ〕るようになる。
これによシ、リードフレーム１４は、上ａ己キャビティ
２１ｂのリード挟持面−Ａに対応して強力に挾持される
ようになシ、それぞれのキャビティ２１ａおよび２Ｊｂ
とリードフレーム１４との研触面からｌＡ部リード１１
＆、１７ｂに沿つて浸透しようとする溶融樹脂１５は、
完全に網断されるようになる。この後、封止空間１１内
に充填した溶融樹脂１５を硬化して、半導体ペレット１
３を樹脂封止する。
したがってこのように構成された樹脂封止金型によれば
、半導体封止９．間１１から外部リード１７ａ、　１７
ｂ−に沿って浸透しようとする溶融樹脂１５を完全に蓬
断することができるので、溶融樹脂１５硬化後の半導体
装’Ｒｒｃ樹脂パリ１Ｂ＆、１８ｂが発生する。ことは
ない。
〔発明の効米〕
以上のようにこの発明によれは、キャビティ′とリード
フレームとの接触面から溶融樹脂が浸透することなく、
半導体装置の外囲器の樹脂パリ発生を防止することが可
能となる。これによシ、後工程における樹脂パリの除去
作蒐が不要になると共に、半導体製品のか留向上が可能
になる。
【図面の簡単な説明】
ＩＩ！１図は従来の半導体装置用樹脂封止金型の半導体
封止部を示す断面構成図、第２図は封止樹脂硬化直後の
半導体装ｔ′ｌｔ示す外観図、第３図は完成された半導
体装置を示す外観図、＠４図はこの発印ｊの一実施例に
係る半導体装置用樹脂封止金型の半導体封止部を示す断
面構成図である。 １１・・・半導体封止空間、Ｊ３・・・半導体ペレット
、１４・・・リードフレーム、１５・・・溶融樹脂、１
６・・・外囲器１．１７＆、、ｌｌｂ・・・外部リード
、１Ｂ＆、１ｌｌｂ・・・樹脂パリ、２’ｌ＆、２１ｂ
・・・キャビティ、Ａ・・・リード挾持面、Ｂ・・・ダ
ム挾持面Ｏ

Claims (1)

    【特許請求の範囲】
  1. リードフレームをそれぞ、れそ９主ｉ面側と裏面側とか
    ら挾持し半導体封止空間を形、成する上型　：および下
    型キャビティを備えた牛導、体装置用樹　：脂封止金星
    において、上記リートプレームのダ　１ム部分に対応す
    る上型または下型をれか一方の　：：キャビテイのダム
    挟持面を、このダム挾持面よシ　、□：封止空間側に連
    続するリード挾持面よシ低く形　Ｓ成したことを特徴と
    する半導体装置用樹脂封止　１′金型。　１
JP24631283A 1983-12-27 1983-12-27 半導体装置用樹脂封止金型 Pending JPS60138929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24631283A JPS60138929A (ja) 1983-12-27 1983-12-27 半導体装置用樹脂封止金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24631283A JPS60138929A (ja) 1983-12-27 1983-12-27 半導体装置用樹脂封止金型

Publications (1)

Publication Number Publication Date
JPS60138929A true JPS60138929A (ja) 1985-07-23

Family

ID=17146678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24631283A Pending JPS60138929A (ja) 1983-12-27 1983-12-27 半導体装置用樹脂封止金型

Country Status (1)

Country Link
JP (1) JPS60138929A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665651A (en) * 1993-07-15 1997-09-09 Kabushiki Kaisha Toshiba Process for encapsulating a semiconductor device and lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665651A (en) * 1993-07-15 1997-09-09 Kabushiki Kaisha Toshiba Process for encapsulating a semiconductor device and lead frame

Similar Documents

Publication Publication Date Title
JPH0595079A (ja) リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH0590319A (ja) 半導体デバイスを封止する方法および装置
US5708294A (en) Lead frame having oblique slits on a die pad
US5252783A (en) Semiconductor package
JPH03136355A (ja) ヒートシンク付半導体装置
JPH04102338A (ja) 樹脂封止型半導体装置の製造方法及び製造装置
JPS60138929A (ja) 半導体装置用樹脂封止金型
JP2517691B2 (ja) 半導体装置及びその製造方法
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2772447B2 (ja) 光半導体装置の製造方法
JPH09162210A (ja) ベアチップの封止方法および封止装置
JP2934174B2 (ja) 電子部品の製造方法
JPS58153355A (ja) 樹脂封止型半導体装置
WO2001020644A2 (en) Method and apparatus for encapsulating semiconductor chips
JPH01105564A (ja) リードフレーム
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JP2752803B2 (ja) 半導体装置の製造方法
JPH0714965A (ja) 半導体装置用リードフレーム
JPS6276727A (ja) 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型
TW587002B (en) Mold
JPH0621145A (ja) 半導体装置
JPH06349870A (ja) 半導体装置及びその製造方法
JPH02138765A (ja) 半導体装置
JPH0314262A (ja) 樹脂封止型半導体装置の製造方法
JPH0318046A (ja) 半導体装置