JPH06204389A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06204389A
JPH06204389A JP4349168A JP34916892A JPH06204389A JP H06204389 A JPH06204389 A JP H06204389A JP 4349168 A JP4349168 A JP 4349168A JP 34916892 A JP34916892 A JP 34916892A JP H06204389 A JPH06204389 A JP H06204389A
Authority
JP
Japan
Prior art keywords
island
inner lead
chip
semiconductor device
remaining portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4349168A
Other languages
English (en)
Inventor
Hiroshi Shimoda
浩 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4349168A priority Critical patent/JPH06204389A/ja
Publication of JPH06204389A publication Critical patent/JPH06204389A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【構成】 インナーリード２をアイランド１から切り離
した際のインナーリード残部８がアイランド１に残留し
ていることを特徴としている。 【効果】 ＩＣチップ５の発生熱の放熱効果を高めるこ
とができ、また種々の大きさのＩＣチップ５、１３を搭
載することができるという効果がある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、インナーリードを切
り離した残りの部分であって、アイランドと一体になっ
たインナーリード残部を有する半導体装置に関するもの
である。
【０００２】
【従来の技術】図６の(ａ)、(ｂ)は従来の半導体装置に
用いられているリードフレームを示す平面図、側面図で
ある。図において、１はＩＣチップ（後述する）を搭載
するアイランド、２はインナーリード、３は外枠（図示
せず）を介してアイランド１をインナーリード２と一体
に保持するための宙吊りリード、４はアイランド１とイ
ンナーリード２との間の空間である。また、図７は従来
の半導体装置の内部構造を示す要部側断面図であり、５
は前述のＩＣチップである。ＩＣチップ５上の電極６と
インナーリード２との間は、ワイヤー７によってワイヤ
ーボンディングされて接続されている。
【０００３】次に、上記従来の半導体装置の製造方法に
ついて説明する。まず、アイランド１とインナーリード
２とが連結された状態でリードフレームを成形し、さら
にアイランド１とのインナーリード２の連結部を所定量
カットして、インナーリード２をアイランド１から切り
離す。ついで、宙吊りリード３を折り曲げ、アイランド
１をインナーリード２に対して所定の高さだけ沈めて、
図６に示されるリードフレームを形成する。ここで、ア
イランド１及びインナーリード２の寸法形状、インナー
リード２のカット寸法等が搭載するＩＣチップ５の仕様
に合わせて予め設定されているとともに、アイランド１
にはカットされたインナーリード２の残りが残留してい
ない。そして、アイランド１上にＩＣチップ５をダイボ
ンドし、図７に示すように、電極６とインナーリード２
とをワイヤー７によりワイヤーボンディングして接続す
る。続いて、電極６の一部であるグランド電極を宙吊り
リード３に接続する。その後、ＩＣチップ５回りを封止
樹脂によりモールディングして、半導体装置が製造され
る。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように構成されていたので、ＩＣチップ５の大き
さによって専用のリードフレームを用いなければならな
いという課題があった。また、電極６の一部であるグラ
ンド電極を宙吊りリード３に接続しなければならないと
いう制約があり、さらにアイランド１の面積が小さいた
め、ＩＣチップ５の放熱効果が十分でないという課題も
あった。
【０００５】この発明は、上記のような課題を解消する
ためになされたもので、放熱効果を大きくすることがで
き、種々の大きさのＩＣチップに対応することができ、
ＩＣチップのグランドを接続する際の自由度を大きくす
ることができ、さらにワイヤーボンディング工程の作業
性を向上させることができる半導体装置を得ることを目
的とする。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、インナーリードをアイランドから切り
離した際のインナーリード残部が、アイランドに残留し
ているものである。
【０００７】この発明の請求項２に係る半導体装置は、
インナーリード残部が上方に曲げられインナーリード残
部の上面の高さがＩＣチップの上面の高さと同程度にさ
れており、ＩＣチップ上のグランド電極がインナーリー
ド残部の上面にワイヤーボンディングされているもので
ある。
【０００８】この発明の請求項３に係る半導体装置の製
造方法は、ダイボンド工程の後、アイランドにインナー
リード残部を残してアイランドからインナーリードを切
り離してから、ワイヤーボンディング工程を行うもので
ある。
【０００９】
【作用】この発明の請求項１に係る半導体装置において
は、ＩＣチップの発生熱の放熱部がアイランドとインナ
ーリード残部とから構成され、放熱面積が増加され、Ｉ
Ｃチップの発生熱の放熱が促進される。
【００１０】この発明の請求項２に係る半導体装置にお
いては、ＩＣチップ上のグランド電極がインナーリード
残部の上面に接続され、グランドの接続が容易になる。
【００１１】この発明の請求項３に係る半導体装置にお
いては、ダイボンド工程を行った後、アイランドにイン
ナーリード残部を残してアイランドからインナーリード
を切り離してからワイヤーボンディング工程を行うた
め、ワイヤーボンディング工程の際のインナーリードの
変形が少ない。
【００１２】
【実施例】実施例１．この実施例１は、この発明の請求
項１及び３に係る一実施例である。図１の(ａ)、(ｂ)
は、この発明の実施例１を示す半導体装置の内部構造の
要部平断面図及び要部側断面図であり、図７に示した従
来の半導体装置と同一又は相当部分には同一符号を付
し、その説明は省略する。図において、８はアイランド
１と一体になったインナーリード残部である。
【００１３】この実施例１の半導体装置に用いられるリ
ードフレームは、リードフレーム成形工程後には、図２
に示すようにアイランド１とインナーリード２とが一体
となった形状をなしている。図３の(ａ)、(ｂ)は、リー
ドフレーム成形工程後の状態を示す平面図及び側面図で
ある。続いて、ダイボンド工程において、アイランド上
にＩＣチップ５をダイボンドする。そして、アイランド
１から切り離す際に、その切断線９（図３の(ａ)参照）
をアイランド１から離れた位置にすることにより、イン
ナーリード残部８を形成する。さらに、宙吊りリード３
を曲げることによってアイランド１の高さをインナーリ
ード２の高さよりも約３００μｍ沈めた後、図１に示し
た半導体装置を得る。
【００１４】このように構成された実施例１によれば、
インナーリード残部８が、従来は空間４であった場所に
形成されるので、アイランド１とインナーリード残部８
とから成る放熱面積が増大し、ＩＣチップ５からの放熱
効果を大きくすることができる。また、従来は、インナ
ーリードをアイランド１から切り離した後ＩＣチップ５
をダイボンドしていたのに対し、実施例１では、ワイヤ
ーボンディング工程の直前まで一体になっている。この
ため、ワイヤーボンディング工程でのインナーリード２
が変形量を小さくすることができ、ワイヤーボンディン
グ工程の作業性を向上させることができる。特に、イン
ナーリード２がファインピッチであるときに効果があ
る。
【００１５】実施例２．この実施例２はこの発明の請求
項１に係る他の実施例である。図５はこの発明の実施例
２の半導体装置の内部構造を示す要部側断面図であり、
図において、１２はその上面がアイランド１の上面と同
一平面になっているインナーリード残部、１３はアイラ
ンド１上に搭載された大きめのＩＣチップである。
【００１６】このように構成された実施例２によれば、
アイランド１と同一平面のインナーリード残部１２が存
在するので、インナーリード残部１２を大きく切り残す
ことにより大きなＩＣチップ１３をも搭載することがで
きる。このようにインナーリード残部１２を切り残す量
を変化させることにより種々の大きさのＩＣチップを搭
載できるため、汎用性が向上することになる。また、従
来の場合には、大きめのＩＣチップ１３に対しては、Ｉ
Ｃチップ１３とアイランド１の熱膨張の差によってＩＣ
チップ１３が破壊するおそれがあるが、実施例３では、
インナーリード残部１２の部分はくし歯状となってお
り、隙間が多いので伸縮しやすい。このため、ＩＣチッ
プ１３の破壊のおそれは小さくなる。
【００１７】実施例３．この実施例３はこの発明の請求
項２に係る一実施例である。図４の(ａ)、(ｂ)はこの発
明の実施例２の半導体装置の内部構造を示す要部平断面
図及び要部側断面図であり、図において、１０は通常の
インナーリード残部８よりも長くされ、上方に曲げられ
て上面の高さがＩＣチップ５の上面の高さと同程度にさ
れたインナーリード残部である。ＩＣチップ５の４つの
グランド電極６ｇはそれぞれインナーリード残部１０の
上面に金から成るワイヤー１１によって接続されてい
る。
【００１８】このように構成された実施例３によれば、
ＩＣチップ５の上面とインナーリード残部１０の上面と
はほぼ同じ高さにされているので、ワイヤー１１の両端
は、グランド電極６ｇ及びインナーリード１０の上面に
ワイヤーボンディングによって容易に接続することがで
きる。また、ＩＣチップ５のグランドを宙吊りリード３
に接続する必要がないので、グランドを接続する際の制
約がなくなり、配線が容易になる。さらに、金から成る
ワイヤー１１を介してインナーリード残部１０にＩＣチ
ップ５の発生熱が伝達されるとともに、インナーリード
残部１０は他のインナーリード残部８よりも長くされて
いるので、放熱効果を一層高めることができる。
【００１９】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果がある。
【００２０】この発明の請求項１の半導体装置によれ
ば、インナーリードをアイランドから切り離した際のイ
ンナーリード残部がアイランドに残留しているので、Ｉ
Ｃチップの発生熱の放熱効果を高めることができ、また
種々の大きさのＩＣチップを搭載することができるとい
う効果がある。
【００２１】この発明の請求項２の半導体装置によれ
ば、インナーリード残部が上方に曲げられインナーリー
ド残部の上面の高さがＩＣチップの上面の高さと同程度
にされており、ＩＣチップ上のグランド電極がインナー
リード残部の上面にワイヤーボンディングされているの
で、ＩＣチップのグランド電極を接続する際の自由度を
大きくすることができるという効果がある。
【００２２】この発明の請求項３の半導体装置の製造方
法によれば、ダイボンド工程の後、アイランドにインナ
ーリード残部を残してアイランドからインナーリードを
切り離してからワイヤーボンディング工程を行うので、
ワイヤーボンディングの際のリードフレームの変形が抑
えられ、ワイヤーボンディングの作業性が向上するとい
う効果がある。
【図面の簡単な説明】
【図１】(ａ)、(ｂ)はそれぞれ実施例１の半導体装置の
内部構造を示す要部平断面図、要部側断面図である。
【図２】実施例１の半導体装置に用いられているリード
フレーム成形工程後のリードフレームの形状を示す平面
図である。
【図３】(ａ)、(ｂ)はそれぞれ実施例１の半導体装置に
用いられているリードフレームの加工後の形状を示す平
面図及び側面図である。
【図４】(ａ)、(ｂ)はそれぞれ実施例３の半導体装置の
内部構造を示す要部平断面図及び要部側断面図である。
【図５】この発明の実施例２の半導体装置の内部構造を
示す要部側断面図である。
【図６】(ａ)、(ｂ)はそれぞれ従来の半導体装置に用い
られているリードフレームを示す平面図及び側面図であ
る。
【図７】従来の半導体装置の内部構造を示す要部側断面
図である。
【符号の説明】
１ アイランド ２ インナーリード ５、１３ ＩＣチップ ６ 電極 ６ｇ グランド電極 ７、１１ ワイヤー ８、１０、１２ インナーリード残部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップがアイランド上にダイボンド
    され、前記ＩＣチップ上の電極とインナーリードとがワ
    イヤーボンディングされ、前記ＩＣチップ回りを樹脂封
    止してなる半導体装置において、 前記インナーリードを前記アイランドから切り離した際
    のインナーリード残部が、前記アイランドに残留してい
    ることを特徴とする半導体装置。
  2. 【請求項２】 インナーリード残部が上方に曲げられ前
    記インナーリード残部の上面の高さがＩＣチップの上面
    の高さと同程度にされており、前記ＩＣチップ上のグラ
    ンド電極が前記インナーリード残部の上面にワイヤーボ
    ンディングされていることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 アイランドとこのアイランドに連結され
    たインナーリードとを有するリードフレームを成形する
    リードフレーム成形工程と、前記アイランド上にＩＣチ
    ップをダイボンドするダイボンド工程と、前記ＩＣチッ
    プ上の電極と前記インナーリードとを接続するワイヤー
    ボンディング工程と、前記ＩＣチップ回りを樹脂封止す
    るモールディング工程とを備えた半導体装置の製造方法
    において、 前記ダイボンド工程の後、前記アイランドにインナーリ
    ード残部を残して前記アイランドから前記インナーリー
    ドを切り離してから、前記ワイヤーボンディング工程を
    行うことを特徴とする半導体装置の製造方法。
JP4349168A 1992-12-28 1992-12-28 半導体装置及びその製造方法 Pending JPH06204389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4349168A JPH06204389A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4349168A JPH06204389A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06204389A true JPH06204389A (ja) 1994-07-22

Family

ID=18401934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4349168A Pending JPH06204389A (ja) 1992-12-28 1992-12-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06204389A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204084A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体集積回路装置用リードフレーム及びその製造方法
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
CN116259549A (zh) * 2022-12-30 2023-06-13 深圳真茂佳半导体有限公司 一种双面散热功率半导体的封装方法及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204084A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体集積回路装置用リードフレーム及びその製造方法
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
CN116259549A (zh) * 2022-12-30 2023-06-13 深圳真茂佳半导体有限公司 一种双面散热功率半导体的封装方法及封装结构
CN116259549B (zh) * 2022-12-30 2023-10-31 深圳真茂佳半导体有限公司 一种双面散热功率半导体的封装方法及封装结构

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US5723899A (en) Semiconductor lead frame having connection bar and guide rings
JP4945508B2 (ja) 半導体装置
JP3118167B2 (ja) 電子パッケージおよびその製造方法
US5021864A (en) Die-mounting paddle for mechanical stress reduction in plastic IC packages
JPH0273660A (ja) 半導体装置用リードフレーム
JPH08111491A (ja) 半導体装置
US20010033011A1 (en) Semiconductor package having a die pad with downward-extended tabs
JP2746224B2 (ja) 半導体装置およびその製造方法
JPH06204389A (ja) 半導体装置及びその製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
KR0132404Y1 (ko) 반도체 패키지
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2713141B2 (ja) 半導体装置
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH02278857A (ja) 樹脂封止型半導体装置
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JP2003243599A (ja) リードフレーム及び半導体装置
JPH06268144A (ja) 半導体集積回路装置
JP2005135938A (ja) 半導体装置およびその製造方法
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
KR0157891B1 (ko) 반도체 패키지
JPH02202046A (ja) リードフレームおよびこれを用いた半導体装置の製造方法