JP3118167B2 - 電子パッケージおよびその製造方法 - Google Patents

電子パッケージおよびその製造方法

Info

Publication number
JP3118167B2
JP3118167B2 JP07246188A JP24618895A JP3118167B2 JP 3118167 B2 JP3118167 B2 JP 3118167B2 JP 07246188 A JP07246188 A JP 07246188A JP 24618895 A JP24618895 A JP 24618895A JP 3118167 B2 JP3118167 B2 JP 3118167B2
Authority
JP
Japan
Prior art keywords
ground
lead frame
lead
semiconductor device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07246188A
Other languages
English (en)
Other versions
JPH08125094A (ja
Inventor
スティーブン・ジョエル・ディフェンダファー
ハッセイン・シャウカタラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08125094A publication Critical patent/JPH08125094A/ja
Application granted granted Critical
Publication of JP3118167B2 publication Critical patent/JP3118167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路を実装す
ることができるリードフレーム、リードフレームを有す
る電子パッケージ、およびリードフレームおよび電子パ
ッケージの製造方法に関する。
【０００２】
【従来の技術】複数の集積回路チップを有する電子回路
パッケージは、コンピュータから、広範囲のデバイス、
例えば、とりわけ自動車および家庭電気製品のコンピュ
ータ制御まで、種々の周知の応用に広く用いられてい
る。複合システムのための電子回路パッケージは、典型
的に、多数の相互接続された集積回路チップで構成され
ている。集積回路チップは、一般に、シリコンあるいは
ヒ化ガリウムのような半導体材料から作られる。微細な
回路は、既知のフォトリソグラフィ技術を用いて、集積
回路チップの多くの層で形成される。集積回路チップ
は、プリント配線板に実装されるパッケージに搭載する
ことができる。集積回路チップを有するパッケージは、
典型的に、はんだ付けあるいは種々の他の既知の技術に
より、プリント配線板上の導体パターンに、機械的に取
り付けられる多数の外部ピンを有する。
【０００３】それらの集積半導体チップが実装されるパ
ッケージは、典型的に、基板あるいは他のチップ実装デ
バイスを有する。そのような基板の一例がリードフレー
ムである。高性能リードフレームは、典型的に、電源
面，グラウンド面，および信号面を有する多層構造であ
る。リードフレームはまた、典型的に、少なくとも、半
導体集積チップが実装される領域と、集積半導体チップ
の電源サイト，グラウンド・サイトおよび／または信号
サイトが電気的に取り付けられる複数の電源リード，グ
ラウンド・リードおよび／または信号リードとを有す
る。半導体集積チップは、接着剤、あるいは、当業者に
一般に知られているリードフレームにそのようなチップ
を取り付けるためのはんだ付けのような他の技術を用い
て、リードフレームに取り付けることができる。チップ
上の電源サイト，グラウンド・サイト，および信号サイ
トは、リードフレームの選ばれた電源面，グラウンド
面，および信号面，あるいは個々のリードに、電気的に
接続することができる。
【０００４】集積回路チップがリードフレームに取り付
けられると、リードフレームは保護エンクロージャで包
み込むか、あるいはカプセル封止することができる。そ
のようなエンクロージャは、プラスティックによるカプ
セル封止、あるいはプラスティック，セラミック，ある
いは金属で形成された多部品ハウジングを含むことがで
きる。エンクロージャは、物理的，電気的および／また
は化学的損傷から、リードフレームおよび装着されたチ
ップを保護することができる。リードフレームおよび装
着されたチップは、例えば、他のリードフレームあるい
はデバイスと一緒に、回路ボードあるいはカードに実装
することができる。回路ボードあるいはカードは、とり
わけコンピュータ，自動車，家庭電気製品のような広範
囲のデバイスに組み込むことができる。
【０００５】複数の層を有する典型的な既知のリードフ
レームは、製造するのに複雑で高価である。今日典型的
に用いられる高集積回路に高密度のリードを収容するた
めの解決法として、多数の面が既知のリードフレームの
構成に含まれている。グラウンド，電源，および信号の
ような単一機能を有する多数の面は、特にノイズのよう
な電気的妨害を軽減するために、多数の面を電気的に絶
縁するための試みとして、フレームの構成に組み込まれ
ていた。層は既知の技術を用いて作製されなければなら
ない。したがって、多層リードフレームは、機能的に有
効であるにもかかわらず、非常に複雑でコスト効率が低
い。
【０００６】
【発明が解決しようとする課題】本発明は、既知のリー
ドフレームに関する問題を解決するためになされた。
【０００７】したがって、本発明の目的は、典型的な既
知のリードフレームよりも低いコストで製造することが
できる、あまり複雑でないリードフレームを提供するこ
とにある。
【０００８】また、本発明の目的は、より少ない材料を
用いて、より早く製造することができるリードフレーム
を提供することにある。
【０００９】本発明の他の目的は、グラウンド面機能を
有する単一層リードフレームを提供することにある。
【００１０】本発明のさらに他の目的は、単一層内にグ
ラウンド機能および信号機能のような多数の機能を有す
る単一層リードフレームを提供することにある。
【００１１】本発明のさらに他の目的は、既知のリード
フレームよりも多くのグラウンド・リードを用いて、チ
ップを装着することを可能にするグラウンド・リングを
提供することにある。
【００１２】
【課題を解決するための手段】好適な態様によれば、本
発明は、電子パッケージの製造方法である。この発明
は、単一層の材料から形成されたリードフレームを準備
する工程を含む。リードフレームは、半導体チップ支持
部，複数の信号リード，およびチップ支持部をほぼ取り
囲む共通グラウンド部を有する。
【００１３】この方法はまた、リードフレームの半導体
チップ支持部上に、複数の信号サイトおよび複数のグラ
ウンド・サイトを有する半導体チップを装着する工程を
含む。さらに、この方法は、半導体の信号サイトのうち
の選ばれた信号サイトを、リードフレームの各信号リー
ドに電気的に接続する工程を含む。半導体チップのグラ
ウンド・サイトのうちの選ばれたグラウンド・サイトを
また、リードフレームの共通グラウンド部に電気的に接
続する。この方法はまた、互いに、およびリードフレー
ムの共通グラウンド部から、信号リードの各々を電気的
に絶縁する工程を含む。
【００１４】好適な態様によれば、本発明はまた、単一
層の電気的導電材料，半導体チップ支持部，半導体チッ
プ支持部をほぼ取り囲み、半導体チップ支持部に電気的
に接続された共通グラウンド部，互いにおよび共通グラ
ウンド部から電気的に絶縁された複数の信号リード，お
よび共通グラウンド部に電気的に接続された複数のグラ
ウンド・リードを有するリードフレームである。
【００１５】追加の好適な態様によれば、本発明はま
た、リードフレームを有する電子パッケージに関する。
リードフレームは、単一層の電気的導電材料，半導体チ
ップ支持部，半導体チップ支持部をほぼ取り囲み、半導
体チップ支持部に電気的に接続された共通グラウンド
部，互いにおよび共通グラウンド部から電気的に絶縁さ
れた複数の信号リード，および共通グラウンド部に電気
的に接続された複数のグラウンド・リードを有してい
る。複数の信号サイトおよび複数のグラウンド・サイト
を有する半導体チップは、リードフレームの半導体チッ
プ支持部上に実装される。複数の電気的接続部は、前記
半導体チップの前記信号サイトのうちの選ばれた信号サ
イトとリードフレームの各信号リードとの間に設けら
れ、また、複数の電気的接続部が、半導体チップのグラ
ウンド・サイトのうちの選ばれたグラウンド・サイトと
リードフレームの各グラウンド・リードとの間に設けら
れる。
【００１６】本発明のさらに他の目的および効果は、以
下の詳細な説明から当業者に容易に明らかになるであろ
う。本発明を実施する意図された最良の形態の説明によ
って、本発明の好適な実施例を説明している。本発明
は、他のおよび異なる実施例が可能であり、それらは本
発明から逸脱することなく、種々の点で変更が可能であ
る。よって、以下の図面および説明は、本発明を限定す
るものではない。
【００１７】
【発明の実施の形態】電子パッケージングに現在使用さ
れている典型的な高性能リードフレームは、複数の層を
有している。そのようなパッケージの例は、多層モール
ド・プラスティック・パッケージである（Ｄ．Ｍａｌｌ
ｉｋ ｅｔ ａｌ．，Ｍｕｌｔｉ−Ｌａｖｅｒ Ｍｏｌ
ｄｅｄ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ； ’８９
Ｊａｐａｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔ
ｒｏｎｉｃ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｅｃｈｎ
ｏｌｏｇｙ Ｓｙｍｐｏｓｉｕｍ（ＩＥＭＴ），Ｎａｒ
ａ Ｃｉｔｙ，Ｊａｐａｎ，Ａｐｒｉｌ，２７，１９８
９）。そのようなパッケージの個々の層は、信号面，グ
ラウンド面および電源面として機能する。
【００１８】しかし、多層リードフレームの製造には、
非常に多くの時間と材料を必要とする。これらのパッケ
ージの必要性は、回路集積が増大するにつれて、非常に
増大している。回路集積が増大するにつれて、集積回路
チップから出るリードの数が増大する。これらリード
は、リードフレームに、チップが一部を構成するデバイ
スあるいは全パッケージに最終的に接続されなければな
らない。
【００１９】そのような多層リードフレームが有効であ
るとしても、それらは構成および構造において複雑であ
る。層を作製するためには、複数の工程が使用されなけ
ればならない。また、機能層のそれぞれにリードを設け
なければならない。リードは、各層において、エッチン
グでき、あるいは他の処理を加えることができる。その
ような構造の作製は時間と材料を必要とする。
【００２０】本発明は、既知のリードフレーム構成に存
在する問題を解決するためになされた。集積回路チップ
２を装着するために、単一層構造内にグラウンド・リー
ド９および信号リード１３の両方を収容する簡単な単一
層リードフレーム構造１を提供することにより、本発明
は、既知の単一および多層リードフレーム構成のための
効果的で経済的な解決法を与える。本発明は、単一層部
材１にグラウンド・リード９および信号リード１３を与
えるだけでなく、グラウンド面機能にグラウンド・バス
構造を与える改良された単一層リードフレームを提供す
る。
【００２１】本発明において、図４〜図７に示され、ま
たダイとして一般に知られる半導体集積チップ２は、種
々の技術を用いて通常のダイボンド・パッド構造３にバ
ックボンドすることができる。図４〜図７において、チ
ップ２をダイボンド・パッド３に装着するボンディング
材料は参照番号４によって示される。ダイボンド・パッ
ド３は、既知の構成とすることができる。ダイボンド・
パッド３は、タイ・バー７によって、グラウンド・バス
・リング５に接続することができる。外部グラウンド・
リード９は、リードフレーム１およびチップ２を、外部
の回路ボードまたはカード，他のパッケージ，あるいは
デバイス（図示せず）に接続するために設けることがで
きる。グラウンド・リード９は、グラウンド・バス・リ
ング５に接続することができる。このグラウンド・リン
グ５および関連したグラウンド・リード９は、従来のリ
ードフレーム構成よりも多くのグラウンド接続を可能に
する。ダイボンド・パッド３は、タイ・バー７によりダ
ウンセットすることができる。これは通常のワイヤ・ボ
ンディング・ツールの利用可能性を与え、それによっ
て、本発明が、既存の装置を用いる既知のボンディング
および接続技術と共に使用できることを可能にする。
【００２２】図１は、本発明による単一層リードフレー
ムの実施例を示す。図２は、ダイボンド・パッド３の構
造の拡大図である。図１および図２に示された実施例
は、単一層リードフレーム１を有している。リードフレ
ーム１は、好適には、電気的導電材料で形成される。材
料は金属とすることができる。リードフレーム１および
その構成要素を形成できる材料の例は、とりわけ、銅，
銅合金，およびニッケル−鉄合金を含む。しかし、他の
材料を用いて、ここで述べたように機能するリードフレ
ーム１を形成することができる。
【００２３】リードフレーム１は、好適には、中央に配
置されたダイボンド・パッド３を有している。ダイボン
ド・パッド３はまた、ダイ・パッドあるいはダイ・パド
ルのような他の名称で知られている。ダイボンド・パッ
ド３は、半導体集積チップ２が装着される基板として働
く。ダイボンド・パッド３のサイズは、リードフレーム
１が用いられている応用にしたがって変更することがで
きる。特に、ダイボンド・パッド３は、好適には、その
上に装着される半導体チップを収容するのに十分なサイ
ズであり、チップ２に対して十分な量のスペースを与
え、ダイボンド・パッド３を形成するために用意された
材料の使用を最適化し、構造的に強固であることを保証
するようにダイボンド・パッド３の物理的および電気的
要件を満足させ、チップ２およびリードフレーム１が適
切に機能することを可能にするように形成される。ダイ
ボンド・パッド３の厚さは、少なくとも部分的には、上
述の構成要件にしたがって、変更することができる。ダ
イボンド・パッド３は、正方形，長方形，八角形，円，
楕円のような適切な形状，あるいは他の適切な形状を有
することができる。図１および図２に示された実施例に
おいては、ダイボンド・パッド３は長方形である。
【００２４】ダイボンド・パッド３の寸法は、数ある要
因の中で、ダイ２のサイズ，パッケージの種類，および
使用されるワイヤ・ボンダの性能に依存する。代表的な
実施例においては、本発明のリードフレーム１の厚さ
は、約０．００５インチ（約０．１２７ｍｍ）から約
０．０１５インチ（約０．３８１ｍｍ）である。しか
し、リードフレーム１の厚さは、数ある要因の中で、パ
ッケージの種類，多数のグラウンド・リード９と信号リ
ード１３，およびリードフレーム１の材料の特性に依存
する。より強固で、より高い導電性材料の進歩が、より
小さい厚さの材料の使用を可能にすることができる。
【００２５】本発明の単一層リードフレーム１のダイボ
ンド・パッド３は、好適には、グラウンド面として機能
する。それによって、ダイボンド・パッド３は、他の既
知のリードフレームにおいて多層構造の１つの層により
実行される単一層構造内のグラウンド面の機能を与え
る。このように、本発明は、多層構造の利点を、単一層
構造で与える。単一層構造は、多層構造よりも簡単であ
り、かつコスト効率が良く、とりわけ多量の材料および
エネルギを節約し、製造がさらに容易である。
【００２６】本発明のリードフレーム１のダイボンド・
パッド３は、好適には、グラウンド・リング５で取り囲
まれている。グラウンド・リング５は、好適には、図１
および図２に示された実施例のように、ダイボンド・パ
ッド３を完全に取り囲む。あるいはまた、グラウンド・
リング５は、ダイボンド・パッド３に各々が接続される
複数のセクションで構成することができる。そのような
セクションは、電気的に接続することができる。グラウ
ンド・リング５の形状および表面積は、リードフレーム
１および支持部のサイズをも含め、応用にしたがって変
更できる。リードフレームは、数ある要因の中で、その
構造的安定性、グラウンド・リング５に取り付けること
が必要であるチップ２からのグラウンド・リード１０の
数、および、グラウンド・リング５から出なければなら
ないグラウンド・リード９の数を維持することを要求す
る。
【００２７】図１および図２に示されたように、グラウ
ンド・リング５は、ダイボンド・パッド３の周囲の多数
の位置に設けられた複数の支持部材すなわちタイ・バー
７で、ダイボンド・パッド３に接続することができる。
グラウンド・リング５が２つ以上のセグメントを有する
実施例において、セグメントは、１つ以上の支持部材７
により、ダイボンド・パッド３に個々に接続することが
できる。好適には、支持部材７は、ダイボンド・パッド
３と同じ材料で形成される。好適には、グラウンド・リ
ング５およびダイボンド・パッド３は、同じ材料片で形
成される。好適な実施例においては、少なくとも１つの
支持部材７が、ダイボンド・パッド３の各側部に設けら
れ、ダイボンド・パッド３に適切な構造的支持を与え
る。
【００２８】図１に示された実施例において、支持部材
すなわちタイ・バー７は、ほぼＺ形状である。タイ・バ
ー７は、ベンドすなわちキンク８を有するので、ダイボ
ンド・パッド３は片寄る、すなわちグラウンド・リード
９，信号リード１３およびリードフレーム１の他の部分
の面よりわずかに下に配置される。したがって、ダイ２
は、パッケージの中心に配置することができる。ダイ２
を片寄らせることは、特にプラスティック・パッケージ
においてダイへの応力を最小にし、ダイを片寄らせるこ
とは当業者には周知である。ダイ２が片寄る程度は、タ
イ・バー７のベンディングあるいはキンキングの程度に
依存し、少なくとも一部分はダイ２の厚さに依存する。
図３はまた、ダイボンド・パッドのコーナーに設けられ
たタイ・バー７Ａを有するリードフレーム１のダイボン
ド・パッド３の上面図を表している。これらのタイ・バ
ー７Ａは、図１および図２に示された実施例のタイ・バ
ー７と同様に十分機能することができる。
【００２９】リードフレーム１の片面上のダイボンド・
パッド３によって、チップ２はパッケージの中央に保持
され、結果として対称的なパッケージを形成する。チッ
プ２のこの働きは、一般に、チップのダウン・セッティ
ングとして知られている。チップ２のダウン・セッティ
ングは、対称的なパッケージを与え、パッケージの性能
を最適化し、チップに働く力を軽減させる。チップ２を
ダウンセットして、ある他の目的を達成する、例えば通
常のワイヤ・ボンディング・ツールを用いることができ
る。
【００３０】支持部材７はまた、グラウンド・リング５
とダイボンド・パッド３との間の直線形状のような他の
形状で形成することができる。ダイボンド・パッド３を
グラウンド・リング５に接続する支持部材７の数，形
状，および他の特性を最適化して、デバイスの電気的特
性を最適化することができる。同様に、ダイボンド・パ
ッド３およびグラウンド・リング５の周囲の支持部材７
のスペースを最適化して、リードフレーム構造の電気的
および物理的特性の両方を最適化することができる。
【００３１】ダイボンド・パッド３に装着されたチップ
２上のグラウンド・サイト（図示せず）は、グラウンド
・リング５の周囲の多数のサイトに直接結合することが
でき、対応する個々のグラウンド・リードへの個々の配
線の必要性はない。チップ上のグラウンド・サイトをグ
ラウンド・リングに接続するリード１０は、図４〜図７
の断面図に見ることができる。チップ２のグラウンド・
サイト（図示せず）とグラウンド・リング５との間の電
気的接続は、当業者に既知の技術を用いて形成すること
ができる。例えば、図４〜図７は、チップ２上のグラウ
ンド・サイトおよび信号サイト（図示せず）を、グラウ
ンド・リード９および信号リード１３に各々電気的に接
続するボンディング・ワイヤ１０および１１を示してい
る。
【００３２】チップ２を本発明のグラウンド・リング５
に電気的に接続することは、本発明のリードフレーム１
を有するパッケージの構造を非常に簡単にする。また、
種々のグラウンド・サイトを有するチップに対し、汎用
グラウンド・リングを用いて、特殊なグラウンド・リー
ドを設ける必要性を排除し、また、新しい特殊なグラウ
ンド・リードをチップ上の特殊なグラウンド・サイトに
識別して接続するための必要性を排除することができ
る。さらに、チップの各グラウンド・サイトに接続する
個々のグラウンド・リードを設ける必要はなく、従来の
リードフレーム構成におけるよりも非常に多くのグラウ
ンド・サイトを有するチップを装着することができる。
【００３３】図１に示されるように、複数のグラウンド
・リード９を、グラウンド・リング５から放射状に出る
ようにして、リング５に接続することができる。これら
のグラウンド・リード９は、最終的に、図４〜図７に示
されたリード１０を経てチップ２に接続される。グラウ
ンド・リード９は、グラウンド・リング５から延び、回
路ボードあるいはカード（図示せず）の対応する要素、
あるいはこの発明のリードフレーム１および装着された
チップ２が収容されるパッケージに最終的に接続され
る。
【００３４】リードフレーム１が形成されるとき、グラ
ウンド・リード９および信号リード１３は、図３に示さ
れるように、リードフレーム１を好適に完全に囲むダム
・バー１４に接続される。グラウンド・リード９および
信号リード１３は、好適には、ダム・バー１４を越えて
外側タイ・バー１５に延びる部分１９を有している。外
側タイ・バー１５はまた、図１および図３に示されるよ
うにリードフレーム１の各側部に沿って好適に延びてい
る。あるいはまた、外側タイ・バー１５は、ダイボンド
・パッド３，グラウンド・リング５，グラウンド・リー
ド９，信号リード１３，およびリードフレーム１の他の
要素を完全に囲むように延びている。図１および図３に
示されるように、外側タイ・バー１５がリードフレーム
の各側部に沿って延びる複数のセグメントを形成するな
らば、それらを、リードフレーム１を形成することがで
きる全構造の他の部分１７に接続することができる。ダ
ム・バー１４および外側タイ・バー１５は、チップ２の
接続および他の処理の際に、リードフレーム１を構造的
に安定させるのに役立つ。以下に詳細に述べるように、
チップ２が装着され、他の処理が行われた後に、ダム・
バー１４および外部タイ・バー１５は、リードフレーム
１の構造から除去することができる。またリードとショ
ートするのを避けるために、リードフレーム１を経て電
力を供給する前に除去されなければならない。
【００３５】グラウンド・リード９は、リードフレーム
１の他の部分と同じ材料で作ることができる。グラウン
ド・リード９は、ダイボンド・パッド３およびグラウン
ド・リング５と一体に形成することができ、あるいは、
それに取り付けることができる。一実施例においては、
グラウンド・リード９は、材料シートからパターン化さ
れた部分を打ち抜く既知の方法により、リードフレーム
１の他の部分と一緒に材料シートからそれらを打ち抜く
ことにより形成される。そのような実施例においては、
グラウンド・リード９は、リードフレーム１の他の部分
と同時に打ち抜くことができ、あるいは、リードフレー
ムの他の部分が打ち抜かれるのとは異なる時に、個々に
あるいは全て一緒に打ち抜くことができる。
【００３６】あるいはまた、グラウンド・リード９は、
リードフレームが形成される材料シートをエッチングす
ることにより形成することができる。そのような実施例
においては、グラウンド・リード９は、材料シートにリ
ードをエッチングする既知の技術を用いて形成すること
ができる。
【００３７】追加のグラウンド・リード９は、グラウン
ド・リング５にリードをワイヤ・ボンディングすること
により、リードフレーム上に設けることができる。ある
いはまた、追加のグラウンド・リード９は、チップ２の
全てのグラウンド・サイト（図示せず）をグラウンド・
リング５に直接ボンディングし、図１に示されるように
グラウンド・リング５をグラウンド・リード９に接続す
ることにより設けることができる。
【００３８】リードフレーム１はまた、複数の信号リー
ド１３を有している。信号リード１３は、ワイヤ・ボン
ディングあるいは電気的接続部を形成する他の既知の技
術を用いて、チップ２上の信号サイト（図示せず）にボ
ンディングすることができる。信号リード１３は、好適
には、互いに、および共通グラウンド・リング５および
グラウンド・リード９から電気的に絶縁されている。図
１に示されるように、信号リード１３およびグラウンド
・リード９は、好適には、全リードフレーム１をほぼ完
全に取り囲むダム・バー１４に最初に取り付けることが
できる。図１〜図３に示されるように、グラウンド・リ
ング５に最も近い信号リード１３の端部は、いかなる構
造によっても支持されず、グラウンド・リング５にそれ
らを接続することは、デバイスを電気的にショートする
結果になる。一方、信号リードがチップ２の信号サイト
（図示せず）に接続することができるように、ダム・バ
ー１４および外部タイ・バー１５は、所定の位置に信号
リード１３を保持する。ダム・バー１４および外側タイ
・バー１５への接続は、後述するように、チップ２が装
着され、構造が封止された後、切断される。
【００３９】リードフレーム１が処理され、チップ２が
装着され、グラウンド・リング５，グラウンド・リード
９および信号リード１３，あるいは他のデバイス，要素
あるいは支持部に電気的に接続される際、ダム・バー１
４および外側タイ・バー１５は、信号リード１３および
グラウンド・リード９を物理的に支持する。リード・フ
レーム１および装着されたチップ２が、保護エンクロー
ジャ部材でカプセル封止され、あるいは包み込まれる
際、外側タイ・バー１５はまた、リードフレーム１およ
び装着されたチップ２を支持し、固定することができ
る。信号リード１３およびグラウンド・リード９は、チ
ップ２へのそれらの接続、およびカプセル封止材料ある
いは保護カバーにより、支持することができる。
【００４０】グラウンド・リード９のように、本発明の
信号リード１３はまた、複数の方法で形成することがで
きる。例えば、信号リード１３は、リードフレーム１が
形成される材料シートを打ち抜くことにより形成するこ
とができる。このようにグラウンド・リード９あるいは
信号リード１３を形成する際に、ダイを形成することが
できる。このダイは、材料シートにダイを押しつけ、シ
ートを切断することにより、材料シートからリードフレ
ームを切断するようにパターンに形成されたシャープな
エッジを有している。あるいはまた、グラウンド・リー
ド９および／または信号リード１３は、単一のシャープ
なエッジで打ち抜くことにより個々に形成することがで
きる。他の実施例においては、グラウンド・リード９お
よび／または信号リード１３は、例えば、材料シートを
レーザで切断することにより形成することができる。さ
らに、グラウンド・リード９および／または信号リード
１３は、一般に既知のエッチング技術を用いて、リード
フレームにそれらをエッチングすることにより形成する
ことができる。他の技術を用いて、信号リード１３，グ
ラウンド・リード９，ダイボンド・パッド３，支持部材
７，７Ａ，１２，１４，１５，および／またはリードフ
レーム１の他の部分を形成することができる。
【００４１】リードフレーム１はまた、タイ・バーとし
て知られ、グラウンド・リング５あるいはリードフレー
ム１の他の部分に取り付けられた複数の電気的に接続さ
れた支持部材１２を有している。これらの支持部材１２
は、リードフレーム１を、回路ボード（図示せず），回
路カード（図示せず），あるいはチップ２およびリード
フレーム１が組み込まれる他のデバイス（図示せず）に
物理的に取り付けることができる。あるいはまた、支持
部材１２は、リードフレーム１の処理の間のみ使用する
ことができ、処理が終了した後、切断することができ
る。
【００４２】グラウンド・リード９、信号リード１３、
支持部材７，７Ａ，１２，１４，１５、およびグラウン
ド・リング５は、本発明の単一層リードフレーム１のダ
イボンド・パッド３が形成されるのと同じ材料（上述の
それらの材料を含む）で形成することができ、あるい
は、他の適切な材料で形成することができる。
【００４３】本発明はまた、電子パッケージを含んでい
る。電子パッケージの例は、上述され図１〜図３に示さ
れたリードフレーム１を含む、図４〜図７に示されてい
る。そのような電子パッケージは、上述したリードフレ
ーム１を有している。また、本発明による電子パッケー
ジは、好適には、ダイボンド・パッド３に取り付けられ
た複数の信号サイト（図示せず）および複数のグラウン
ド・サイト（図示せず）を含む半導体チップ２を有して
いる。
【００４４】チップ２は、既知のチップ装着技術を用い
て装着することができる。例えば、接着剤を用いてチッ
プを装着することができる。他の実施例においては、金
属ボンディング技術を用いて、チップをダイボンド・パ
ッドに固定することができる。そのような金属ボンディ
ング技術は、はんだ付けおよび金／シリコン共晶を含ん
でいる。好適には、チップをダイボンド・パッドに装着
するために使用される材料は、電気的に導電性であるの
で、ダイボンド・パッドはグラウンド面として動作す
る。チップ２をダイボンド・パッド３に固定する材料
は、図４〜図６で参照番号４により示される。
【００４５】本発明による電子パッケージはまた、半導
体チップ２上のグラウンド・サイト（図示せず）とリー
ドフレーム１のグラウンド・リング５との間に形成され
た複数の電気的接続部１０、および半導体チップ２上の
信号サイト（図示せず）とリードフレームの信号リード
１３との間に形成された複数の電気的接続部１１を有す
ることができる。半導体チップ２のグラウンド・サイト
および信号サイトと、リードフレーム１の多数のグラウ
ンド・リード，信号リード１３およびグラウンド・リン
グ５との間の電気的接続部は、既知の方法で形成するこ
とができる。例えば、ワイヤ・ボンディングを用いて、
それらの電気的接続部を形成することができた。
【００４６】さらに、上述のように、本発明のリードフ
レーム１および半導体チップ２を有する電子パッケージ
はまた、エンクロージャを有している。図４は、本発明
によるリードフレーム１の実施例を示す。この実施例で
は、チップ２は装着され、グラウンド・サイトおよび信
号サイトに接続され、全構造はエンクロージャによって
包み込まれている。エンクロージャ２０は、好適には、
単一パッケージに全リードフレーム１およびチップ２を
包み込む。エンクロージャ２０は、金属，セラミック，
プラスティック，あるいは他の適切な材料で形成するこ
とができる。
【００４７】エンクロージャ２０は、第１のベース部材
２２およびカバー部材２４を有することができる。リー
ドフレーム１はベース部材２２上に配置することがで
き、カバー部材２４は、ベース部材と、リードフレーム
のベース部材が取り付けられる側とは反対側との上に設
けることができる。リードフレーム１の側部は、好適に
は、電気的に絶縁するエポキシのような電気的絶縁材料
２５で、ベース部材２２およびカバー部材２４に接続さ
れる。エンクロージャの部材２２および２４が電気的導
電材料で形成され、ダイボンド・パッド３に隣接する部
材、すなわち図４に示される実施例では部材２２が、ダ
イボンド・パッド３およびチップ２に電気的に接続され
るならば、電気的絶縁材料２５を用いることは、特に重
要である。図４に示される実施例においては、チップ２
とエンクロージャ２０の配置は、チップ・フェーシング
ダウンまたはキャビティ・ダウン配置として知られてい
る。
【００４８】電気的絶縁材料２５は、エンクロージャ２
０の部材、したがって、リードフレーム１上に配置され
たエンクロージャの部材に設けることができる。好適に
は、電気的絶縁材料２５は、グラウンド・リード９およ
び信号リード１３に係合して、それらを固定する。
【００４９】図４に示されるように、エンクロージャ２
０の部材２２は、リードフレーム１のダイボンド・パッ
ド３に取り付けることができる。種々の既知の材料を用
いて、チップ２をリードフレーム１に装着することがで
きる。金属あるいは他の電気的導電材料が、エンクロー
ジャ２０を形成するのに使用されるならば、電気的に導
電性のエポキシおよび銀充填エポキシのような電気的導
電材料は、ダイボンド・パッド３がグラウンド面として
働くのを可能にする。他の材料および方法を用いて、エ
ンクロージャ２０をリードフレーム１に取り付けること
ができる。
【００５０】リードフレーム１，チップ２，信号リード
１３およびグラウンド・リード９をエンクロージャ２０
内に包み込んだ後、リードフレーム１が形成される構造
のダム・バー１４，外側タイ・バー１５，および他のセ
クション１７を切断することができる。リードフレーム
１の個々のグラウンド・リード９および／または信号リ
ード１３の間のダム・バー１４の部分はまた、好適に
は、エンクロージャ２０の取り付け後、切断される。好
適には、エンクロージャ２０は、ダム・バー１４よりわ
ずかに内側のリードフレーム１上に延在する。
【００５１】電子パッケージはまた、電気的絶縁材料３
０内にリードフレーム１および半導体チップ２をカプセ
ル封止することにより形成されるエンクロージャを有す
ることができる。そのような電子パッケージの例が、図
５〜図７に示されている。そのような絶縁材料は、とり
わけ、Ｈｙｓｏｌ ＭＧ４６Ｆ（Ｄｅｘｔｅｒ Ｃｏｒ
ｐｏｒａｔｉｏｎにより製造），住友 ＥＭＥ−６３０
０Ｈ，東芝 ＫＥ−３００Ｊを含んでいる。カプセル封
止３０あるいはエンクロージャ２０は、物理的損傷およ
び電子的損傷の両方から電子パッケージを保護すること
ができる。
【００５２】リードフレーム１および装着されたチップ
２は、エンクロージャ２０をリードフレームに取り付け
るプロセスにおける同じ箇所でプラスティックあるいは
他の材料でカプセル封止することができる。好適な実施
例においては、カプセル封止３０は、エンクロージャ２
０に対するのと同様の距離、言い換えると、ダム・バー
１４の近辺で、リードフレーム１に沿って延びている。
カプセル封止材料３０は、通常のモールディング技術で
リードフレーム１に供給することができる。
【００５３】図６に示される実施例においては、金属ス
ラグ２６が、チップ２が装着される側と反対側でダイボ
ンド・パッド３に取り付けられている。リードフレーム
１が一定の処理を受けるとき、金属スラグ２６は、一定
の状況において、熱放散器として作用することができ
る。金属スラグ２６と同様に機能する他の材料で作られ
たスラグをまた、リードフレーム１に取り付けることが
できる。次に、リードフレーム１，装着されたチップ
２，スラグ２６，他の要素は、プラステッィク・モール
ディング化合物３０でカプセル封止することができる。
幾つかの実施例においては、少なくともスラグ２６の一
部を露出させ、カプセル封止材料３０でカバーされない
ままとすることができる。他の実施例においては、全ス
ラグ２６は、カプセル封止材料３０でカバーされる。後
述するように、スラグ２６がカバーされるかどうか、あ
るいはどの程度カバーされるかは、パッケージの性能に
影響する。
【００５４】チップ２のように、金属スラグ２６は、銀
充填エポキシのような電気的導電性エポキシで、リード
フレーム１のダイボンド・パッド３に取り付けることが
できる。そのような実施例においては、金属スラグ２６
はまた、グラウンド面として作用することができる。ス
ラグ２６はまた、非電気的導電性エポキシのような他の
手段を用いて取り付けることができる。取り付け材料
は、参照番号２８で示されている。
【００５５】いかなる種類のエンクロージャ２０あるい
はカプセル封止３０が、リードフレーム１および装着チ
ップ２を包み込むために使用されるかにかかわらず、エ
ンクロージャあるいはカプセル封止後、隣接するリード
間のダム・バー部分は、リードを未接続のままにして切
断される。次に、外側タイ・バー１５が切断され、それ
によってグラウンド・リード９および信号リード１３の
端部の全てが除去される。最後に、グラウンド・リード
９および信号リード１３は、リードフレーム１を回路ボ
ード（図示せず）に取り付け、あるいはリードフレーム
１をソケット（図示せず）に差し込むための適切な形状
に曲げられる。そのような形は、回路ボードあるいはカ
ードの穴にはんだ付けするために９０°曲げリード、例
えば、Ｊリード、表面実装のためのかもめ型翼（ｇｕｌ
ｌ−ｗｉｎｇ）形状を含む。かもめ型翼形状として既知
の形状が、図４〜図６に示されている。これらの実施例
においては、リード９および１３は、リードフレーム１
の面の上方あるいは下方のどちらかの方向に曲げられ
る。次に、リード９および１３の先端は、リードフレー
ム１の面と平行になるように曲げられる。次に、パッケ
ージは、例えば、とりわけ、回路ボード，カードあるい
はデバイスに取り付けることができる。
【００５６】上述したように、リードフレーム１を包み
込む、およびカプセル封止する方法は、リードフレーム
の性能に影響する。スラグが取り付けられず、全体がカ
プセル封止されたリードフレームは、他の実施例と比較
して性能は悪い。しかし、そのような実施例はまた、最
も安価である。したがって、そのような実施例は、依然
として有用である。
【００５７】カプセル封止材料に包み込まれた装着スラ
グを有するカプセル封止リードフレームが、装着スラグ
なしの全体がカプセル封止されたリードフレームよりも
良好な性能を与える。しかし、この実施例はより高価で
ある。高価ではあるが、さらに良好な性能を与えるの
は、一部露出した装着スラグを有するリードフレームで
ある。
【００５８】より良好な性能は、金属パッケージに包み
込まれたリードフレームにより得ることができる。ま
た、この実施例は、さらに高価である。上述した他の比
較的高価な実施例は、セラミック・エンクロージャに包
み込まれるリードフレームである。もちろん、これらの
実施例は、本発明の一例にしかすぎない。本発明のいず
れの実施例を作製するかを決定するに際して、応用の性
能要件は、要求される価格あるいは経済性と共に重要で
ある。
【００５９】価格に関する説明は大体において事実であ
るが、価格は、少なくとも一部は、生産量，利用の可能
性，需要，および他の要因によって変わりうる。したが
って、価格に関する説明は、必ずしも支持できない。
【００６０】本発明はまた、上述したようにリードフレ
ームを形成する方法、および電子パッケージを形成する
方法を含んでいる。
【００６１】リードフレーム１を形成する方法は、好適
には、電気的導電材料のシートを供給する工程を含む。
材料シートは、レーザで切断し、あるいはダイで打ち抜
き、あるいは材料シートにパターンを形成する既知の適
切な方法で処理することができる。シートに形成された
パターンは、リードフレーム１のパターンである。した
がって、ダイボンド・パッド３、支持部材７，グラウン
ド・リング５，グラウンド・リード９，支持部材１２，
信号リード１３，ダム・バー１４，外部タイ・バー１
５，およびリードフレームの他の部分は、同時に形成す
ることができ、あるいは選択された技術を用いて個々に
形成することができる。リードフレーム１は１ロールの
フィルムのような材料シートから打ち抜くことができ、
リードフレームを打ち抜いて処理する装置と係合する要
素を含んでいる。本発明の単一層リードフレーム１の要
素はまた、個々に形成し、既知の技術を用いて結合する
ことができる。一実施例においては、ダイボンド・パッ
ド３およびグラウンド・リング５は、材料シートに形成
される。グラウンド・リード９および信号リード１３
は、エッチングあるいはダイ打ち抜きのような技術を用
いて、シートに別々に形成することができる。リード９
および１３はまた、ダイボンド・パッド３およびグラウ
ンド・リング５とは別個に形成され、取り付けられて、
リードフレーム１を形成する。
【００６２】本発明による電子パッケージを形成する方
法は、好適には、上述のように単一層リードフレーム１
を形成、あるいは単一層リードフレーム１を与えること
を含んでいる。半導体集積チップ２は、リードフレーム
１のダイボンド・パッド３に取り付けることができる。
チップ２は、接着方法，はんだ方法，金−シリコン共晶
方法，他の金属ボンディング方法，あるいは他の適切な
方法を用いて装着することができる。
【００６３】本発明による電子パッケージの形成におい
て、複数の電気的接続部１０は、半導体チップ２上のグ
ラウンド・サイト（図示せず）のうちの選ばれたグラウ
ンド・サイトと、リードフレーム１の共通グラウンド部
すなわちグラウンド・リング５上の選ばれたサイトある
いは付加された個々のグラウンド・リードとの間に各々
形成することができる。電気的接続部１１はまた、半導
体チップ２上の信号サイト（図示せず）のうちの選ばれ
た信号サイトと、リードフレーム１の各信号リード１３
との間に形成することができる。半導体チップ２のグラ
ウンド・サイトおよび信号サイトと、リードフレーム１
の多数のグラウンド・リード（図示せず）および信号リ
ード１３およびグラウンド・リング５との間の電気的接
続部１０および１１は、既知のように形成することがで
きる。例えば、ワイヤ・ボンディングを用いて、これら
の電気的接続部を形成することができた。さらに、電気
的接続部を形成するのに既知の他の方法を使用すること
ができる。
【００６４】ダイボンド・パッド３および装着チップ２
は、図４〜図６の実施例に示されるように、リードフレ
ーム１の面に対して片寄らせることができる。片寄り
は、前述した利点を与える。スラグ２６は、ダイボンド
・パッド３のチップ２が取り付けられる側と反対側に取
り付けることができる。ダイ・スラグ２６は、一般に、
リードフレーム１が、２つ以上の部材よりなるエンクロ
ージャ２０に包み込まれるよりもむしろ、完全にカプセ
ル封止される実施例に取り付けられる。
【００６５】本発明による電子パッケージの形成におい
て、本発明による単一層リードフレーム１および着装さ
れた半導体チップ２を、保護エンクロージャ２０内に入
れることができる。エンクロージャ２０は、好適には、
単一パッケージ内に、全リードフレーム１および装着チ
ップ２を包み込む。しかし、好適には、グラウンド・リ
ード９および信号リード１３は、少なくとも部分的に、
エンクロージャ２０から延在する。
【００６６】エンクロージャ２０は、第１ベース部材２
２およびカバー部材２４を有することができる。リード
フレーム１は、ベース部材２２上に配置し、カバー部材
２４は、リードフレームのベース部材が取り付けられた
側とは反対側で、ベース部材およびリードフレーム１上
に設けることができる。エンクロージャ２０の部材の１
つは、チップ２が取り付けられるのと反対側でダイボン
ド・パッド３に取り付けることができる。エンクロージ
ャの部材は、既知の材料および／または方法、特に、前
述した材料および方法で取り付けることができる。
【００６７】好適には、電気的絶縁材料２５は、エンク
ロージャ部材をリードフレームおよびリード９，１３に
取り付けるより前に、リードフレーム１に隣接する面上
のエンクロージャ２０の部材２２，２４の周囲に設ける
ことができる。電気的絶縁材料２５は、粘着性を持つこ
とができ、あるいはまた、電気的絶縁材料は、エンクロ
ージャの１つの部材上の層を、リードフレーム１および
反対のエンクロージャ部材上の材料に接着させるために
加熱することができる。絶縁材料２５がリード９および
１３に係合するように、エンクロージャの部材を、リー
ドフレーム１上に配置することができる。電気的絶縁材
料２５は、一緒に接着するか、あるいは、電気的絶縁材
料を加熱して、例えばエンクロージャの各部材上の部分
を一緒に接着させることにより処理される。好適には、
電気的絶縁材料２５は、好適には、リードを完全に囲
み、リードフレーム１の内部を封止する。
【００６８】電子パッケージはまた、電気的絶縁材料３
０内に、リードフレームおよび半導体チップをカプセル
封止することにより形成されるエンクロージャを有する
ことができる。そのような絶縁材料は、とりわけ前述し
た材料を含んでいる。リードフレーム１およびチップ２
をカプセル封止するとき、リードフレームは、モールド
内に設けることができ、既知の技術によりモールドにカ
プセル封止材料３０を注入する。好適には、グラウンド
・リード９および信号リード１３は、カプセル封止材料
３０から延びている。カプセル封止材料３０は、ダイボ
ンド・パッド３に取り付けられたスラグ２６を完全に包
み込むことができるか、あるいは完全に包み込むことが
できない。
【００６９】リードフレーム１および装着されたチップ
２をカプセル封止するか、あるいは保護エンクロージャ
２０にそれらを包み込んだ後、隣接のリード９と１３と
の間のダム・バー１４の部分は切り取られ、次に、外側
タイ・バー１５が、リード９および１３の端部から切断
される。エンクロージャ２０あるいはカプセル封止材料
３０は、所定の位置にリード９および１３を保持する。
グラウンド・リング５および／またはチップ２のグラウ
ンド・サイトおよび／または信号サイトへの接続は、所
定の位置にリード９および１３を保持するのに役立つ。
次に、リード９および１３は、前述され図４〜図７に示
された実施例に示されるようにように、曲げることがで
きる。リード９および１３はまた、真っすぐのままとす
ることができる。このように形成された電子パッケージ
は、実装され、回路ボード，回路カード，あるいは他の
装置あるいはデバイスに電気的に接続することができ
る。
【００７０】以上、本発明の好適な実施例を説明した
が、本発明は、種々の他の組合せおよび環境において用
いることができ、本発明の範囲内で変形，変更が可能で
ある。
【００７１】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）半導体チップ支持部，複数の信号リード，および
前記半導体チップ支持部をほぼ取り囲む共通グラウンド
部を備え、単一層の材料よりなるリードフレームを準備
する工程と、前記リードフレームの前記半導体チップ支
持部上に、複数の信号サイトおよび複数のグラウンド・
サイトを有する半導体チップを装着する工程と、前記信
号サイトのうちの選ばれた信号サイトを前記各信号リー
ドに、および、前記グラウンド・サイトのうちの選ばれ
たグラウンド・サイトを前記リードフレームの前記共通
グラウンド部に電気的に接続する工程と、前記各信号リ
ードを、互いに、および前記リードフレームの前記共通
グラウンド部から電気的に絶縁する工程とを含む、こと
を特徴とする電子パッケージの製造方法。 （２）前記半導体デバイス，前記半導体チップ支持部，
前記リードフレームの前記共通グラウンド部，および少
なくとも前記信号リードの一部の周囲をほぼ包み込む保
護エンクロージャを設ける工程を、さらに含むことを特
徴とする（１）記載の電子パッケージの製造方法。 （３）前記リードフレームを、銅，銅合金，およびニッ
ケル−鉄合金を含むグループから選ばれた金属で形成す
ることを特徴とする（１）記載の電子パッケージの製造
方法。 （４）前記共通グラウンド部，信号リード，およびチッ
プ支持部を、前記リードフレームにそれらを打ち抜くこ
とにより形成することを特徴とする（１）記載の電子パ
ッケージの製造方法。 （５）前記共通グラウンド部，信号リード，およびチッ
プ支持部を、前記リードフレームにそれらをエッチング
することにより形成することを特徴とする（１）記載の
電子パッケージの製造方法。 （６）前記半導体チップを、接着方法，はんだ方法，金
／シリコン共晶方法，および他の金属ボンディング方法
を含むグループから選ばれた方法で装着することを特徴
とする（１）記載の電子パッケージの製造方法。 （７）ワイヤ・ボンディングにより、前記信号サイトの
うちの選ばれた信号サイトを、前記各信号リードに電気
的に接続し、前記グラウンド・サイトのうちの選ばれた
グラウンド・サイトを、前記リードフレームの前記共通
グラウンド部に電気的に接続することを特徴とする
（１）記載の電子パッケージの製造方法。 （８）前記保護エンクロージャは第１ベース部材および
カバー部材を有し、前記リードフレームを前記ベース部
材上に配置し、前記カバー部材を前記ベース部材および
前記リードフレーム上に設けることを特徴とする（２）
記載の電子パッケージの製造方法。 （９）前記保護エンクロージャを、金属，セラミック，
およびプラスティックを含むグループから選ばれた少な
くとも１つの材料で形成することを特徴とする（２）記
載の電子パッケージの製造方法。 （１０）前記リードフレームおよび前記半導体チップ
を、電気的絶縁材料内にカプセル封止する工程をさらに
含むことを特徴とする（１）記載の電子パッケージの製
造方法。 （１１）単一層の電気的導電材料と、半導体チップ支持
部と、前記半導体チップ支持部をほぼ取り囲み、前記半
導体チップに電気的に接続された共通グラウンド部と、
互いに、および前記共通グラウンド部から電気的に絶縁
された複数の信号リードと、前記共通グラウンド部に電
気的に接続された複数のグラウンド・リードと、を備え
ることを特徴とするリードフレーム。 （１２）前記半導体チップ支持部に前記共通グラウンド
部を接続するタイ・バーをさらに備え、前記タイ・バー
は、前記半導体チップ支持部を支持し、前記共通グラウ
ンド部と前記半導体チップ部分との間の電気的接続部を
与えることを特徴とする（１１）記載のリードフレー
ム。 （１３）前記リードフレームは、銅，銅合金，およびニ
ッケル−鉄合金を含む前記グループから選ばれた金属で
形成されることを特徴とする（１１）記載のリードフレ
ーム。 （１４）前記共通グラウンド部，信号リード，およびチ
ップ支持部は、前記リードフレームにそれらを打ち抜く
ことにより形成されることを特徴とする（１１）記載の
リードフレーム。 （１５）前記共通グラウンド部，信号リード，およびチ
ップ支持部は、前記リードフレームにそれらをエッチン
グすることにより形成されることを特徴とする（１１）
記載のリードフレーム。 （１６）単一層の電気的導電材料，半導体チップ支持
部，前記半導体チップ支持部をほぼ取り囲み、前記半導
体チップに電気的に接続された共通グラウンド部，互い
におよび前記共通グラウンド部から電気的に絶縁された
複数の信号リード，および前記共通グラウンド部に電気
的に接続された複数のグラウンド・リードを含むリード
フレームと、前記リードフレームの前記半導体チップ支
持部上に実装され、複数の信号サイトおよび複数のグラ
ウンド・サイトを有する半導体チップと、前記信号サイ
トのうちの選ばれた信号サイトと前記各信号リードとの
間、および前記グラウンド・サイトのうちの選ばれたグ
ラウンド・サイトと前記各グラウンド・リードとの間の
複数の電気的接続部と、を備えることを特徴とする電子
パッケージ。 （１７）前記リードフレームは、前記半導体チップ支持
部に前記共通グラウンド部を接続するタイ・バーをさら
に有し、前記タイ・バーは、前記半導体チップ支持部を
支持し、前記共通グラウンド部と前記半導体チップ部分
との間の電気的接続部を与えることを特徴とする（１
６）記載の電子パッケージ。 （１８）前記半導体デバイス，前記半導体チップ支持
部，前記リードフレームの前記共通グラウンド部，およ
び少なくとも前記信号リードの一部の周囲をほぼ包み込
む保護エンクロージャを、さらに備えることを特徴とす
る（１６）記載の電子パッケージ。 （１９）前記リードフレームは、銅，銅合金，およびニ
ッケル−鉄合金を含む前記グループから選ばれた金属で
形成されることを特徴とする（１６）記載の電子パッケ
ージ。 （２０）前記共通グラウンド部，信号リード，およびチ
ップ支持部は、前記リードフレームにそれらを打ち抜く
ことにより形成されることを特徴とする（１６）記載の
電子パッケージ。 （２１）前記共通グラウンド部，信号リード，およびチ
ップ支持部は、前記リードフレームにそれらをエッチン
グすることにより形成されることを特徴とする（１６）
記載の電子パッケージ。 （２２）前記半導体チップは、接着方法，はんだ方法，
金／シリコン共晶方法，および他の金属ボンディング方
法を含む前記グループから選ばれた方法で配置されるこ
とを特徴とする（１６）記載の電子パッケージ。 （２３）ワイヤ・ボンディングにより、前記信号サイト
のうちの選ばれた信号サイトは、前記各信号リードに電
気的に接続され、前記グラウンド・サイトのうちの選ば
れたグラウンド・サイトは、前記リードフレームの前記
共通グラウンド部に電気的に接続されることを特徴とす
る（１６）記載の電子パッケージ。 （２４）前記保護エンクロージャは第１ベース部材およ
びカバー部材を有し、前記リードフレームは前記ベース
部材上に配置され、前記カバー部材は前記ベース部材お
よび前記リードフレーム上に設けられることを特徴とす
る（１７）記載の電子パッケージ。 （２５）前記保護エンクロージャは、金属，セラミッ
ク，およびプラスティックを含む前記グループから選ば
れた少なくとも１つの材料で形成されることを特徴とす
る（１７）記載の電子パッケージ。 （２６）前記リードフレームおよび前記半導体チップ
は、電気的絶縁材料内にカプセル封止されることを特徴
とする（１６）記載の電子パッケージ。 （２７）前記半導体チップが取り付けられるのと反対側
の表面上に、ダイボンド・パッドにスラグを取り付ける
工程をさらに含むことを特徴とする（１）記載の電子パ
ッケージの製造方法。
【図面の簡単な説明】
【図１】本発明による単一層リードフレームの実施例の
上面図である。
【図２】図１に示された実施例のダイボンド・パッドの
拡大上面図である。
【図３】本発明による単一層リードフレームの他の実施
例の上面図である。
【図４】本発明による単一層リードフレーム，リードフ
レームに搭載された半導体チップ，およびリードフレー
ムとチップを包み込む保護カバーの実施例を含む本発明
による電子パッケージの実施例の断面図である。
【図５】本発明による単一層リードフレーム，リードフ
レーム上に実装された半導体チップ，およびリードフレ
ームとチップがプラスティック・モールディング化合物
に包み込まれる、他の実施例を含む本発明による電子パ
ッケージの他の実施例の断面図である。
【図６】本発明による単一層リードフレーム，金属スラ
グ，リードフレーム，チップ，および金属スラグがプラ
スティック・モールディング化合物に包み込まれる、さ
らに他の実施例を含む本発明による電子パッケージの他
の実施例の断面図である。
【図７】本発明による単一層リードフレームの実施例を
含む本発明による電子パッケージの切り欠き斜視図であ
る。
【符号の説明】 １ リードフレーム ２ チップ ３ ダイボンド・パッド ４ ボンディング材料 ５ グラウンド・リング ７，７Ａ タイ・バー ８ ベンドまたはキンク ９ グラウンド・リード １０，１１ ボンディング・ワイヤ １２ 支持部材 １３ 信号リード １４ ダム・バー １５ 外側タイ・バー １７，１９ 部分 ２０ エンクロージャ ２２ ベース部材 ２４ カバー部材 ２５ 電気的絶縁材料 ２６ 金属スラグ ２８ 取り付け材料 ３０ カプセル封止材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハッセイン・シャウカタラー アメリカ合衆国 ニューヨーク州 エン ドウェル マサチューセッツ アヴェニ ュー 402 (56)参考文献 特開 平６−252328（ＪＰ，Ａ) 特開 平５−226493（ＪＰ，Ａ) 特開 平３−82066（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/02

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体デバイス支持部と，該半導体デバイ
    ス支持部をほぼ取り囲んで側周辺で部分的に支持する共
    通グラウンド部と、フレーム周辺部に固定され前記共通
    グラウンド部を構造的に支持し究極的にはフレームから
    切断されてもよい複数の構造体支持片と、前記共通グラ
    ウンド部を取り巻く周辺に沿って配列され放射方向に延
    びている個別の条片の列であって、一端が自由端として
    前記共通グラウンド部に臨み他端がフレーム周辺部に連
    続している複数の信号リード条片および一端が前記共通
    グラウンド部に構造的に連続し他端が前記フレーム周辺
    部に連続し組立時に回路ボード、カード、パッケージな
    どの外部基板の対応するグラウンド配線に接続されるべ
    き複数のグラウンド・リード条片から成る列とを一体に
    形成した単一層の材料よりなるリードフレームを準備す
    る工程と、 前記リードフレームの前記半導体デバイス支持部上に、
    複数の信号サイトおよび複数のグラウンド・サイトを有
    する半導体デバイスを装着する工程と、 前記信号サイトのうちの選ばれた信号サイトを前記各信
    号リード条片の前記自由端に、および、前記グラウンド
    ・サイトのうちの選ばれたグラウンド・サイトを前記リ
    ードフレームの前記共通グラウンド部に電気的に接続す
    る工程と、 前記各信号リード条片を、互いに、ならびに前記リード
    フレームの前記共通グラウンド部および前記グラウンド
    ・リード条片から電気的に絶縁する、前記フレーム周辺
    部の切断を含む工程と、 を含むことを特徴とする電子パッケージの製造方法。
  2. 【請求項２】前記信号リード条片を絶縁する工程は、前
    記半導体デバイス，前記半導体デバイス支持部，前記共
    通グラウンド部，および少なくとも前記信号またはグラ
    ウンド・リード条片の一部の周囲をほぼ包み込む保護エ
    ンクロージャを設ける工程を含むことを特徴とする請求
    項１に記載の電子パッケージの製造方法。
  3. 【請求項３】前記保護エンクロージャは第１ベース部材
    およびカバー部材を有し、前記リードフレームを前記ベ
    ース部材上に配置し、前記カバー部材を前記ベース部材
    および前記リードフレーム上に設けることを特徴とする
    請求項２に記載の電子パッケージの製造方法。
  4. 【請求項４】前記信号リード条片を絶縁する工程は、前
    記リードフレームおよび前記半導体デバイスを、電気絶
    縁材料内にカプセル封止する工程を含むことを特徴とす
    る請求項１に記載の電子パッケージの製造方法。
  5. 【請求項５】前記信号リード条片を絶縁する工程は、前
    記半導体デバイスが装着されている前記半導体デバイス
    支持部表面とは反対側表面上に、スラグを付着する工程
    を含むことを特徴とする請求項２または４に記載の電子
    パッケージの製造方法。
  6. 【請求項６】単一層の電気的導電材料と、 前記単一層内の半導体デバイス支持部と， 該半導体デバイス支持部をその僅かに上方位置または下
    方位置で取り囲んで側周辺で部分的に支持する共通グラ
    ウンド部と、 フレーム周辺部に固定され前記共通グラウンド部を隅近
    傍で構造的に支持し究極的にはフレームから切断されて
    もよい複数の構造体支持片と、 前記共通グラウンド部を取り巻く周辺に沿って配列され
    放射方向に延びている個別の条片の列であって、一端が
    自由端として前記共通グラウンド部に臨み他端がフレー
    ム周辺部に連続している複数の信号リード条片および一
    端が前記共通グラウンド部に構造的に連続し他端が前記
    フレーム周辺部に連続し究極的に回路ボード、カード、
    パッケージなどの外部基板の対応するグラウンド配線に
    接続されるべき複数のグラウンド・リード条片から成る
    列と、 を含むリードフレーム。
  7. 【請求項７】前記共通グラウンド部は前記半導体デバイ
    ス支持部を部分的に支持するタイ・バーをさらに備え、
    前記タイ・バーは、前記半導体デバイス支持部を支持
    し、前記共通グラウンド部と前記半導体デバイス部分と
    の間の電気的接続部を与えることを特徴とする請求項６
    に記載のリードフレーム。
  8. 【請求項８】単一層の電気的導電材料と，前記単一層内
    の半導体デバイス支持部と，該半導体デバイス支持部を
    ほぼ取り囲んで側周辺で部分的に支持するための前記単
    一層内に配置されている共通グラウンド部と、前記共通
    グラウンド部に連結され究極的にはフレームから切断さ
    れてもよい複数の構造体支持片と、前記共通グラウンド
    部を取り巻く周辺に沿って配列され放射方向に延びてい
    る個別の条片の列であって、一端が自由端として前記共
    通グラウンド部に臨み他端がフレーム外周に向けて延び
    ている複数の信号リード条片および一端が前記共通グラ
    ウンド部に構造的に連続し他端が前記フレーム周辺に向
    けて延びていて組立時に回路ボード、カード、パッケー
    ジなどの外部基板の対応するグラウンド配線に接続され
    るべき複数のグラウンド・リード条片から成る列とを含
    むリードフレームと、 前記リードフレームの前記半導体デバイス支持部上に実
    装され、複数の信号サイトおよび複数のグラウンド・サ
    イトを有する半導体デバイスと、 前記信号サイトのうちの選ばれた信号サイトと前記各信
    号リード条片との間、および前記グラウンド・サイトの
    うちの選ばれたグラウンド・サイトと前記グラウンド・
    リード条片を含む前記共通グラウンド部との間の複数の
    電気的接続部と、 を具備し、 前記共通グラウンド部および前記半導体デバイス支持部
    の対向側周辺は、該半導体デバイス支持部を前記リード
    フレーム面から僅かに上方位置または下方位置に片寄ら
    せて支持する形状のタイ・バーにより電気的にも機械的
    にも連結されていることを特徴とする特徴とする電子パ
    ッケージ。
JP07246188A 1994-10-07 1995-09-25 電子パッケージおよびその製造方法 Expired - Fee Related JP3118167B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US319525 1994-10-07
US08/319,525 US5543657A (en) 1994-10-07 1994-10-07 Single layer leadframe design with groundplane capability

Publications (2)

Publication Number Publication Date
JPH08125094A JPH08125094A (ja) 1996-05-17
JP3118167B2 true JP3118167B2 (ja) 2000-12-18

Family

ID=23242609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07246188A Expired - Fee Related JP3118167B2 (ja) 1994-10-07 1995-09-25 電子パッケージおよびその製造方法

Country Status (3)

Country Link
US (3) US5543657A (ja)
EP (1) EP0706213A2 (ja)
JP (1) JP3118167B2 (ja)

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59402033D1 (de) * 1993-09-30 1997-04-17 Siemens Ag Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
DK0992580T3 (da) * 1993-11-04 2005-07-11 Innogenetics Nv Epitoper på human T-celler, som er immundominante for hepatitis C-virus
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
AU5417096A (en) * 1995-02-24 1996-09-11 Lucas Novasensor Pressure sensor with transducer mounted on a metal base
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
CN1264228C (zh) * 1996-06-26 2006-07-12 奥斯兰姆奥普托半导体股份有限两合公司 发光半导体器件、全色发光二极管显示装置及其应用
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
TW345729B (en) * 1997-07-17 1998-11-21 Winbond Electronics Corp High capacity wide data bit SRAM
JP2001518692A (ja) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
SG91808A1 (en) * 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
JP2000349221A (ja) * 1999-06-02 2000-12-15 Sharp Corp リードフレームおよびそれを用いた半導体デバイス
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
JP2001085460A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6198163B1 (en) 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
TW504779B (en) * 1999-11-18 2002-10-01 Texas Instruments Inc Compliant wirebond pedestal
JP2001168223A (ja) * 1999-12-07 2001-06-22 Fujitsu Ltd 半導体装置
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
EP1276153A4 (en) * 2001-01-11 2005-05-25 Matsushita Electric Ind Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
DE10107552A1 (de) * 2001-02-17 2002-09-05 Atmel Germany Gmbh Leiterstreifenanordnung
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
DE10124970B4 (de) * 2001-05-21 2007-02-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
TW502406B (en) * 2001-08-01 2002-09-11 Siliconware Precision Industries Co Ltd Ultra-thin package having stacked die
US6380048B1 (en) 2001-08-02 2002-04-30 St Assembly Test Services Pte Ltd Die paddle enhancement for exposed pad in semiconductor packaging
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6798046B1 (en) * 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
FR2836281B1 (fr) * 2002-02-20 2004-07-09 St Microelectronics Sa Grille conductrice plate pour boitier semi-conducteur
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) * 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6800948B1 (en) * 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US7135760B2 (en) 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6903448B1 (en) 2002-11-12 2005-06-07 Marvell International Ltd. High performance leadframe in electronic package
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
CN100382295C (zh) * 2003-06-10 2008-04-16 矽品精密工业股份有限公司 可提高接地品质的半导体封装件及其导线架
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100568224B1 (ko) * 2003-11-04 2006-04-07 삼성전자주식회사 테이프 배선 기판 및 그를 포함하는 반도체 장치
KR100568225B1 (ko) * 2003-11-06 2006-04-07 삼성전자주식회사 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US6894382B1 (en) 2004-01-08 2005-05-17 International Business Machines Corporation Optimized electronic package
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US8610262B1 (en) 2005-02-18 2013-12-17 Utac Hong Kong Limited Ball grid array package with improved thermal characteristics
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
TWM291600U (en) * 2005-12-09 2006-06-01 Niko Semiconductor Co Ltd Improved structure of chip package
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
DE102007038515A1 (de) * 2006-11-09 2008-05-15 Robert Bosch Gmbh Vorrichtung zur Passivierung eines Bauelements und Verfahren zur Herstellung der Vorrichtung
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8115305B2 (en) * 2007-05-17 2012-02-14 Stats Chippac Ltd. Integrated circuit package system with thin profile
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2009032899A (ja) * 2007-07-27 2009-02-12 Renesas Technology Corp 半導体装置
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
JP4755214B2 (ja) * 2008-02-22 2011-08-24 力成科技股▲分▼有限公司 リードフレーム及びそれを用いる半導体装置
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
MY170920A (en) 2010-11-02 2019-09-17 Carsem M Sdn Bhd Leadframe package with recessed cavity for led
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
MY156107A (en) * 2011-11-01 2016-01-15 Carsem M Sdn Bhd Large panel leadframe
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
JP5795277B2 (ja) * 2012-03-22 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8933547B1 (en) 2013-11-21 2015-01-13 Freescale Semiconductor, Inc. Lead frame with power bar for semiconductor device
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6256301B2 (ja) * 2014-10-31 2018-01-10 株式会社デンソー 電子回路部品
KR20190025363A (ko) * 2017-09-01 2019-03-11 삼성전자주식회사 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745259A (en) * 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device
JPS63306648A (ja) * 1987-06-08 1988-12-14 Shinko Electric Ind Co Ltd 半導体装置用リ−ドフレ−ムとその製造方法
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
JPH0382066A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
JPH0394457A (ja) * 1989-09-06 1991-04-19 Matsushita Electron Corp リードフレームおよびその製造方法
JPH03244149A (ja) * 1990-02-21 1991-10-30 Mitsubishi Electric Corp リードフレーム
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
EP0459179B1 (de) * 1990-05-28 1995-04-05 Siemens Aktiengesellschaft IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
US5250844A (en) * 1990-09-17 1993-10-05 Motorola, Inc. Multiple power/ground planes for tab
US5406700A (en) * 1990-11-20 1995-04-18 Seiko Epson Corporation Method for producing pin integrated circuit lead frame
JPH0831490B2 (ja) * 1991-03-21 1996-03-27 株式会社住友金属セラミックス ガラス封止型セラミックパッケージ
US5203699A (en) * 1991-07-22 1993-04-20 Mcguire Jimmie L Suction adapter for use with absorbent roll holder
JP3154579B2 (ja) * 1993-02-23 2001-04-09 三菱電機株式会社 半導体素子搭載用のリードフレーム
US5309019A (en) * 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability

Also Published As

Publication number Publication date
EP0706213A2 (en) 1996-04-10
JPH08125094A (ja) 1996-05-17
US5639694A (en) 1997-06-17
US5543657A (en) 1996-08-06
US5814877A (en) 1998-09-29

Similar Documents

Publication Publication Date Title
JP3118167B2 (ja) 電子パッケージおよびその製造方法
US6673650B2 (en) Multi chip semiconductor package and method of construction
US6339252B1 (en) Electronic device package and leadframe
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
JP2992814B2 (ja) 半導体パッケージ
US5637828A (en) High density semiconductor package
US6545347B2 (en) Enhanced leadless chip carrier
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6906424B2 (en) Semiconductor package and method producing same
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US7489021B2 (en) Lead frame with included passive devices
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP2002076234A (ja) 樹脂封止型半導体装置
JP3182374B2 (ja) 半導体装置
JP3499655B2 (ja) 半導体装置
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JPH06224369A (ja) 半導体装置
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH02198147A (ja) Ｉｃパッケージ
JPH08139261A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees