JPH0382066A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0382066A JPH0382066A JP1218964A JP21896489A JPH0382066A JP H0382066 A JPH0382066 A JP H0382066A JP 1218964 A JP1218964 A JP 1218964A JP 21896489 A JP21896489 A JP 21896489A JP H0382066 A JPH0382066 A JP H0382066A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- island
- metal plate
- wire
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームを使用した半導体装置に関する
。
。
近年、ＩＣのパッケージは製造費の安いプラスティ、ク
バ、ケージが主流となっている。なかでも、クワッドフ
ラットパッケージ（以下ＱＦＰと略す）はＩＣの高密度
実装にともない表面実装可能であること、多ビン化が可
能なことにより特に入出力の多いＩＣでは全パッケージ
の中で大きな部分を占るようになっている。
バ、ケージが主流となっている。なかでも、クワッドフ
ラットパッケージ（以下ＱＦＰと略す）はＩＣの高密度
実装にともない表面実装可能であること、多ビン化が可
能なことにより特に入出力の多いＩＣでは全パッケージ
の中で大きな部分を占るようになっている。
ＱＦＰの構造は、第４図の部分平面図及び第５図の断面
図に示すようにリードフレーム１と呼ばれる金属板のア
イランド２上にＩＣチップ１０を乗せ外側の電源及び信
号リード３とチップ１０をワイヤー９で接続しくワイヤ
ーボンディング）、全体を封止樹脂８でおおう構造であ
る。アイランド２はアイランドを支えるリード４によっ
て支持されている。
図に示すようにリードフレーム１と呼ばれる金属板のア
イランド２上にＩＣチップ１０を乗せ外側の電源及び信
号リード３とチップ１０をワイヤー９で接続しくワイヤ
ーボンディング）、全体を封止樹脂８でおおう構造であ
る。アイランド２はアイランドを支えるリード４によっ
て支持されている。
上述したリードフレームでは、第６図（ａ）。
（ｂ）、 （ｃ）の説明図に示すように、リードとワイ
ヤーの角度の関係は、図（ｂ）の状態ではボンディング
可能であるが図（Ｃ）のようにワイヤーがリードに対し
ある角度以上になるとリード上にワイヤーボンディング
が困難になり、図（ａ）のようにワイヤーボンディング
可能範囲を越えると製造歩留りが非常に悪くなるという
欠点がある。
ヤーの角度の関係は、図（ｂ）の状態ではボンディング
可能であるが図（Ｃ）のようにワイヤーがリードに対し
ある角度以上になるとリード上にワイヤーボンディング
が困難になり、図（ａ）のようにワイヤーボンディング
可能範囲を越えると製造歩留りが非常に悪くなるという
欠点がある。
また最近では、ＩＣの多ピン化が進み、１００ピンを越
えるＱＦ’Ｐも製造されているが、ＩＣチップの一辺に
多くのリード（ピン）が存在するため一本のリードの幅
が細くなり、第６図のようにワイヤーを打つことが可能
な角度が狭くなり、ＩＣ設計に組立上の制限が加わるよ
うになり、電源線、信号線の位置自由度が少ないという
欠点がある。
えるＱＦ’Ｐも製造されているが、ＩＣチップの一辺に
多くのリード（ピン）が存在するため一本のリードの幅
が細くなり、第６図のようにワイヤーを打つことが可能
な角度が狭くなり、ＩＣ設計に組立上の制限が加わるよ
うになり、電源線、信号線の位置自由度が少ないという
欠点がある。
本発明は、リードフレームのアイランドに搭載されたＩ
Ｃチップとリードとをワイヤーボンディングし樹脂封止
してなる半導体装置において、アイランドを支えるリー
ドに接続された金属板をアイランドとリードとの間に配
置し、前記ボンディングワイヤーの一部がこの金属板を
介してボンディングされている半導体装置である。
Ｃチップとリードとをワイヤーボンディングし樹脂封止
してなる半導体装置において、アイランドを支えるリー
ドに接続された金属板をアイランドとリードとの間に配
置し、前記ボンディングワイヤーの一部がこの金属板を
介してボンディングされている半導体装置である。
次に、本発明について図面を参照して説明する。
第１図は本発明に使用するリードフレームの部分平面図
であり、第２図は本発明の第１の実施例の部分平面図で
ある。第１図に於て、リードフレームｌはチップ１０を
乗せるアイランド２及び信号、電源電圧を外部へ引き出
すリード３、アイランドを支えるリード４、及びアイラ
ンド２とリード３の間にボンディング可能で且つリード
４と接続した金属板５から構成されている。第２図に於
て、ＩＣの設計上、接地電位の取り出し口（接地電位パ
ッド６）が図のような位置にあり、また接地電位のピン
位置を他の製品と合わせるためリード３のうち接地電位
リード３１に接続する必要のある場合、パッド６から他
のワイヤーの邪魔にならないように金属板５にワイヤー
ボンディングし、また金属板５からリード３１ヘワイヤ
ーとリード３１が無理な角度にならないようにワイヤー
ボンディングを行なうことでリード３１が接地電位ピン
となることが可能となる。
であり、第２図は本発明の第１の実施例の部分平面図で
ある。第１図に於て、リードフレームｌはチップ１０を
乗せるアイランド２及び信号、電源電圧を外部へ引き出
すリード３、アイランドを支えるリード４、及びアイラ
ンド２とリード３の間にボンディング可能で且つリード
４と接続した金属板５から構成されている。第２図に於
て、ＩＣの設計上、接地電位の取り出し口（接地電位パ
ッド６）が図のような位置にあり、また接地電位のピン
位置を他の製品と合わせるためリード３のうち接地電位
リード３１に接続する必要のある場合、パッド６から他
のワイヤーの邪魔にならないように金属板５にワイヤー
ボンディングし、また金属板５からリード３１ヘワイヤ
ーとリード３１が無理な角度にならないようにワイヤー
ボンディングを行なうことでリード３１が接地電位ピン
となることが可能となる。
第３図は本発明の第２の実施例の部分平面図である。内
部に論理回路な構成できるセルと呼ばれるトランジスタ
などの素子の集まりを周期的に配置し、ＩＣチップ周辺
に外部回路と接続するための回路を周期的に配置したゲ
ートアレーのような半導体では、ユーザーの回路によっ
ては多数の出力回路の電圧が同時に変化することにより
接地電位の電圧が乱れる場合があり、これに対し接地電
位の本数を増やして接地電位の電圧の乱れを少なくする
場合がある。このような場合、第３図のように未使用パ
ッド７をすべて接地電位として金属板５にワイヤーボン
ディングし、更に金属板５から接地電位リード３２ヘワ
イヤーボンデイングを行なうことで、単に一つのパッド
からリード３２ヘワイヤーボンデイングをするより接地
電位の乱れを少なくすることができる。
部に論理回路な構成できるセルと呼ばれるトランジスタ
などの素子の集まりを周期的に配置し、ＩＣチップ周辺
に外部回路と接続するための回路を周期的に配置したゲ
ートアレーのような半導体では、ユーザーの回路によっ
ては多数の出力回路の電圧が同時に変化することにより
接地電位の電圧が乱れる場合があり、これに対し接地電
位の本数を増やして接地電位の電圧の乱れを少なくする
場合がある。このような場合、第３図のように未使用パ
ッド７をすべて接地電位として金属板５にワイヤーボン
ディングし、更に金属板５から接地電位リード３２ヘワ
イヤーボンデイングを行なうことで、単に一つのパッド
からリード３２ヘワイヤーボンデイングをするより接地
電位の乱れを少なくすることができる。
以上説明したように本発明はアイランドとリードの間に
ボンディング可能な金属板を有し、チップ上の接地電位
取り出し口とワイヤーで接続することで任意のリードに
接地電位を接続することができ、これにより、信号線、
接地線の配置の自由度を著しく高くできると共に、外部
ピンへのワイヤーボンディングとは独立に任意のパッド
を接地することで、チップ内の電位の安定化も図れると
いう効果がある。
ボンディング可能な金属板を有し、チップ上の接地電位
取り出し口とワイヤーで接続することで任意のリードに
接地電位を接続することができ、これにより、信号線、
接地線の配置の自由度を著しく高くできると共に、外部
ピンへのワイヤーボンディングとは独立に任意のパッド
を接地することで、チップ内の電位の安定化も図れると
いう効果がある。
第１図は本発明に使用するリードフレームの部分平面図
、第２図は本発明の第１の実施例の部分平面図、第３図
は本発明の第２の実施例の部分平面図、第４図は従来の
リードフレームの部分平面図、第５図は一般のＱＦＰの
断面図、第６図（ａ）。 （ｂ）、 （ｃ）はリードとワイヤーの角度の関係を示
す図である。 １・・・・・・リードフレーム、２・・・・・・アイラ
ンド、３・・・・・・電源及び信号リード、４・・・・
・・アイランドを支えるリード、５・・・・・・金属板
、６・・・・・・接地電位パッド、７・・・・・・未使
用パッド、８・・・・・・封止樹脂、９・・・・・・ワ
イヤー ｌＯ・・・・・・ＩＣチップ、３１゜３２・・
・・・・接地電位リード。
、第２図は本発明の第１の実施例の部分平面図、第３図
は本発明の第２の実施例の部分平面図、第４図は従来の
リードフレームの部分平面図、第５図は一般のＱＦＰの
断面図、第６図（ａ）。 （ｂ）、 （ｃ）はリードとワイヤーの角度の関係を示
す図である。 １・・・・・・リードフレーム、２・・・・・・アイラ
ンド、３・・・・・・電源及び信号リード、４・・・・
・・アイランドを支えるリード、５・・・・・・金属板
、６・・・・・・接地電位パッド、７・・・・・・未使
用パッド、８・・・・・・封止樹脂、９・・・・・・ワ
イヤー ｌＯ・・・・・・ＩＣチップ、３１゜３２・・
・・・・接地電位リード。
Claims (1)
- リードフレームのアイランドに搭載されたＩＣチップと
リードとをワイヤーボンディングし樹脂封止してなる半
導体装置において、アイランドを支えるリードに接続さ
れた金属板をアイランドとリードとの間に配置し、前記
ボンディングワイヤーの一部がこの金属板を介してボン
ディングされていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218964A JPH0382066A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218964A JPH0382066A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382066A true JPH0382066A (ja) | 1991-04-08 |
Family
ID=16728112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218964A Pending JPH0382066A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382066A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639694A (en) * | 1994-10-07 | 1997-06-17 | International Business Machines Corporation | Method for making single layer leadframe having groundplane capability |
| DE10124970A1 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung |
| JP2010238979A (ja) * | 2009-03-31 | 2010-10-21 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| IT201700089965A1 (it) * | 2017-08-03 | 2019-02-03 | St Microelectronics Srl | Procedimento di produzione di componenti elettronici e corrispondente componente elettronico |
| WO2023189650A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
-
1989
- 1989-08-24 JP JP1218964A patent/JPH0382066A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639694A (en) * | 1994-10-07 | 1997-06-17 | International Business Machines Corporation | Method for making single layer leadframe having groundplane capability |
| US5814877A (en) * | 1994-10-07 | 1998-09-29 | International Business Machines Corporation | Single layer leadframe design with groundplane capability |
| DE10124970A1 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung |
| US6774479B2 (en) | 2001-05-21 | 2004-08-10 | Infineon Technologies Ag | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device |
| DE10124970B4 (de) * | 2001-05-21 | 2007-02-22 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung |
| JP2010238979A (ja) * | 2009-03-31 | 2010-10-21 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| IT201700089965A1 (it) * | 2017-08-03 | 2019-02-03 | St Microelectronics Srl | Procedimento di produzione di componenti elettronici e corrispondente componente elettronico |
| US11018078B2 (en) | 2017-08-03 | 2021-05-25 | Stmicroelectronics S.R.L. | Method of producing electronic components, corresponding electronic component |
| US11935818B2 (en) | 2017-08-03 | 2024-03-19 | Stmicroelectronics S.R.L. | Method of producing electronic components, corresponding electronic component |
| WO2023189650A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933610B2 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US6376914B2 (en) | Dual-die integrated circuit package | |
| US6232148B1 (en) | Method and apparatus leads-between-chips | |
| US6291881B1 (en) | Dual silicon chip package | |
| US6667560B2 (en) | Board on chip ball grid array | |
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JP2004363458A (ja) | 半導体装置 | |
| US5451814A (en) | Multi-chip module integrated circuit | |
| US20030011052A1 (en) | Ultra-thin semiconductor package device using a support tape | |
| JPH0382066A (ja) | 半導体装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| US20060065983A1 (en) | Semiconductor package with wire bond arrangement to reduce cross talk for high speed circuits | |
| US6924557B2 (en) | Semiconductor package | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JPH0621329A (ja) | 樹脂封止型半導体装置 | |
| JPH0360061A (ja) | 集積回路パッケージ | |
| JPH1027863A (ja) | 半導体装置 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| KR20000040218A (ko) | 멀티 칩 패키지 | |
| JPH02137365A (ja) | ゲートアレイ半導体装置 | |
| JPH05251622A (ja) | 樹脂封止型半導体装置 |