WO2023189650A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023189650A1
WO2023189650A1 PCT/JP2023/010293 JP2023010293W WO2023189650A1 WO 2023189650 A1 WO2023189650 A1 WO 2023189650A1 JP 2023010293 W JP2023010293 W JP 2023010293W WO 2023189650 A1 WO2023189650 A1 WO 2023189650A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
die pad
lead
semiconductor element
electrically connected
Prior art date
Application number
PCT/JP2023/010293
Other languages
English (en)
French (fr)
Inventor
真悟 吉田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023189650A1 publication Critical patent/WO2023189650A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 discloses an example of a semiconductor device.
  • the semiconductor device includes a semiconductor element, a die pad, multiple terminals, multiple wires, and a sealing resin.
  • the semiconductor element is mounted on a die pad, and a plurality of electrodes are each electrically connected to a plurality of terminals by wires.
  • an electrode of a semiconductor element is electrically connected to a die pad, the electrode and the die pad are electrically connected by a wire.
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional ones.
  • an object of the present disclosure is to provide a semiconductor device in which a semiconductor element and a die pad can be electrically connected even when a place for bonding a bonding wire to the die pad cannot be secured.
  • a semiconductor device provided by the first aspect of the present disclosure includes a semiconductor element, a first lead, a sealing resin, and a first connection member.
  • the first lead has a die pad portion on which the semiconductor element is mounted on the main surface of the die pad facing one side in the thickness direction, and a support portion that supports the die pad portion.
  • the sealing resin covers the semiconductor element.
  • the first connection member is electrically connected to the support portion and electrically connected to the semiconductor element.
  • the semiconductor element and the die pad can be electrically connected.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view showing the semiconductor device of FIG. 1, and is a view through a sealing resin.
  • FIG. 3 is a bottom view showing the semiconductor device of FIG. 1.
  • FIG. 4 is a front view showing the semiconductor device of FIG. 1.
  • FIG. 5 is a right side view showing the semiconductor device of FIG. 1.
  • FIG. 6 is a cross-sectional view taken along line VI-VI in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a partially enlarged view of FIG. 2.
  • FIG. 9 is a partially enlarged plan view showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 9 is a partially enlarged plan view showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 10 is a partially enlarged plan view showing a semiconductor device according to a second modification of the first embodiment.
  • FIG. 11 is a partially enlarged plan view showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 12 is a partially enlarged plan view showing a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 13 is a plan view showing a semiconductor device according to a fourth embodiment of the present disclosure, and is a view through a sealing resin.
  • a thing A is formed on a thing B" and "a thing A is formed on a thing B” mean “a thing A is formed on a thing B" unless otherwise specified.
  • A is formed directly on something B
  • a thing A is formed on something B, with another thing interposed between them.” including.
  • "a certain thing A is placed on a certain thing B” and "a certain thing A is placed on a certain thing B” are used as "a certain thing A is placed on a certain thing B” unless otherwise specified.
  • ⁇ It is placed directly on something B,'' and ⁇ A thing A is placed on something B, with another thing interposed between them.'' include.
  • an object A is located on an object B
  • an object A is in contact with an object B, and an object A is located on an object B.
  • an object A overlaps an object B when viewed in a certain direction means, unless otherwise specified, “an object A overlaps all of an object B” and "an object A overlaps an object B”.
  • a certain thing A (constituent material) includes a certain material C means "a case where a certain thing A (constituent material) consists of a certain material C" and "a certain thing A (constituent material) includes a certain material C”. Including cases where the main component of is a certain material C.
  • First embodiment: 1 to 8 show a semiconductor device A10 according to the first embodiment.
  • the outer shape of the sealing resin 7 is shown by an imaginary line (two-dot chain line) that is transmitted through the sealing resin 7.
  • the package format of the semiconductor device A10 is an SOP (Small Outline Package) type. Note that the package format, application, and function of the semiconductor device A10 are not limited at all. Applications of the semiconductor device A10 include electronic equipment applications, general industrial equipment applications, automotive applications, and the like. Further, the shape and size of the semiconductor device A10 are not limited at all.
  • the thickness direction of the semiconductor device A10 is defined as the z direction, and the direction along one side of the semiconductor device A10 (the vertical direction in FIG. 2) perpendicular to the z direction is defined as the x direction. Further, the direction perpendicular to the z-direction and the x-direction (the left-right direction in FIG. 2) is the y-direction.
  • the x direction is an example of a "first direction” and the y direction is an example of a "second direction.”
  • the semiconductor device A10 includes a semiconductor element 3, a lead 51, a plurality of leads 52, a plurality of wires 61, a plurality of wires 62, and a sealing resin 7.
  • the semiconductor element 3 is an element that performs the electrical functions of the semiconductor device A10.
  • the type of semiconductor element 3 is not particularly limited, in this embodiment, it is, for example, an LSI (Large-Scale Integration).
  • the semiconductor element 3 has a rectangular shape when viewed in the z direction (planar view).
  • the semiconductor element 3 includes an element main surface 31, an element back surface 32, and a plurality of electrode pads 33.
  • the element main surface 31 and the element back surface 32 face opposite sides in the z direction.
  • the element main surface 31 is a surface facing the z1 side in the z direction.
  • the element back surface 32 is a surface facing the z2 side in the z direction.
  • the plurality of electrode pads 33 are arranged on the main surface 31 of the element, as shown in FIG. Note that in FIG. 2, the plurality of electrode pads 33 are not shown. Furthermore, the number and arrangement positions of the plurality of electrode pads 33 are not limited.
  • the plurality of electrode pads 33 include an electrode pad 33a. In this embodiment, there are two electrode pads 33a, for example, electrode pads for grounding. Note that the electrode pad 33a is not limited to a ground pad, and may be another type of electrode pad. Further, the number of electrode pads 33a is not limited.
  • the semiconductor element 3 is mounted on the lead 51.
  • the lead 51 and the plurality of leads 52 (hereinafter referred to as "conductive support member 5" when collectively shown) support the semiconductor element 3 and also serve as terminals for mounting the semiconductor device A10 on a wiring board. ing.
  • the conductive support member 5 is formed, for example, from a lead frame formed by etching or stamping a metal plate.
  • the conductive support member 5 contains, for example, a metal selected from Cu, Ni, iron (Fe), etc., and an alloy thereof.
  • the lead 51 supports the semiconductor element 3. As shown in FIGS. 2 and 6, the lead 51 includes a die pad portion 511 and two support portions 512.
  • the die pad portion 511 is a portion on which the semiconductor element 3 is mounted.
  • the shape of the die pad portion 511 is not limited in any way, and in the example shown in FIG. 2, it is rectangular in plan view.
  • the die pad section 511 includes a die pad main surface 511a and a die pad back surface 511b.
  • the die pad main surface 511a is a surface facing the z1 side in the z direction.
  • the die pad back surface 511b is a surface facing the opposite side (the z2 side in the z direction) from the die pad main surface 511a in the z direction.
  • the die pad main surface 511a and the die pad back surface 511b are flat.
  • the semiconductor element 3 is bonded to the die pad main surface 511a via the bonding material 4.
  • the element back surface 32 of the semiconductor element 3 is bonded to the die pad main surface 511a by the bonding material 4.
  • an insulating bonding material with high thermal conductivity is used as the bonding material 4 in order to insulate the back surface 32 of the element from the die pad section 511 and to dissipate the heat generated by the semiconductor element 3 to the die pad section 511. It is used.
  • the bonding material 4 only needs to be a bonding material with high thermal conductivity, and may be a conductive bonding material.
  • the die pad back surface 511b is exposed from the sealing resin 7 (resin back surface 72, which will be described later), as shown in FIGS. 3, 6, and 7.
  • the semiconductor element 3 When viewed in the z direction, the semiconductor element 3 occupies a large area of the die pad portion 511.
  • the area S1 of the element main surface 31 of the semiconductor element 3 is 50% or more and 90% or less of the area S2 of the die pad main surface 511a of the die pad portion 511. Since the area of the die pad main surface 511a where the semiconductor element 3 is not arranged is narrow and the wires 61 that conductively connect the semiconductor element 3 and each lead 52 are densely packed, bonding wires are not placed on the die pad main surface 511a. It is difficult to connect.
  • the two support parts 512 are parts that support the die pad part 511, and are so-called island supports.
  • the two supporting parts 512 are arranged on both sides of the die pad part 511 in the x direction, as shown in FIGS. 2 and 6.
  • the support portion 512 disposed on the x1 side in the x direction is connected to the center position in the y direction of the side surface of the die pad portion 511 facing the x1 side in the x direction.
  • the support portion 512 disposed on the x2 side in the x direction is connected to the center position in the y direction of the side surface of the die pad portion 511 facing the x2 side in the x direction.
  • each support portion 512 includes a first portion 512a and a second portion 512b.
  • the first portion 512a is connected to the die pad portion 511 and is inclined with respect to the die pad main surface 511a.
  • the first portion 512a is located closer to the z1 side in the z direction as the distance from the die pad portion 511 increases.
  • the second portion 512b is connected to the outside of the first portion 512a in the x direction, and is parallel (or substantially parallel) to the die pad main surface 511a.
  • the second portion 512b is located at the same position as the plurality of leads 52 in the z direction.
  • the second portion 512b includes an exposed surface 512c.
  • the exposed surface 512c is a surface of the second portion 512b facing in the x direction, and is exposed from the sealing resin 7.
  • the exposed surface 512c is a cut surface when the lead frame is cut.
  • the second portion 512b includes a connection surface 512d.
  • the connection surface 512d is a surface of the second portion 512b facing the z1 side in the z direction, and is a surface to which the wires 61 and 62 are connected.
  • the connection surface 512d is located on the z1 side in the z direction from the die pad main surface 511a.
  • a metal layer 59 is formed in a portion of the connection surface 512d to which the wires 61 and 62 are connected.
  • connection surface 512d where the metal layer 59 is formed is dotted.
  • the metal layer 59 is, for example, a plating layer containing Ag, and improves the bondability between the wires 61 and 62. Note that the material and arrangement area of the metal layer 59 are not limited, and the metal layer 59 does not need to be formed on the connection surface 512d.
  • the plurality of leads 52 are each spaced apart from the lead 51 and spaced apart from each other.
  • the plurality of leads 52 are arranged around the lead 51 when viewed in the z direction.
  • some of the plurality of leads 52 are arranged on the y1 side in the y direction with respect to the lead 51, and others are arranged on the y2 side in the y direction.
  • each of the plurality of leads 52 includes a pad portion 521 and a terminal portion 522.
  • Each pad section 521 is arranged so as to surround the die pad section 511 when viewed in the z direction.
  • the shape of each pad portion 521 when viewed in the z direction is not limited.
  • Each pad portion 521 is connected to one of the plurality of wires 61. Note that some pad portions 521 are not connected to the wire 61.
  • the pad section 521 is located on the side toward which the die pad main surface 511a faces (the z1 side in the z direction) from the die pad section 511.
  • a metal layer 59 is formed in a portion of the pad portion 521 to which the wire 61 is connected. In FIG. 2, the portion of the pad portion 521 where the metal layer 59 is formed is dotted. Note that the material and arrangement area of the metal layer 59 are not limited, and the metal layer 59 does not need to be formed in the pad portion 521.
  • the terminal portion 522 extends outward in the y direction from the pad portion 521.
  • the terminal portion 522 is strip-shaped when viewed in the z direction.
  • each terminal portion 522 of the plurality of leads 52 arranged on the y1 side in the y direction with respect to the lead 51 protrudes from the sealing resin 7 on the y1 side in the y direction, They are arranged at equal intervals along the x direction.
  • each terminal portion 522 of the plurality of leads 52 arranged on the y-direction y2 side with respect to the lead 51 protrudes from the sealing resin 7 on the y-direction y2 side, and are arranged at equal intervals along the As shown in FIG.
  • the terminal portion 522 is bent in a gullwing shape when viewed along the x direction. As shown in FIG. 7, the terminal portion 522 has a tip portion (an end portion farthest from the die pad portion 511 in the y direction) located at the same (or approximately the same) position as the die pad portion 511 in the z direction. Each terminal portion 522 of the plurality of leads 52 is used as an external terminal of the semiconductor device A10.
  • the plurality of leads 52 include a lead 52a.
  • the lead 52a is the one closest to the x1 side in the x direction.
  • the pad portion 521 and the terminal portion 522 of the lead 52a will be referred to as a pad portion 521a and a terminal portion 522a, respectively.
  • the lead 52a is electrically connected to the electrode pad 33a.
  • the electrode pad 33a is a ground electrode pad
  • the terminal portion 522a functions as a ground terminal.
  • the plurality of wires 61 and the plurality of wires 62 are bonding wires, and each provides conduction between parts separated from each other.
  • the wire 6 contains, for example, Cu.
  • the material of the wire 6 is not limited, and may include, for example, Al or Au.
  • Each of the plurality of wires 61 conductively connects one of the plurality of electrode pads 33 formed on the element main surface 31 of the semiconductor element 3 and the pad portion 521 of one of the leads 52.
  • Each wire 61 is bonded to the electrode pad 33 of the semiconductor element 3 and the metal layer 59 formed on the pad portion 521 of the lead 52, respectively.
  • the plurality of wires 61 include wire 61a. In this embodiment, there are two wires 61a. Note that the number of wires 61a is not limited. As shown in FIG. 8, each wire 61a is bonded to the electrode pad 33a and the metal layer 59 formed on the pad portion 521a, respectively. Thereby, the lead 52a is electrically connected to the electrode pad 33a.
  • Each of the plurality of wires 62 electrically connects the support portion 512 on the x1 side in the x direction and the lead 52a.
  • Each wire 62 is bonded to a metal layer 59 formed on the second portion 512b of the support portion 512 on the x1 side in the x direction and a metal layer 59 formed on the pad portion 521a of the lead 52a, respectively.
  • there are two wires 62 but the number of wires 62 is not limited and may be one, three or more.
  • the support portion 512 on the x1 side in the x direction is electrically connected to the electrode pad 33a of the semiconductor element 3 via the wire 62, the pad portion 521a of the lead 52a, and the wire 61a, the die pad portion 511 is electrically connected to the electrode pad 33a. There is.
  • the sealing resin 7 covers parts of the leads 51 and the plurality of leads 52, the semiconductor element 3, the plurality of wires 61, and the plurality of wires 62.
  • the sealing resin 7 is made of an insulating resin, and includes, for example, an epoxy resin mixed with a filler. Note that the material of the sealing resin 7 is not limited.
  • the sealing resin 7 includes a resin main surface 71, a resin back surface 72, two resin side surfaces 73, and two resin side surfaces 74.
  • the resin main surface 71 faces the same side in the z direction as the die pad main surface 511a (the z1 side in the z direction).
  • the main resin surface 71 is, for example, a flat surface.
  • the resin back surface 72 faces the opposite side to the resin main surface 71 in the z direction (the same side as the die pad back surface 511b (z direction z2 side)).
  • the resin back surface 72 is, for example, a flat surface.
  • the die pad back surface 511b is exposed from the resin back surface 72.
  • the resin back surface 72 and the die pad back surface 511b are flush with each other.
  • the two resin side surfaces 73 are located between the resin main surface 71 and the resin back surface 72 in the z direction, are spaced apart in the x direction, and face the x direction, as shown in FIG.
  • An exposed surface 512c of each support portion 512 is exposed from each of the two resin side surfaces 73.
  • the two resin side surfaces 74 are located between the resin main surface 71 and the resin back surface 72 in the z direction, are spaced apart in the y direction, and face the y direction, as shown in FIG. Terminal portions 522 of a plurality of leads 52 protrude from the two resin side surfaces 74, respectively.
  • the support part 512 on the x1 side in the x direction is electrically connected to the electrode pad 33a via the wire 62, the pad part 521a of the lead 52a, and the wire 61a, so that the die pad part 511 is electrically connected to the electrode pad 33a.
  • the die pad portion 511 is connected to the electrode pad 33a via the support portion 512 on the x1 side in the x direction, the wire 62, the pad portion 521a, and the wire 61a. It is electrically conductive.
  • the semiconductor element 3 and the die pad section 511 can be electrically connected.
  • the wire 62 is connected to the second portion 512b of the support portion 512 on the x1 side in the x direction and the pad portion 521a of the lead 52a.
  • the second portion 512b and the pad portion 521a are close to each other and are located at the same position in the z direction. Therefore, wire 62 is easy to form. Further, the wire 62 can be prevented from coming into contact with the plurality of wires 61.
  • the electrode pad 33a for joining the wire 62 to the semiconductor element 3 is connected to the electrode pad 33a. It is necessary to create a new one. According to this embodiment, since the wire 62 is connected to the pad portion 521a, there is no need to newly provide the electrode pad 33a on the semiconductor element 3.
  • a plurality of wires 62 are provided. Therefore, compared to the case where there is only one wire 62, it is possible to flow a larger current between the pad portion 521a and the support portion 512 on the x1 side in the x direction. Further, according to this embodiment, a plurality of wires 61a are provided. Therefore, it is possible to flow a larger current between the electrode pad 33a and the pad portion 521a compared to the case where there is only one wire 61a.
  • FIG. 9 is a diagram for explaining a semiconductor device A11 according to a first modification of the first embodiment.
  • FIG. 9 is a partially enlarged plan view of the semiconductor device A11, and corresponds to FIG. 8.
  • the semiconductor device A11 according to the first modification includes a clip 63 as a connecting member in place of the wire 62.
  • the clip 63 is a plate-shaped metal member, and includes a metal selected from Cu, Ni, iron (Fe), etc., and an alloy thereof.
  • the clip 63 is bonded to a metal layer 59 formed on the second portion 512b of the support portion 512 on the x1 side in the x direction and a metal layer 59 formed on the pad portion 521a of the lead 52a.
  • the support portion 512 and the pad portion 521a on the x1 side in the x direction are electrically connected.
  • the connection member that conductively connects the support portion 512 and the pad portion 521a is not limited at all.
  • FIG. 10 is a diagram for explaining a semiconductor device A12 according to a second modification of the first embodiment.
  • FIG. 10 is a partially enlarged plan view of the semiconductor device A12, and corresponds to FIG. 8.
  • a connecting portion 53 instead of the wire 62 conductively connects the support portion 512 on the x1 side in the x direction and the pad portion 521a.
  • the conductive support member 5 includes a connecting portion 53.
  • the connecting portion 53 has a plate shape that is integrally connected to the second portion 512b of the support portion 512 on the x1 side in the x direction and the pad portion 521a of the lead 52a.
  • the connecting portion 53 is formed in a lead frame formed by processing a metal plate, and is integrally connected to the second portion 512b and the pad portion 521a. Therefore, the surface of the connecting portion 53 facing the z-direction z1 side is flush with the connecting surface 512d of the support portion 512 on the x-direction x1 side and the surface of the pad portion 521a facing the z-direction z1 side.
  • the method of electrically connecting the support portion 512 and the pad portion 521a is not limited at all.
  • FIG. 11 is a diagram for explaining a semiconductor device A20 according to a second embodiment of the present disclosure.
  • FIG. 11 is a partially enlarged plan view showing the semiconductor device A20, and corresponds to FIG. 8.
  • the semiconductor device A20 of this embodiment differs from the first embodiment in that the wire 61a is conductively connected to the support portion 512 on the x1 side in the x direction.
  • the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first embodiment and each modification example described above may be combined arbitrarily.
  • Each wire 61a according to the present embodiment is bonded to the electrode pad 33a and the metal layer 59 formed on the second portion 512b of the support portion 512 on the x1 side in the x direction.
  • the die pad portion 511 is electrically connected to the electrode pad 33a by the supporting portion 512 on the x1 side in the x direction being electrically connected to the electrode pad 33a via the wire 61a. That is, the die pad portion 511 is electrically connected to the electrode pad 33a via the support portion 512 on the x1 side in the x direction and the wire 61a instead of being electrically connected directly to the electrode pad 33a by the bonding wire.
  • the semiconductor element 3 and the die pad section 511 can be electrically connected.
  • the lead 52a is electrically connected to the electrode pad 33a. Also in this embodiment, there is no need to newly provide the electrode pad 33a on the semiconductor element 3. Furthermore, the semiconductor device A20 has the same configuration as the semiconductor device A10, and thus has the same effects as the semiconductor device A10.
  • FIG. 12 is a diagram for explaining a semiconductor device A30 according to a third embodiment of the present disclosure.
  • FIG. 12 is a partially enlarged plan view showing the semiconductor device A30, and corresponds to FIG. 8.
  • the semiconductor device A30 of this embodiment differs from the first embodiment in that the wire 62 is conductively connected to the electrode pad 33a of the semiconductor element 3.
  • the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first to second embodiments and each modification example described above may be combined arbitrarily.
  • the plurality of electrode pads 33 further includes two electrode pads 33a.
  • Each wire 62 is bonded to the metal layer 59 formed on the second portion 512b of the support portion 512 on the x1 side in the x direction and to the electrode pad 33a of the semiconductor element 3, respectively.
  • the support portion 512 on the x1 side in the x direction is electrically connected to the electrode pad 33a via the wire 62, so that the die pad portion 511 is electrically connected to the electrode pad 33a. That is, the die pad portion 511 is electrically connected to the electrode pad 33a via the support portion 512 on the x1 side in the x direction and the wire 62 instead of being electrically connected directly to the electrode pad 33a by the bonding wire.
  • the semiconductor element 3 and the die pad section 511 can be electrically connected.
  • the semiconductor device A30 since the support portion 512 on the x1 side in the x direction is electrically connected to the electrode pad 33a via the wire 62, the semiconductor device A30 is connected to the lead 52 (the lead in FIG. 12) electrically connected to the electrode pad 33a. Even if 52a) is not provided, the semiconductor element 3 and the die pad portion 511 can be electrically connected. Further, the semiconductor device A30 has the same configuration as the semiconductor device A10, and thus has the same effects as the semiconductor device A10.
  • FIG. 13 is a diagram for explaining a semiconductor device A40 according to a fourth embodiment of the present disclosure.
  • FIG. 13 is a plan view showing the semiconductor device A40, and corresponds to FIG. 2.
  • the outer shape of the sealing resin 7 is shown by an imaginary line (two-dot chain line) that is transmitted through the sealing resin 7.
  • the semiconductor device A40 of this embodiment differs from the first embodiment in that the package format is a QFP (Quad Flat Package) type.
  • QFP Quad Flat Package
  • the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first to third embodiments and each modification example described above may be combined arbitrarily.
  • the semiconductor device A40 has a QFP type package.
  • the semiconductor device A40 includes a plurality of leads 52 arranged on the y-direction y1 side and a y-direction y2 side with respect to the lead 51, as well as a plurality of leads 52 arranged on the x-direction x1 side and the x-direction x2 side, respectively. It also has: The terminal portions 522 of the plurality of leads 52 arranged on the x1 side in the x direction with respect to the leads 51 protrude from the sealing resin 7 in the x1 direction in the x direction, and are arranged at equal intervals along the y direction.
  • terminal portions 522 of the plurality of leads 52 arranged on the x2 side in the x direction with respect to the leads 51 protrude from the sealing resin 7 in the x2 direction in the x direction, and are arranged at equal intervals along the y direction.
  • Four supporting parts 512 of the lead 51 are provided. Each support portion 512 extends from one of the four corners of the die pad portion 511 in a direction intersecting the x direction and the y direction when viewed in the z direction.
  • the die pad portion 511 is connected to the electrode pad 33a by electrically connecting the support portion 512 on the x1 side in the x direction and on the y1 side in the y direction to the electrode pad 33a via the wire 62, the pad portion 521a of the lead 52a, and the wire 61a. It is electrically connected to the pad 33a. That is, instead of being directly conductively connected to the electrode pad 33a by the bonding wire, the die pad portion 511 is connected via the support portion 512, the wire 62, the pad portion 521a, and the wire 61a on the x1 side in the x direction and on the y1 side in the y direction. It is electrically connected to the electrode pad 33a.
  • the semiconductor device A40 even if a place for bonding the bonding wire to the die pad section 511 cannot be secured, the semiconductor element 3 and the die pad section 511 can be electrically connected. Furthermore, the semiconductor device A40 has the same configuration as the semiconductor device A10, and thus has the same effects as the semiconductor device A10.
  • the package format of the semiconductor device according to the present disclosure is not limited at all.
  • the semiconductor device according to the present disclosure also includes a SON (Small Outline Non-leaded package) type and a QFN (Quad Flat Non-leaded package) type semiconductor device in which the terminal portion 522 does not protrude from the sealing resin 7.
  • SON Small Outline Non-leaded package
  • QFN Quad Flat Non-leaded package
  • the semiconductor element 3 is an LSI has been described, but the present invention is not limited to this.
  • the semiconductor element 3 may be, for example, a discrete semiconductor element.
  • the semiconductor device according to the present disclosure is not limited to the embodiments described above.
  • the specific configuration of each part of the semiconductor device of the present disclosure can be modified in various ways.
  • the present disclosure includes the embodiments described in the appendix below.
  • a semiconductor element (3) A die pad main surface (511a) facing one side in the thickness direction (the z1 side in the z direction) has a die pad portion (511) on which the semiconductor element is mounted, and a support portion (512) that supports the die pad portion. 1 lead (51) and a sealing resin (7) covering the semiconductor element; a first connection member (62) electrically connected to the support portion and electrically connected to the semiconductor element; A semiconductor device (A10) comprising: Appendix 2.
  • the support portion includes a connection surface (512d) to which the first connection member is electrically connected, The semiconductor device according to appendix 1, wherein the connection surface and the die pad main surface are at different positions in the thickness direction. Appendix 3.
  • the first connection member has a plate shape that is integrally connected to the support portion and the second lead, The surface of the first connecting member facing the one side is the surface facing the one side of the portion of the support portion to which the first connecting member is connected, and the surface of the second lead to which the first connecting member is connected.
  • Appendix 8. The semiconductor device according to any one of appendices 3 to 6, wherein the first connection member is a bonding wire.
  • Appendix 9. (Third embodiment, FIG. 12) The semiconductor device according to appendix 1 or 2, wherein the first connecting member is a bonding wire and is bonded to the semiconductor element. Appendix 10.
  • the semiconductor device includes an element main surface (31) facing the one side, 13.
  • the semiconductor device according to any one of appendices 1 to 12, wherein the first area (S1) of the element main surface is 50% or more and 90% or less of the second area (S2) of the die pad main surface.
  • Appendix 14
  • the die pad portion includes a die pad back surface (511b) facing opposite to the die pad main surface in the thickness direction, 14.
  • Appendix 15. The semiconductor device according to any one of appendices 1 to 14, wherein the semiconductor element is an LSI.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置は、半導体素子と、第１リードと、封止樹脂と、第１接続部材とを備える。前記第１リードは、厚さ方向の一方側を向くダイパッド主面を有するダイパッド部、および、前記ダイパッド部を支持する支持部を含む。前記半導体素子は、前記ダイパッド主面に搭載される。前記封止樹脂は、前記半導体素子を覆う。前記第１接続部材は、前記支持部に導通接続され、かつ、前記半導体素子に導通する。前記支持部は、前記第１接続部材が導通接続されている接続面を備える。前記接続面と前記ダイパッド主面とは、前記厚さ方向における位置が異なる。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、様々な半導体装置が開発されている。たとえば、特許文献１には、半導体装置の一例が開示されている。当該半導体装置は、半導体素子、ダイパッド、複数の端子、複数のワイヤ、および封止樹脂を備えている。半導体素子は、ダイパッドに搭載され、複数の電極がそれぞれワイヤによって複数の端子に導通接続されている。半導体素子の電極をダイパッドに導通させる場合、当該電極とダイパッドとがワイヤによって導通接続される。
特開２０２０－７７６６５号公報
　従来の構成において、半導体素子が大型化すると、半導体素子が搭載されたダイパッドに、ワイヤを接合する場所が確保できない場合がある。
　本開示は、従来よりも改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、ダイパッドにボンディングワイヤを接合する場所が確保できない場合でも、半導体素子とダイパッドとが導通可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、半導体素子と、第１リードと、封止樹脂と、第１接続部材とを備える。前記第１リードは、厚さ方向の一方側を向くダイパッド主面に前記半導体素子が搭載されるダイパッド部、および、前記ダイパッド部を支持する支持部を有する。前記封止樹脂は、前記半導体素子を覆う。前記第１接続部材は、前記支持部に導通接続され、かつ、前記半導体素子に導通する。
　上記構成によれば、半導体装置において、ダイパッドにボンディングワイヤを接合する場所が確保できない場合でも、半導体素子とダイパッドとが導通可能である。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。 図３は、図１の半導体装置を示す底面図である。 図４は、図１の半導体装置を示す正面図である。 図５は、図１の半導体装置を示す右側面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図２の一部を拡大した部分拡大図である。 図９は、第１実施形態の第１変形例に係る半導体装置を示す部分拡大平面図である。 図１０は、第１実施形態の第２変形例に係る半導体装置を示す部分拡大平面図である。 図１１は、本開示の第２実施形態に係る半導体装置を示す部分拡大平面図である。 図１２は、本開示の第３実施形態に係る半導体装置を示す部分拡大平面図である。 図１３は、本開示の第４実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。
　以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に視てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、「ある物Ａ（の構成材料）がある材料Ｃを含む」とは、「ある物Ａ（の構成材料）がある材料Ｃからなる場合」、および、「ある物Ａ（の構成材料）の主成分がある材料Ｃである場合」を含む。
　第１実施形態：
　図１～図８は、第１実施形態に係る半導体装置Ａ１０を示している。なお、図２においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。半導体装置Ａ１０のパッケージ形式は、本実施形態では、ＳＯＰ（Small Outline Package）タイプである。なお、半導体装置Ａ１０のパッケージ形式、用途、および機能は、何ら限定されない。半導体装置Ａ１０の用途としては、電子機器用途、一般産業機器用途、車載用途、等が挙げられる。また、半導体装置Ａ１０の形状および大きさは、何ら限定されない。
　説明の便宜上、半導体装置Ａ１０の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１０の一方の辺に沿う方向（図２における上下方向）をｘ方向とする。また、ｚ方向およびｘ方向に直交する方向（図２における左右方向）をｙ方向とする。ｘ方向は「第１方向」の一例であり、ｙ方向は「第２方向」の一例である。
　半導体装置Ａ１０は、半導体素子３、リード５１、複数のリード５２、複数のワイヤ６１、複数のワイヤ６２、および封止樹脂７を備えている。
　半導体素子３は、半導体装置Ａ１０の電気的機能を発揮する要素である。半導体素子３の種類は特に限定さないが、本実施形態では、たとえばＬＳＩ（Large-Scale Integration）である。本実施形態においては、図２に示すように、半導体素子３は、ｚ方向視（平面視）矩形状である。
　半導体素子３は、素子主面３１、素子裏面３２、および複数の電極パッド３３を備えている。素子主面３１および素子裏面３２は、ｚ方向において互いに反対側を向いている。素子主面３１は、ｚ方向ｚ１側を向く面である。素子裏面３２は、ｚ方向ｚ２側を向く面である。複数の電極パッド３３は、図８に示すように、素子主面３１に配置されている。なお、図２においては、複数の電極パッド３３の記載を省略している。また、複数の電極パッド３３の数および配置位置は限定されない。複数の電極パッド３３は、電極パッド３３ａを含んでいる。本実施形態では、電極パッド３３ａは２個であり、たとえばグランド用の電極パッドである。なお、電極パッド３３ａはグランド用に限定されず、他の種類の電極パッドでもよい。また、電極パッド３３ａの数は限定されない。半導体素子３は、リード５１に搭載されている。
　リード５１および複数のリード５２（以下では、まとめて示す場合、「導電支持部材５」と記載する）は、半導体素子３を支持するとともに、半導体装置Ａ１０を配線基板に実装するための端子をなしている。導電支持部材５は、たとえば、金属板にエッチング加工またはスタンピング加工を施したリードフレームから形成されている。導電支持部材５は、たとえばＣｕ、Ｎｉ、鉄（Ｆｅ）等から選択される金属およびこれらの合金を含んでいる。
　リード５１は、半導体素子３を支持する。図２および図６に示すように、リード５１は、ダイパッド部５１１および２個の支持部５１２を備えている。
　ダイパッド部５１１は、半導体素子３を搭載する部位である。ダイパッド部５１１の形状は、何ら限定されず、図２に示す例では、平面視において矩形状である。図６および図７に示すように、ダイパッド部５１１は、ダイパッド主面５１１ａおよびダイパッド裏面５１１ｂを備えている。ダイパッド主面５１１ａは、ｚ方向ｚ１側を向く面である。ダイパッド裏面５１１ｂは、ｚ方向においてダイパッド主面５１１ａとは反対側（ｚ方向ｚ２側）を向く面である。図示された例においては、ダイパッド主面５１１ａおよびダイパッド裏面５１１ｂは、平面である。ダイパッド主面５１１ａには、接合材４を介して、半導体素子３が接合されている。具体的には、半導体素子３の素子裏面３２が、接合材４によって、ダイパッド主面５１１ａに接合されている。本実施形態では、素子裏面３２とダイパッド部５１１とを絶縁し、かつ、半導体素子３が発する熱をダイパッド部５１１に放熱するために、接合材４として、熱伝導率が高い絶縁性接合材が用いられている。なお、接合材４は、熱伝導率が高い接合材であればよく、導電性接合材であってもよい。ダイパッド裏面５１１ｂは、図３、図６および図７に示すように、封止樹脂７（後述の樹脂裏面７２）から露出する。
　ｚ方向視において、半導体素子３は、ダイパッド部５１１の大きな領域を占める。半導体素子３の素子主面３１の面積Ｓ１は、ダイパッド部５１１のダイパッド主面５１１ａの面積Ｓ２の５０％以上９０％以下である。ダイパッド主面５１１ａのうち半導体素子３が配置されていない部分の領域が狭く、また、半導体素子３と各リード５２とを導通接続させるワイヤ６１が密集しているので、ダイパッド主面５１１ａにボンディングワイヤを接続するのは困難である。
　２個の支持部５１２は、ダイパッド部５１１を支持する部位であり、いわゆるアイランドサポートである。２個の支持部５１２は、図２および図６に示すように、ダイパッド部５１１のｘ方向両側にそれぞれ配置されている。ｘ方向ｘ１側に配置された支持部５１２は、ダイパッド部５１１のｘ方向ｘ１側を向く側面のｙ方向中央の位置につながっている。ｘ方向ｘ２側に配置された支持部５１２は、ダイパッド部５１１のｘ方向ｘ２側を向く側面のｙ方向中央の位置につながっている。
　図６および図８に示すように、各支持部５１２は、第１部５１２ａおよび第２部５１２ｂを備えている。第１部５１２ａは、ダイパッド部５１１につながっており、ダイパッド主面５１１ａに対して傾斜している。第１部５１２ａは、ダイパッド部５１１から離れるほど、ｚ方向ｚ１側に位置する。第２部５１２ｂは、第１部５１２ａのｘ方向外側につながっており、ダイパッド主面５１１ａに対して平行（あるいは略平行）である。第２部５１２ｂは、ｚ方向において、複数のリード５２と同じ位置にある。第２部５１２ｂは、露出面５１２ｃを備えている。露出面５１２ｃは、第２部５１２ｂのｘ方向側を向く面であり、封止樹脂７から露出している。露出面５１２ｃは、リードフレームを切断した際の切断面である。また、第２部５１２ｂは、接続面５１２ｄを備えている。接続面５１２ｄは、第２部５１２ｂのｚ方向ｚ１側を向く面であり、ワイヤ６１，６２が接続される面である。図６に示すように、接続面５１２ｄは、ダイパッド主面５１１ａよりｚ方向ｚ１側に位置する。本実施形態では、接続面５１２ｄのうち、ワイヤ６１，６２が接続される部分には、金属層５９が形成されている。図２においては、接続面５１２ｄのうち金属層５９が形成されている部分に点描を付している。金属層５９は、たとえばＡｇを含むめっき層であり、ワイヤ６１，６２の接合性を高める。なお、金属層５９の材料および配置領域は限定されないし、接続面５１２ｄは、金属層５９が形成されなくてもよい。
　複数のリード５２はそれぞれ、図２に示すように、リード５１から離間し、また、互いに離間している。複数のリード５２は、ｚ方向視においてリード５１の周囲に配置されている。図示された例では、複数のリード５２は、リード５１に対してｙ方向ｙ１側に配置されたものと、ｙ方向ｙ２側に配置されたものとがある。図２および図７に示すように、複数のリード５２はそれぞれ、パッド部５２１および端子部５２２を備えている。
　各パッド部５２１は、ｚ方向視においてダイパッド部５１１を囲むように配置されている。各パッド部５２１のｚ方向視形状は限定されない。各パッド部５２１は、複数のワイヤ６１のいずれかが接続されている。なお、パッド部５２１には、ワイヤ６１が接続されていないものもある。図７に示すように、パッド部５２１は、ダイパッド部５１１よりダイパッド主面５１１ａが向く側（ｚ方向ｚ１側）に位置する。パッド部５２１のうち、ワイヤ６１が接続される部分には、金属層５９が形成されている。図２においては、パッド部５２１のうち金属層５９が形成されている部分に点描を付している。なお、金属層５９の材料および配置領域は限定されないし、パッド部５２１は、金属層５９が形成されなくてもよい。
　端子部５２２は、パッド部５２１からｙ方向の外方に延びる。端子部５２２は、ｚ方向視において、帯状である。図２、図３、および図５に示すように、リード５１に対してｙ方向ｙ１側に配置された複数のリード５２の各端子部５２２は、封止樹脂７からｙ方向ｙ１側に突出し、ｘ方向に沿って等間隔で配列されている。また、図２および図３に示すように、リード５１に対してｙ方向ｙ２側に配置された複数のリード５２の各端子部５２２は、封止樹脂７からｙ方向ｙ２側に突出し、ｘ方向に沿って等間隔で配列されている。図７に示すように、端子部５２２は、ｘ方向に沿って視て、ガルウィング状に屈曲する。図７に示すように、端子部５２２は、先端部分（ｙ方向においてダイパッド部５１１から遠い側の端部）がｚ方向においてダイパッド部５１１と同じ（あるいは略同じ）位置にある。複数のリード５２の各端子部５２２は、半導体装置Ａ１０の外部端子として用いられる。
　複数のリード５２は、リード５２ａを含んでいる。リード５２ａは、リード５１に対してｙ方向ｙ１側に配置された複数のリード５２のうち、最もｘ方向ｘ１側のものである。以下では、リード５２ａのパッド部５２１および端子部５２２を、それぞれ、パッド部５２１ａおよび端子部５２２ａと記載する。リード５２ａは、電極パッド３３ａに導通している。本実施形態では、電極パッド３３ａがグランド用の電極パッドなので、端子部５２２ａは、グランド端子として機能する。
　複数のワイヤ６１、および、複数のワイヤ６２（以下では、まとめて示す場合、「ワイヤ６」と記載する）は、ボンディングワイヤであり、それぞれが互いに離間する部位間を導通させる。ワイヤ６は、たとえばＣｕを含む。なお、ワイヤ６の材料は限定されず、たとえばＡｌまたはＡｕなどを含んでもよい。
　複数のワイヤ６１はそれぞれ、半導体素子３の素子主面３１に形成された複数の電極パッド３３のいずれかと、いずれかのリード５２のパッド部５２１とを導通接続させる。各ワイヤ６１は、半導体素子３の電極パッド３３、および、リード５２のパッド部５２１に形成された金属層５９に、それぞれ接合されている。
　複数のワイヤ６１は、ワイヤ６１ａを含んでいる。本実施形態では、ワイヤ６１ａは、２本である。なお、ワイヤ６１ａの数は限定されない。図８に示すように、各ワイヤ６１ａは、それぞれ、電極パッド３３ａ、および、パッド部５２１ａに形成された金属層５９に接合されている。これにより、リード５２ａは、電極パッド３３ａに導通している。
　複数のワイヤ６２はそれぞれ、ｘ方向ｘ１側の支持部５１２とリード５２ａとを導通接続させる。各ワイヤ６２は、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂに形成された金属層５９、および、リード５２ａのパッド部５２１ａに形成された金属層５９に、それぞれ接合されている。本実施形態では、ワイヤ６２は２本であるが、ワイヤ６２の数は限定されず、１本であってもよいし、３本以上であってもよい。ｘ方向ｘ１側の支持部５１２がワイヤ６２、リード５２ａのパッド部５２１ａ、およびワイヤ６１ａを介して半導体素子３の電極パッド３３ａに導通しているので、ダイパッド部５１１は電極パッド３３ａに導通している。
　封止樹脂７は、リード５１および複数のリード５２の一部ずつと、半導体素子３、複数のワイヤ６１および複数のワイヤ６２とを覆っている。封止樹脂７は、絶縁性の樹脂により構成され、たとえばフィラーが混入されたエポキシ樹脂を含む。なお、封止樹脂７の材料は限定されない。封止樹脂７は、樹脂主面７１、樹脂裏面７２、２個の樹脂側面７３および２個の樹脂側面７４を備えている。
　樹脂主面７１は、ｚ方向においてダイパッド主面５１１ａと同じ側（ｚ方向ｚ１側）を向く。樹脂主面７１は、たとえば平面である。樹脂裏面７２は、ｚ方向において樹脂主面７１と反対側（ダイパッド裏面５１１ｂと同じ側（ｚ方向ｚ２側））を向く。樹脂裏面７２は、たとえば平面である。樹脂裏面７２からは、ダイパッド裏面５１１ｂが露出する。樹脂裏面７２とダイパッド裏面５１１ｂとは互いに面一である。
　２個の樹脂側面７３は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置し、図５に示すようにｘ方向に離間し、ｘ方向を向いている。２個の樹脂側面７３のそれぞれから、各支持部５１２の露出面５１２ｃが露出している。２個の樹脂側面７４は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置し、図４に示すように、ｙ方向に離間し、ｙ方向を向いている。２個の樹脂側面７４からそれぞれ、複数のリード５２の端子部５２２が突出している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　本実施形態によると、ｘ方向ｘ１側の支持部５１２がワイヤ６２、リード５２ａのパッド部５２１ａ、およびワイヤ６１ａを介して電極パッド３３ａに導通することで、ダイパッド部５１１が電極パッド３３ａに導通している。つまり、ダイパッド部５１１は、ボンディングワイヤによって電極パッド３３ａに直接、導通接続される代わりに、ｘ方向ｘ１側の支持部５１２、ワイヤ６２、パッド部５２１ａ、およびワイヤ６１ａを経由して、電極パッド３３ａに導通している。これにより、半導体装置Ａ１０は、ダイパッド部５１１にボンディングワイヤを接合する場所が確保できない場合でも、半導体素子３とダイパッド部５１１とを導通させることができる。
　また、本実施形態によると、ワイヤ６２は、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂと、リード５２ａのパッド部５２１ａとに接続されている。当該第２部５１２ｂとパッド部５２１ａとは近接しており、ｚ方向において同じ位置にある。したがって、ワイヤ６２は、形成が容易である。また、ワイヤ６２は、複数のワイヤ６１と接触することを抑制できる。
　半導体素子３とダイパッド部５１１とを導通させるために、ワイヤ６２をｘ方向ｘ１側の支持部５１２と電極パッド３３ａとに接続する場合、半導体素子３に、ワイヤ６２を接合するための電極パッド３３ａを新たに設ける必要がある。本実施形態によると、ワイヤ６２がパッド部５２１ａに接続されるので、半導体素子３に電極パッド３３ａを新たに設ける必要がない。
　また、本実施形態によると、ワイヤ６２は、複数設けられている。したがって、ワイヤ６２が１本の場合と比較して、パッド部５２１ａとｘ方向ｘ１側の支持部５１２との間で、より大きな電流を流すことが可能である。また、本実施形態によると、ワイヤ６１ａは、複数設けられている。したがって、ワイヤ６１ａが１本の場合と比較して、電極パッド３３ａとパッド部５２１ａとの間で、より大きな電流を流すことが可能である。
　図９および図１０は、第１実施形態に係る半導体装置Ａ１０の変形例を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付して、重複する説明を省略する。
　第１変形例：
　図９は、第１実施形態の第１変形例に係る半導体装置Ａ１１を説明するための図である。図９は、半導体装置Ａ１１の部分拡大平面図であり、図８に対応する図である。第１変形例に係る半導体装置Ａ１１は、ワイヤ６２の代わりの接続部材として、クリップ６３を備えている。クリップ６３は、板状の金属部材であり、たとえばＣｕ、Ｎｉ、鉄（Ｆｅ）等から選択される金属およびこれらの合金を含んでいる。クリップ６３は、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂに形成された金属層５９、および、リード５２ａのパッド部５２１ａに形成された金属層５９に、それぞれ接合されている。本変形例においても、ｘ方向ｘ１側の支持部５１２とパッド部５２１ａとは導通接続される。第１変形例から理解されるように、支持部５１２とパッド部５２１ａとを導通接続する接続部材は何ら限定されない。
　第２変形例：
　図１０は、第１実施形態の第２変形例に係る半導体装置Ａ１２を説明するための図である。図１０は、半導体装置Ａ１２の部分拡大平面図であり、図８に対応する図である。第２変形例に係る半導体装置Ａ１２は、ワイヤ６２の代わりに、接続部５３がｘ方向ｘ１側の支持部５１２とパッド部５２１ａとを導通接続させている。本変形例において、導電支持部材５は、接続部５３を含んでいる。接続部５３は、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂおよびリード５２ａのパッド部５２１ａに一体的につながる板状である。接続部５３は、金属板に加工を行って形成されたリードフレームにおいて、当該第２部５１２ｂおよびパッド部５２１ａに一体的につながった状態で形成されている。したがって、接続部５３のｚ方向ｚ１側を向く面は、ｘ方向ｘ１側の支持部５１２の接続面５１２ｄおよびパッド部５２１ａのｚ方向ｚ１側を向く面と面一である。第２変形例から理解されるように、支持部５１２とパッド部５２１ａとを導通接続する方法は何ら限定されない。
　図１１～図１３は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
　第２実施形態：
　図１１は、本開示の第２実施形態に係る半導体装置Ａ２０を説明するための図である。図１１は、半導体装置Ａ２０を示す部分拡大平面図であり、図８に対応する図である。本実施形態の半導体装置Ａ２０は、ワイヤ６１ａがｘ方向ｘ１側の支持部５１２に導通接続されている点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態に係る各ワイヤ６１ａは、電極パッド３３ａ、および、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂに形成された金属層５９に接合されている。
　本実施形態によると、ｘ方向ｘ１側の支持部５１２が、ワイヤ６１ａを介して電極パッド３３ａに導通することで、ダイパッド部５１１が電極パッド３３ａに導通している。つまり、ダイパッド部５１１は、ボンディングワイヤによって電極パッド３３ａに直接、導通接続される代わりに、ｘ方向ｘ１側の支持部５１２およびワイヤ６１ａを経由して、電極パッド３３ａに導通している。これにより、半導体装置Ａ２０は、ダイパッド部５１１にボンディングワイヤを接合する場所が確保できない場合でも、半導体素子３とダイパッド部５１１とを導通させることができる。また、ワイヤ６２が、ｘ方向ｘ１側の支持部５１２とパッド部５２１ａとを導通接続させているので、リード５２ａは、電極パッド３３ａに導通している。また、本実施形態においても、半導体素子３に電極パッド３３ａを新たに設ける必要がない。また、半導体装置Ａ２０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
　第３実施形態：
　図１２は、本開示の第３実施形態に係る半導体装置Ａ３０を説明するための図である。図１２は、半導体装置Ａ３０を示す部分拡大平面図であり、図８に対応する図である。本実施形態の半導体装置Ａ３０は、ワイヤ６２が半導体素子３の電極パッド３３ａに導通接続されている点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～２実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態に係る半導体素子３において、複数の電極パッド３３は、さらに２個の電極パッド３３ａを含んでいる。各ワイヤ６２は、ｘ方向ｘ１側の支持部５１２の第２部５１２ｂに形成された金属層５９、および、半導体素子３の電極パッド３３ａに、それぞれ接合されている。
　本実施形態によると、ｘ方向ｘ１側の支持部５１２が、ワイヤ６２を介して電極パッド３３ａに導通することで、ダイパッド部５１１が電極パッド３３ａに導通している。つまり、ダイパッド部５１１は、ボンディングワイヤによって電極パッド３３ａに直接、導通接続される代わりに、ｘ方向ｘ１側の支持部５１２およびワイヤ６２を経由して、電極パッド３３ａに導通している。これにより、半導体装置Ａ３０は、ダイパッド部５１１にボンディングワイヤを接合する場所が確保できない場合でも、半導体素子３とダイパッド部５１１とを導通させることができる。また、本実施形態によると、ｘ方向ｘ１側の支持部５１２がワイヤ６２を介して電極パッド３３ａに導通しているので、半導体装置Ａ３０が、電極パッド３３ａに導通するリード５２（図１２におけるリード５２ａ）を備えない場合でも、半導体素子３とダイパッド部５１１とを導通させることができる。また、半導体装置Ａ３０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
　第４実施形態：
　図１３は、本開示の第４実施形態に係る半導体装置Ａ４０を説明するための図である。図１３は、半導体装置Ａ４０を示す平面図であり、図２に対応する図である。なお、図１３においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ４０は、パッケージ形式がＱＦＰ（Quad Flat Package）タイプである点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～３実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態に係る半導体装置Ａ４０は、パッケージ形式がＱＦＰタイプである。半導体装置Ａ４０は、リード５１に対して、ｙ方向ｙ１側およびｙ方向ｙ２側にそれぞれ配置された複数のリード５２に加え、ｘ方向ｘ１側およびｘ方向ｘ２側にそれぞれ配置された複数のリード５２をさらに備えている。リード５１に対してｘ方向ｘ１側に配置された複数のリード５２の各端子部５２２は、封止樹脂７からｘ方向ｘ１側に突出し、ｙ方向に沿って等間隔で配列されている。また、リード５１に対してｘ方向ｘ２側に配置された複数のリード５２の各端子部５２２は、封止樹脂７からｘ方向ｘ２側に突出し、ｙ方向に沿って等間隔で配列されている。リード５１の支持部５１２は、４個設けられている。各支持部５１２はそれぞれ、ｚ方向視において、ダイパッド部５１１の四隅の内の１つから、ｘ方向およびｙ方向に交差する方向に延びている。
　本実施形態によると、ｘ方向ｘ１側かつｙ方向ｙ１側の支持部５１２がワイヤ６２、リード５２ａのパッド部５２１ａ、およびワイヤ６１ａを介して電極パッド３３ａに導通することで、ダイパッド部５１１が電極パッド３３ａに導通している。つまり、ダイパッド部５１１は、ボンディングワイヤによって電極パッド３３ａに直接、導通接続される代わりに、ｘ方向ｘ１側かつｙ方向ｙ１側の支持部５１２、ワイヤ６２、パッド部５２１ａ、およびワイヤ６１ａを経由して、電極パッド３３ａに導通している。これにより、半導体装置Ａ４０は、ダイパッド部５１１にボンディングワイヤを接合する場所が確保できない場合でも、半導体素子３とダイパッド部５１１とを導通させることができる。また、半導体装置Ａ４０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
　第４実施形態から理解されるように、本開示に係る半導体装置のパッケージ形式は何ら限定されない。たとえば、本開示に係る半導体装置には、端子部５２２が封止樹脂７から突出しないＳＯＮ（Small Outline Non-leaded package）タイプおよびＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置も含まれる。
　上記第１～４実施形態においては、半導体素子３がＬＳＩである場合について説明したが、これに限られない。半導体素子３は、たとえばディスクリート半導体素子であってもよい。
　本開示に係る半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。本開示は以下の付記に記載された実施形態を含む。
　付記１．
　半導体素子（３）と、
　厚さ方向の一方側（ｚ方向ｚ１側）を向くダイパッド主面（５１１ａ）に前記半導体素子が搭載されるダイパッド部（５１１）、および、前記ダイパッド部を支持する支持部（５１２）を有する第１リード（５１）と、
　前記半導体素子を覆う封止樹脂（７）と、
　前記支持部に導通接続され、かつ、前記半導体素子に導通する第１接続部材（６２）と、
を備えている、半導体装置（Ａ１０）。
　付記２．
　前記支持部は、前記第１接続部材が導通接続されている接続面（５１２ｄ）を備え、
　前記接続面と前記ダイパッド主面とは、前記厚さ方向における位置が異なる、付記１に記載の半導体装置。
　付記３．
　前記封止樹脂から露出する第２端子部（５２２ａ）を有し、かつ、前記第１リードから離間する第２リード（５２ａ）をさらに備え、
　前記第１接続部材は、前記第２リードに導通接続されている、付記１または２に記載の半導体装置。
　付記４．
　前記半導体素子に接合され、かつ、前記第１接続部材に導通する第２接続部材（６１ａ）をさらに備えている、付記３に記載の半導体装置。
　付記５．
　前記第２接続部材は、前記第２リードに導通接続されている、付記４に記載の半導体装置。
　付記６．（第２実施形態、図１１）
　前記第２接続部材は、前記支持部に導通接続されている、付記４に記載の半導体装置。
　付記７．（第１実施形態第２変形例、図１０）
　前記第１接続部材は、前記支持部および前記第２リードに一体的につながる板状であり、
　前記第１接続部材の前記一方側を向く面は、前記支持部の前記第１接続部材がつながっている部分の前記一方側を向く面、および、前記第２リードの前記第１接続部材がつながっている部分の前記一方側を向く面と面一である、付記３ないし６のいずれかに記載の半導体装置。
　付記８．
　前記第１接続部材は、ボンディングワイヤである、付記３ないし６のいずれかに記載の半導体装置。
　付記９．（第３実施形態、図１２）
　前記第１接続部材は、ボンディングワイヤであり、前記半導体素子に接合されている、付記１または２に記載の半導体装置。
　付記１０．
　前記支持部に形成された金属層（５９）をさらに備え、
　前記第１接続部材は、前記金属層に接合されている、付記８または９に記載の半導体装置。
　付記１１．
　前記厚さ方向に直交する第１方向（ｘ方向）に並んで配置された複数の第３リード（５２）をさらに備え、
　前記封止樹脂は、前記第１方向を向く第１樹脂側面（７３）を備え、
　前記支持部は、前記第１樹脂側面から露出する、付記１ないし１０のいずれかに記載の半導体装置。
　付記１２．（第４実施形態、図１３）
　前記厚さ方向に直交する第１方向に並んで配置された複数の第３リードと、
　前記厚さ方向および前記第１方向に直交する第２方向（ｙ方向）に並んで配置された複数の第４リード（５２）と、
をさらに備え、
　前記支持部は、前記厚さ方向に視て、前記第１方向および前記第２方向に交差する方向に延びる、付記１ないし１０のいずれかに記載の半導体装置。
　付記１３．
　前記半導体素子は、前記一方側を向く素子主面（３１）を備え、
　前記素子主面の第１面積（Ｓ１）は、前記ダイパッド主面の第２面積（Ｓ２）の５０％以上９０％以下である、付記１ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記ダイパッド部は、前記厚さ方向において前記ダイパッド主面とは反対側を向くダイパッド裏面（５１１ｂ）を備え、
　前記ダイパッド裏面は、前記封止樹脂から露出している、付記１ないし１３のいずれかに記載の半導体装置。
　付記１５．
　前記半導体素子はＬＳＩである、付記１ないし１４のいずれかに記載の半導体装置。
Ａ１０，Ａ１１，Ａ１２，Ａ２０，Ａ３０，Ａ４０：半導体装置
３：半導体素子　　　　３１：素子主面
３２：素子裏面　　　　３３，３３ａ：電極パッド
４：接合材　　　　５：導電支持部材
５１：リード　　　　５１１：ダイパッド部
５１１ａ：ダイパッド主面　　　　５１１ｂ：ダイパッド裏面
５１２：支持部　　　　５１２ａ：第１部
５１２ｂ：第２部　　　　５１２ｃ：露出面
５１２ｄ：接続面　　　　５２，５２ａ：リード
５２１，５２１ａ：パッド部　　　　５２２，５２２ａ：端子部
５３：接続部　　　　５９：金属層
６，６１，６１ａ，６２：ワイヤ
６３：クリップ　　　　７：封止樹脂
７１：樹脂主面　　　　７２：樹脂裏面
７３，７４：樹脂側面

Claims (15)

  1. 　半導体素子と、
    　厚さ方向の一方側を向くダイパッド主面に前記半導体素子が搭載されるダイパッド部、および、前記ダイパッド部を支持する支持部を有する第１リードと、
    　前記半導体素子を覆う封止樹脂と、
    　前記支持部に導通接続され、かつ、前記半導体素子に導通する第１接続部材と、
    を備えている、半導体装置。
  2. 　前記支持部は、前記第１接続部材が導通接続されている接続面を備え、
    　前記接続面と前記ダイパッド主面とは、前記厚さ方向における位置が異なる、請求項１に記載の半導体装置。
  3. 　前記封止樹脂から露出する第２端子部を有し、かつ、前記第１リードから離間する第２リードをさらに備え、
    　前記第１接続部材は、前記第２リードに導通接続されている、請求項１または２に記載の半導体装置。
  4. 　前記半導体素子に接合され、かつ、前記第１接続部材に導通する第２接続部材をさらに備えている、請求項３に記載の半導体装置。
  5. 　前記第２接続部材は、前記第２リードに導通接続されている、請求項４に記載の半導体装置。
  6. 　前記第２接続部材は、前記支持部に導通接続されている、請求項４に記載の半導体装置。
  7. 　前記第１接続部材は、前記支持部および前記第２リードに一体的につながる板状であり、
    　前記第１接続部材の前記一方側を向く面は、前記支持部の前記第１接続部材がつながっている部分の前記一方側を向く面、および、前記第２リードの前記第１接続部材がつながっている部分の前記一方側を向く面と面一である、請求項３ないし６のいずれかに記載の半導体装置。
  8. 　前記第１接続部材は、ボンディングワイヤである、請求項３ないし６のいずれかに記載の半導体装置。
  9. 　前記第１接続部材は、ボンディングワイヤであり、前記半導体素子に接合されている、請求項１または２に記載の半導体装置。
  10. 　前記支持部に形成された金属層をさらに備え、
    　前記第１接続部材は、前記金属層に接合されている、請求項８または９に記載の半導体装置。
  11. 　前記厚さ方向に直交する第１方向に並んで配置された複数の第３リードをさらに備え、
    　前記封止樹脂は、前記第１方向を向く第１樹脂側面を備え、
    　前記支持部は、前記第１樹脂側面から露出する、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 　前記厚さ方向に直交する第１方向に並んで配置された複数の第３リードと、
    　前記厚さ方向および前記第１方向に直交する第２方向に並んで配置された複数の第４リードと、
    をさらに備え、
    　前記支持部は、前記厚さ方向に視て、前記第１方向および前記第２方向に交差する方向に延びる、請求項１ないし１０のいずれかに記載の半導体装置。
  13. 　前記半導体素子は、前記一方側を向く素子主面を備え、
    　前記素子主面の第１面積は、前記ダイパッド主面の第２面積の５０％以上９０％以下である、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 　前記ダイパッド部は、前記厚さ方向において前記ダイパッド主面とは反対側を向くダイパッド裏面を備え、
    　前記ダイパッド裏面は、前記封止樹脂から露出している、請求項１ないし１３のいずれかに記載の半導体装置。
  15. 　前記半導体素子はＬＳＩである、請求項１ないし１４のいずれかに記載の半導体装置。
PCT/JP2023/010293 2022-03-31 2023-03-16 半導体装置 WO2023189650A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022060621 2022-03-31
JP2022-060621 2022-03-31

Publications (1)

Publication Number Publication Date
WO2023189650A1 true WO2023189650A1 (ja) 2023-10-05

Family

ID=88201751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/010293 WO2023189650A1 (ja) 2022-03-31 2023-03-16 半導体装置

Country Status (1)

Country Link
WO (1) WO2023189650A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382066A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
JPH06224357A (ja) * 1993-01-26 1994-08-12 Toshiba Corp 樹脂封止型半導体装置
JPH0745778A (ja) * 1993-07-29 1995-02-14 Sumitomo Electric Ind Ltd リードフレーム及び半導体装置
JPH11297918A (ja) * 1998-04-10 1999-10-29 Nec Corp リードフレーム及び半導体装置及び半導体装置の製造方法
JP2005327878A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2006147602A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2009194059A (ja) * 2008-02-13 2009-08-27 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382066A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
JPH06224357A (ja) * 1993-01-26 1994-08-12 Toshiba Corp 樹脂封止型半導体装置
JPH0745778A (ja) * 1993-07-29 1995-02-14 Sumitomo Electric Ind Ltd リードフレーム及び半導体装置
JPH11297918A (ja) * 1998-04-10 1999-10-29 Nec Corp リードフレーム及び半導体装置及び半導体装置の製造方法
JP2005327878A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2006147602A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2009194059A (ja) * 2008-02-13 2009-08-27 Renesas Technology Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US8159055B2 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
KR930002804B1 (ko) 수지밀봉형 반도체장치
EP2724368B1 (en) Ultra-thin power transistor having customized footprint
US20080006920A1 (en) Multi-chip semiconductor connector assemblies
JP2013508974A (ja) 向上した接地ボンド信頼性を有するリードフレーム・パッケージ
CN105448860B (zh) 半导体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US5548087A (en) Molded plastic packaging of electronic devices
US7566967B2 (en) Semiconductor package structure for vertical mount and method
JP7503058B2 (ja) 電子装置および電子装置の実装構造
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
KR100598652B1 (ko) 반도체장치
US7310224B2 (en) Electronic apparatus with thermal module
WO2023189650A1 (ja) 半導体装置
US20110068451A1 (en) Multi-chip semiconductor connector
JP2018190882A (ja) 半導体装置
WO2022209663A1 (ja) 半導体装置
US20200402901A1 (en) Semiconductor device and mounting structure thereof
WO2023021938A1 (ja) 半導体装置
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP2022143169A (ja) 半導体装置
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH02164056A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779668

Country of ref document: EP

Kind code of ref document: A1