JP5261025B2 - 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5261025B2
JP5261025B2 JP2008132144A JP2008132144A JP5261025B2 JP 5261025 B2 JP5261025 B2 JP 5261025B2 JP 2008132144 A JP2008132144 A JP 2008132144A JP 2008132144 A JP2008132144 A JP 2008132144A JP 5261025 B2 JP5261025 B2 JP 5261025B2
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
resin
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008132144A
Other languages
English (en)
Other versions
JP2009283563A (ja
Inventor
充裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asmo Co Ltd
Original Assignee
Asmo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asmo Co Ltd filed Critical Asmo Co Ltd
Priority to JP2008132144A priority Critical patent/JP5261025B2/ja
Publication of JP2009283563A publication Critical patent/JP2009283563A/ja
Application granted granted Critical
Publication of JP5261025B2 publication Critical patent/JP5261025B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リードフレームに載置された回路基板を樹脂で封止して形成される樹脂封止型半導体装置、及びこの樹脂封止型半導体装置の製造方法に関する。
特許文献1に記載には、リードフレームのアイランド部(支持部)の上に回路パターンが形成された回路基板が載置され、さらに、この回路基板の上にICチップ(電子部品)が実装されていた樹脂封止型半導体装置が記載されている。
そして、ICチップの表面側に設けられた電極と回路基板の表面側に設けられた接続部は、表面側で電気的に接続されている。さらに、回路基板の表面側に設けられたボンディングパッドとリードフレームに設けられたリード部(リード端子)は、表面側でワイヤにて電気的に接続されている。
また、ICチップ(電子部品)の裏面にはアイランド部(支持部)を介してヒートシンクが配置されており、放熱性を向上させる構成となっている。
特開2004−288835号公報
しかしながら、このような樹脂封止型半導体装置では、電子部品を回路基板へリフローはんだ付けによって電気的に接続する場合がある。このため、電子部品実装時のはんだ付けにおいて、はんだが飛散し、回路基板に設けられたボンディングパッドにはんだが付着してワイヤボンディングの接続信頼性が低下することが考えられる。
本発明は、上記事実を考慮し、電子部品実装時に、はんだが飛散してボンディングパッドにはんだが付着するのを抑制することが課題である。
本発明の請求項1に係る樹脂封止型半導体装置は、リード端子と支持部を備えるリードフレームと、前記支持部に載置されると共に、回路パターンが形成された回路基板と、前記回路基板の一の面に実装される電子部品と、前記電子部品が実装される前記回路基板の一の面とは反対側の他の面に設けられ、前記リード端子とボンディングワイヤにより接続させるボンディングパッドと、を有し、前記回路基板には、前記支持部からはみ出した露出部が設けられ、前記ボンディングパットは、前記露出部に設けられることを特徴とする。
上記構成によれば、回路パターンが形成された回路基板が、リードフレームに設けられた支持部に載置されている。また、電子部品が、回路基板の一の面に実装されている。
さらに、リードフレームに設けられたリード端子とボンディングワイヤにて接続されるボンディングパッドが回路基板の他の面に設けられている。
このように、電子部品が実装される一の面に対して反対側の他の面に、ボンディングパッドを配置することで、電子部品実装時に、はんだが飛散しもボンディングパッドにはんだが付着するのを抑制することができる。
また、ボンディングパッドは、支持部からはみ出した回路基板の露出部に設けられている。
つまり、露出部を設け、この露出部にボンディングパッドを配置することで支持部に特別な加工を施すことなく、ボンディングワイヤと接続可能な位置にボンディングパッドを形成することができる。
本発明の請求項2に係る樹脂封止型半導体装置は、請求項1に記載において、前記回路基板の一の面において、前記ボンディングパッドの反対側には、電子部品が実装されない非実装部が設けられることを特徴とする。
上記構成によれば、電子部品が実装されない非実装部が、ボンディングパッドの反対側に設けられている。
ここで、ボンディングワイヤをボンディングパッドに接合させる際には、通常、圧着方式を採用する。このように、ボンディングパッドの反対側に非実装部を設けることで、非実装部を冶具の当て面とすることができ、ボンディングワイヤをボンディングパッドに圧着する際に、回路基板の変形を防止し、確実にボンディングワイヤをボンディングパッドに接合させることができる。
本発明の請求項3に係る樹脂封止型半導体装置の製造方法は、請求項2に記載の樹脂封止型半導体装置の製造方法であって、回路基板の一の面に電子部品を実装する工程と、前記回路基板の非実装部に、前記回路基板を支持する冶具の支持面を当てて前記回路基板を支持した状態で、前記回路基板の他の面に設けられたボンディングパッドとリード端子をワイヤボンディングで接続する工程と、前記電子部品が実装された前記回路基板を封止樹脂によって樹脂封止する工程と、を備えることを特徴とする。
上記構成によれば、電子部品を回路基板の一の面に実装する。
さらに、電子部品が実装された回路基板の非実装部に、回路基板を支持する冶具の支持面を当てて、回路基板を支持する。この状態で、回路基板の他の面に設けられたボンディングパッドとリード端子にボンディングワイヤの端部を圧着し、ボンディングワイヤとリード端子をボンディングワイヤによって電気的に接続する。
そして、リード端子とボンディングワイヤで接続され、電子部品が実装された回路基板を封止樹脂によって樹脂封止する。
このように、ボンディングパッドを電子部品が実装される一の面に対し反対側の他の面に設けることで、電子部品実装時に、はんだが飛散してボンディングパッドにはんだが付着することがない。
このため、ボンディングパッドとボンディングワイヤの接続不良を抑制することができる。
また、ボンディングパッドの反対側の非実装部を冶具の当て面とすることで、ボンディングワイヤをボンディングパッドに圧着する際に、回路基板の変形が防止され、ボンディングワイヤとボンディングパッドの接合信頼性を向上させることができる。
本発明の第1実施形態に係る樹脂封止型半導体装置の一例について図1〜図3に基づいて説明する。
(全体構成)
樹脂封止型半導体装置10は、例えば、自動車に搭載されたモータを駆動するための制御装置であって、このモータに一体的に取り付けられるものである。
図1(A)(B)(C)に示されるように、樹脂封止型半導体装置10は、回路パターンが形成され、ダイオード及び抵抗等の電子部品18が一の面12Aに実装された平面視矩形状の回路基板12と、回路基板12が載置されるリードフレーム16とを備えている。この電子部品18は、リフローはんだ付けによって、回路基板12に実装され、電気的に接続されている。
さらに、このリードフレーム16は、例えば、銅合金等の金属製の板が機械加工されることにより形成されている。そして、リードフレーム16は、回路基板12が載置される支持部14と、外部との接続の為に使用される外部端子としての複数個のリード端子22とを備えて構成されている。詳細には、支持部14は2分割され(図2参照)、回路基板12は、2分割された支持部14に跨るように載置されている。
また、回路基板12は、少なくともリードフレーム16とは異なる材質で構成されており、例えば、樹脂材料で形成されている。さらに、回路基板12は、リードフレーム16よりも強度が低く、また、全体の面積がリードフレーム16の支持部14の全体の面積より大きくされている。さらに、この回路基板12において一の面12Aと反対側の他の面12Bは、リードフレーム16の支持部14に導電性接着剤によって固定されている。なお、回路基板12の大きさについては後述する。
(要部構成)
図1(A)(B)(C)、図2に示されるように、リードフレーム16の支持部14において回路基板12が載置される面に対し反対側の面には、半導体素子としてのFET素子20(電界効果トランジスタ:FIELD EFFECT TRANSISTOR)が導電性接着剤によって複数固定されている。
さらに、電子部品18は、FET素子20を駆動する制御回路素子を含んで構成されており、この電子部品18と結線用のボンディングワイヤ24で電気的に接続するための複数個の導電部26が回路基板12の他の面12Bに設けられている。
図2に示されるように、導電部26は、2分割された支持部14の分割線を広げて設けられた開口部38から露出するように配置されており、FET素子20と回路基板12の導電部26は、アルミニウム又は金を用いた細線状のボンディングワイヤ24により電気的に接続されている。
また、リード端子22も、同様に、ボンディングワイヤ28によりFET素子20と電気的に接続されている。
そして、FET素子20や電子部品18、回路基板12及びリードフレーム16は、その全体がモールド成形されることによってモールド樹脂30により封止されている。なお、リード端子22は、モールド樹脂30の外部に突出されて外部の装置と接続可能となっている。
ここで、図2に示されるように、平面視矩形状の回路基板12は、その長手方向においてリードフレーム16の支持部14より大きく(長く)設けられており、回路基板12の他の面12Bには、リード端子22と対向する位置に、支持部14からはみ出した露出部32が設けられている。そして、露出部32には、リード端子22から延出されるボンディングワイヤ34と電子部品18を電気的に接続するための複数個のボンディングパッド36が列状に並んで設けられている。
詳細には、アルミニウム又は金を用いた細線状のボンディングワイヤ34の端部が、圧着方式により、リード端子22及びボンディングパッド36に電気的に接続されている。つまり、電子部品18が実装される回路基板12の一の面12Aとは反対側の他の面12Bの露出部32に設けられたボンディングパッド36とリード端子22をボンディングワイヤ34で電気的に接続する構成となっている。
また、FET素子20も、同様にボンディングワイヤ28によりボンディングパッド36と電気的に接続されている。
さらに、図1(A)(B)(C)に示されるように、回路基板12の一の面12Aにおいて、ボンディングパッド36の反対側には、電子部品が実装されない非実装部40が設けられている。また、図3に示されるように、ボンディングワイヤ34の端部をボンディングパッド36に圧着する際に使用される冶具42の支持面42Aが、非実装部40と当接して回路基板12を支持するようになっている。
次に、樹脂封止型半導体装置10の製造工程について説明する。
図1(C)に示すFET素子20とリードフレーム16の支持部14を導電性接着剤等で固定する。
また、図1(B)に示す回路基板12の一の面12Aの決められた位置に電子部品18をリフローはんだ付けにて固定し、回路パターンが形成された回路基板12と電子部品18を電気的に接続する。
さらに、回路基板12とリードフレーム16の支持部14を接着剤により固定する。
次に、図3に示されるように、回路基板12の他の面12Bが上を向くように、リードフレーム16に固定された回路基板12を冶具42に載置する。前述したように、回路基板12を冶具42に載置する際は、ボンディングパッド36の反対側(裏側)に設けられた非実装部40が冶具42の支持面42Aで支持されるように、回路基板12を冶具42に載置する。
また、この状態で、図2に示されるように、ボンディングワイヤ28の両端部をFET素子20と導電部26又はボンディングパッド36に圧着し、導電部26又はボンディングパッド36とFET素子20をボンディングワイヤ28によって電気的に接続する。
さらに、ボンディングワイヤ34の端部をボンディングパッド36とリード端子22に圧着し、ボンディングパッド36とリード端子22をボンディングワイヤ34によって電気的に接続する。
(作用・効果)
前述したように、電子部品18が実装される回路基板12の一の面12Aに対して反対側の他の面12Bに、ボンディングパッド36を配置することで、電子部品18のリフローはんだ付けによる実装時に、はんだが飛散し、ボンディングパッド36にはんだが付着するのを抑制することができる。
また、ボンディングパッド36にはんだが付着するのを抑制することで、ボンディングパッド36の汚染を防止し、ボンディングパッド36とボンディングワイヤ34及びボンディングワイヤ28との接合信頼性を向上させることができる。
また、回路基板12を支持部14からはみ出させて露出部32を設け、この露出部32にボンディングパッド36を配置することで支持部14に特別な加工を施すことなく、ボンディングワイヤ34と接続可能な位置にボンディングパッド36を形成することができる。
また、ボンディングパッド36とボンディングワイヤ34及びボンディングワイヤ28との接合信頼性を向上させることで、樹脂封止型半導体装置10の信頼性を向上させ、さらに、樹脂封止型半導体装置10の歩留まりを向上させることができる。
また、電子部品18が実装される回路基板12の一の面12Aに対して反対側の他の面12Bにボンディングパッド36を配置するだけの構成となっているため、安価な構成でボンディングパッド36にはんだが付着するのを抑制することができる。
また、図3に示されるように、ボンディングパッド36の反対側に非実装部40を設け、非実装部40を冶具42の支持面42Aに当てて回路基板12を支持することで、ボンディングワイヤ34をボンディングパッド36に圧着する際に、回路基板12の変形を防止することができる。
また、ボンディングワイヤ34をボンディングパッド36に圧着する際に、回路基板12の変形を防止することで、確実にボンディングワイヤ34をボンディングパッド36に接合させることができる。
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では、特に明示しなかったが、FET素子20をリードフレーム16の支持部14に固定する工程と電子部品18を回路基板12へ固定する工程は、どちらの工程が先であってもよく、また、同時であってもよい。
次に、本発明に係る樹脂封止型半導体装置80の第2実施形態について図4に従って説明する。
なお、第1実施形態と同一部材については、同一符号を付してその説明を省略する。
本第2実施形態では、図4に示されるように、第1実施形態とは違い、リードフレーム50の支持部52には、平面視矩形状の第一回路基板56及び第二回路基板58が載置されている。
また、第一回路基板56に実装される電子部品60は、はんだが飛散しない導電性接着剤を用いて実装されており、第二回路基板58に実装される電子部品62は、リフローはんだ付けによって、第二回路基板58に実装されている。
さらに、第一回路基板56に設けられるボンディングパッド64は、第一回路基板56において電子部品60が実装される側に形成されており、ボンディングワイヤ70の端部を圧着することで、リード端子54とボンディングパッド64がボンディングワイヤ70により電気的に接合されている。
同様に、第一回路基板56に実装された電子部品60とリード端子54もボンディングワイヤ70により電気的に接続されている。
これに対し、第二回路基板58に設けられるボンディングパッド72は、第二回路基板58に電子部品62が実装される一の側58Aに対して反対側の他の側58Bに形成されており、ボンディングワイヤ74の端部をボンディングパッド72とリード端子54へ圧着することで、リード端子54とボンディングパッド72が電気的に接合されている。
このように、複数個の回路基板を支持部52に載置する際、電子部品62がフローはんだ付けで実装される場合は、ボンディングパッド72にはんだが付着するのを防止するため、ボンディングパッド72を電子部品62が配置される一の側58Aとは反対の他の側58Bへ設ける。さらに、電子部品60が導電性接着剤で実装される場合は、作業方向を統一させるため、ボンディングパッド64を電子部品60が配置される側に設ける。
このように、ボンディングパッド64、72の位置を使い分けることで、効率よく信頼性の高い樹脂封止型半導体装置80を製造することができる。
(A)(B)(C)本発明の第1実施形態に係る樹脂封止型半導体装置を示した側面図及び平面図である。 本発明の第1実施形態に係る樹脂封止型半導体装置を示した底面図である。 本発明の第1実施形態に係る樹脂封止型半導体装置と樹脂封止型半導体装置を製造する際に使用される冶具を示した側面図である。 (A)(B)(C)本発明の第2実施形態に係る樹脂封止型半導体装置を示した側面図、平面図及び底面図である。
符号の説明
10・・・樹脂封止型半導体装置、12・・・回路基板、12A・・・一の面、12B・・・他の面、14・・・支持部、16・・・リードフレーム、18・・・電子部品、22・・・リード端子、24・・・ボンディングワイヤ、28・・・ボンディングワイヤ、30・・・モールド樹脂、32・・・露出部、34・・・ボンディングワイヤ、36・・・ボンディングパッド、40・・・非実装部、42A・・・支持面、42・・・冶具、50・・・リードフレーム、52・・・支持部、54・・・リード端子、56・・・第一回路基板、58A・・・一の側、58B・・・他の側、58・・・第二回路基板、60・・・電子部品、62・・・電子部品、70・・・ボンディングワイヤ、72・・・ボンディングパッド、74・・・ボンディングワイヤ、80・・・樹脂封止型半導体装置

Claims (3)

  1. リード端子と支持部を備えるリードフレームと、
    前記支持部に載置されると共に、回路パターンが形成された回路基板と、
    前記回路基板の一の面に実装される電子部品と、
    前記電子部品が実装される前記回路基板の一の面とは反対側の他の面に設けられ、前記リード端子とボンディングワイヤにより接続させるボンディングパッドと、を有し、
    前記回路基板には、前記支持部からはみ出した露出部が設けられ、
    前記ボンディングパットは、前記露出部に設けられる樹脂封止型半導体装置
  2. 前記回路基板の一の面において、前記ボンディングパッドの反対側には、電子部品が実装されない非実装部が設けられる請求項1に記載の樹脂封止型半導体装置。
  3. 請求項2に記載の樹脂封止型半導体装置の製造方法であって、
    回路基板の一の面に電子部品を実装する工程と、
    前記回路基板の非実装部に、前記回路基板を支持する冶具の支持面を当てて前記回路基板を支持した状態で、前記回路基板の他の面に設けられたボンディングパッドとリード端子をワイヤボンディングで接続する工程と、
    前記電子部品が実装された前記回路基板を封止樹脂によって樹脂封止する工程と、
    を備える樹脂封止型半導体装置の製造方法。
JP2008132144A 2008-05-20 2008-05-20 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Expired - Fee Related JP5261025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008132144A JP5261025B2 (ja) 2008-05-20 2008-05-20 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008132144A JP5261025B2 (ja) 2008-05-20 2008-05-20 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009283563A JP2009283563A (ja) 2009-12-03
JP5261025B2 true JP5261025B2 (ja) 2013-08-14

Family

ID=41453745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008132144A Expired - Fee Related JP5261025B2 (ja) 2008-05-20 2008-05-20 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5261025B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130067A (ja) * 1984-07-23 1986-02-12 Nec Kansai Ltd ハイブリツドic
JPS61125057U (ja) * 1985-01-24 1986-08-06
JPH01318259A (ja) * 1988-06-20 1989-12-22 Nec Corp 混成集積回路装置
JPH05198735A (ja) * 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd マルチチップモジュール
US5283717A (en) * 1992-12-04 1994-02-01 Sgs-Thomson Microelectronics, Inc. Circuit assembly having interposer lead frame
JP2009253152A (ja) * 2008-04-09 2009-10-29 Asmo Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2009283563A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JP5149854B2 (ja) 半導体装置
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2010534937A (ja) 両側冷却集積電力デバイスのパッケージ、モジュール及び製造方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
US20090051022A1 (en) Lead frame structure
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP2007150045A (ja) 半導体装置
KR20120018756A (ko) Ic 패키지용 리드프레임 및 제조방법
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
US20200153138A1 (en) Semiconductor Power Module and Method for Producing a Semiconductor Power Module
JP2007150044A (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP5385438B2 (ja) 半導体装置
JP4965393B2 (ja) 樹脂封止型半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3473525B2 (ja) クアッドフラットパッケージ
JP4668729B2 (ja) 半導体装置の製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JP2009253152A (ja) 樹脂封止型半導体装置
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees