JPH05198735A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH05198735A JPH05198735A JP776392A JP776392A JPH05198735A JP H05198735 A JPH05198735 A JP H05198735A JP 776392 A JP776392 A JP 776392A JP 776392 A JP776392 A JP 776392A JP H05198735 A JPH05198735 A JP H05198735A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- substrate
- board
- hollow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 製作が容易で高機能かつ低コストのマルチチ
ップモジュールを得ること。 【構成】 リードフレーム１のダイパット３を中空の枠
状に構成し、電気部品７ａ〜７ｃが実装された基板６を
ダイパット３に固定してパッケージしたもの。
ップモジュールを得ること。 【構成】 リードフレーム１のダイパット３を中空の枠
状に構成し、電気部品７ａ〜７ｃが実装された基板６を
ダイパット３に固定してパッケージしたもの。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップその他の
複数の電気部品を両面実装した基板を、リードフレーム
に搭載してパッケージしてなるマルチチップモジュール
に関するものである。
複数の電気部品を両面実装した基板を、リードフレーム
に搭載してパッケージしてなるマルチチップモジュール
に関するものである。
【０００２】
【従来の技術】樹脂モールドによるパッケージは、本
来、半導体チップ単体を低価格でパッケージすることを
目的として開発され、低コストで量産性に優れているこ
とから、現在ではセラミックパッケージ等に比べてはる
かに多量に生産されている。一方、半導体装置を使用す
る電子機器側からの要請により、最近では複数の電気部
品を実装した基板をリードフレームに搭載し、配線をし
たのち樹脂モールドでパッケージしてなるマルチチップ
モジュールが増加している。
来、半導体チップ単体を低価格でパッケージすることを
目的として開発され、低コストで量産性に優れているこ
とから、現在ではセラミックパッケージ等に比べてはる
かに多量に生産されている。一方、半導体装置を使用す
る電子機器側からの要請により、最近では複数の電気部
品を実装した基板をリードフレームに搭載し、配線をし
たのち樹脂モールドでパッケージしてなるマルチチップ
モジュールが増加している。
【０００３】図５は（株）工業調査会発行に係る「最新
ハイブリッド実装技術」の第５６頁図３及びその説明に
記載されたマルチチップモジュールの説明図である。図
において、１１は一方の面に半導体チップ、トランジス
タチップ、Ｒ，Ｃ複合アレイ等の電気部品１３が実装さ
れ、導電パターン１２にワイヤ９で接続された配線シー
トである。この配線シート１１はリードフレーム１のダ
イパッド３ａに接着剤８で接着され、導電パターン１２
又は電気部品１３とリードフレーム１のリード２とをワ
イヤ９で接続し、樹脂モールド１０によりパッケージし
たものである。
ハイブリッド実装技術」の第５６頁図３及びその説明に
記載されたマルチチップモジュールの説明図である。図
において、１１は一方の面に半導体チップ、トランジス
タチップ、Ｒ，Ｃ複合アレイ等の電気部品１３が実装さ
れ、導電パターン１２にワイヤ９で接続された配線シー
トである。この配線シート１１はリードフレーム１のダ
イパッド３ａに接着剤８で接着され、導電パターン１２
又は電気部品１３とリードフレーム１のリード２とをワ
イヤ９で接続し、樹脂モールド１０によりパッケージし
たものである。
【０００４】図６は日経ＢＰ社発行に係る「日経エレク
トロニクス」ＮＯ．４８０号の第１８０頁に記載された
マルチチップ・パッケージの説明図である。このマルチ
チップ・パッケージは、セラミック基板１４の両面に導
電パターン１２を設け、これに半導体チップ等１３を実
装して導電パターン１２とワイヤ９で接着すると共に、
セラミック・コンデンサ１５を導電性接着剤でセラミッ
ク基板１４に接着し、さらに厚膜抵抗１７を設けたもの
で、このセラミック基板１４をダイパットを除去したリ
ードフレーム１のダイパットの位置に配設し、樹脂モー
ルド１０によりパッケージしたものである。
トロニクス」ＮＯ．４８０号の第１８０頁に記載された
マルチチップ・パッケージの説明図である。このマルチ
チップ・パッケージは、セラミック基板１４の両面に導
電パターン１２を設け、これに半導体チップ等１３を実
装して導電パターン１２とワイヤ９で接着すると共に、
セラミック・コンデンサ１５を導電性接着剤でセラミッ
ク基板１４に接着し、さらに厚膜抵抗１７を設けたもの
で、このセラミック基板１４をダイパットを除去したリ
ードフレーム１のダイパットの位置に配設し、樹脂モー
ルド１０によりパッケージしたものである。
【０００５】さらに、図７はイビデン（株）発行の技術
資料「ＰＡＣＴＨＯＬ」の第５頁に記載された多層配線
を施したリードフレームの説明図で、リードフレーム１
のダイパットに相当する部分３ａの両面に絶縁層１８を
設け、この絶縁層１７内及びその両面に多層配線１９を
施し、これら多層配線１９を必要に応じてスルーホール
２０により電気的に接続したものである。なお、絶縁層
１８の両面には半導体チップその他の電気部品が実装さ
れ、多層配線１９とはワイヤあるいはスルーホールを介
して接続される。
資料「ＰＡＣＴＨＯＬ」の第５頁に記載された多層配線
を施したリードフレームの説明図で、リードフレーム１
のダイパットに相当する部分３ａの両面に絶縁層１８を
設け、この絶縁層１７内及びその両面に多層配線１９を
施し、これら多層配線１９を必要に応じてスルーホール
２０により電気的に接続したものである。なお、絶縁層
１８の両面には半導体チップその他の電気部品が実装さ
れ、多層配線１９とはワイヤあるいはスルーホールを介
して接続される。
【０００６】
【発明が解決しようとする課題】図５の例では、電気部
品１３が実装された配線シート１１の他方の面をダイパ
ット３ａに接着しているので、配線シート１１には両面
実装をすることができず、したがって、高密度実装を行
なうことが困難である。
品１３が実装された配線シート１１の他方の面をダイパ
ット３ａに接着しているので、配線シート１１には両面
実装をすることができず、したがって、高密度実装を行
なうことが困難である。
【０００７】また、図６の例は、セラミック基板１４の
両面に電気部品１３，１５，１７を実装して高密度実装
化をはかっているが、ダイパットのないリードフレーム
１のダイパットに相当する位置に、セラミック基板１４
を配設して樹脂モールドでパッケージすることは、製造
工程が複雑になりきわめて面倒である。
両面に電気部品１３，１５，１７を実装して高密度実装
化をはかっているが、ダイパットのないリードフレーム
１のダイパットに相当する位置に、セラミック基板１４
を配設して樹脂モールドでパッケージすることは、製造
工程が複雑になりきわめて面倒である。
【０００８】さらに、図７の例では、リードフレーム１
の一部分のみに多層配線１９を施して多層配線基板を構
成しているが、このような多層配線基板は従来の多層配
線基板の製造設備では製造できないので別に製造設備を
新設しなければならず、このため相当なコストアップに
なる。
の一部分のみに多層配線１９を施して多層配線基板を構
成しているが、このような多層配線基板は従来の多層配
線基板の製造設備では製造できないので別に製造設備を
新設しなければならず、このため相当なコストアップに
なる。
【０００９】本発明は、上記の課題を解決すべくなされ
たもので、製作が容易で高機能かつコストを低減できる
両面実装式のマルチチップモジュールを得ることを目的
としたものである。
たもので、製作が容易で高機能かつコストを低減できる
両面実装式のマルチチップモジュールを得ることを目的
としたものである。
【００１０】
【課題を解決するための手段】本発明に係るマルチチッ
プモジュールは、リードフレームのダイパットを中空の
枠状に構成し、電気部品が実装された基板をダイパット
に固定してパッケージしたものである。また、上記の枠
状のダイパットに熱膨張による変形を吸収する緩衝領域
を設けたものである。
プモジュールは、リードフレームのダイパットを中空の
枠状に構成し、電気部品が実装された基板をダイパット
に固定してパッケージしたものである。また、上記の枠
状のダイパットに熱膨張による変形を吸収する緩衝領域
を設けたものである。
【００１１】
【作用】両面実装された基板の下面外周を接着剤により
ダイパットに接着し、電気部品又は導電パターンとリー
ドフレームの一部をワイヤで接着する。そして基板及び
リードフレームの一部を樹脂モールド等によりパッケー
ジする。また、リードフレームと基板とは熱膨張率が異
なるため、高温になるとリードフレームが変形して基板
が剥離することがある。しかし、本発明においてはリー
ドフレームの熱膨張による変形を緩衝領域で吸収するの
で、基板が剥離することはない。
ダイパットに接着し、電気部品又は導電パターンとリー
ドフレームの一部をワイヤで接着する。そして基板及び
リードフレームの一部を樹脂モールド等によりパッケー
ジする。また、リードフレームと基板とは熱膨張率が異
なるため、高温になるとリードフレームが変形して基板
が剥離することがある。しかし、本発明においてはリー
ドフレームの熱膨張による変形を緩衝領域で吸収するの
で、基板が剥離することはない。
【００１２】
【実施例】実施例１．図１は本発明に係る第１の実施例
のリードフレームの平面図、図２は図１のリードフレー
ムに電気部品を実装した基板を搭載した状態を示す断面
図である。両図において、１はリードフレーム、２はそ
のリードである。３は支持リード５，５ａに支持された
ダイパットであるが、本実施例においては通常のダイパ
ットの中央部を中空４に形成して枠状に構成してある。
なお、枠状のダイパット３の幅Ｗ1 は、リードフレーム
１の厚さなどによって必ずしも一定ではないが、通常
０．３ｍｍ以上であればよく、また、支持リード５，５
ａの幅Ｗ2 は従来のダイパットの支持リードの幅と同程
度（例えば０．２〜０．３ｍｍ）でよい。
のリードフレームの平面図、図２は図１のリードフレー
ムに電気部品を実装した基板を搭載した状態を示す断面
図である。両図において、１はリードフレーム、２はそ
のリードである。３は支持リード５，５ａに支持された
ダイパットであるが、本実施例においては通常のダイパ
ットの中央部を中空４に形成して枠状に構成してある。
なお、枠状のダイパット３の幅Ｗ1 は、リードフレーム
１の厚さなどによって必ずしも一定ではないが、通常
０．３ｍｍ以上であればよく、また、支持リード５，５
ａの幅Ｗ2 は従来のダイパットの支持リードの幅と同程
度（例えば０．２〜０．３ｍｍ）でよい。
【００１３】６は例えば多層配線基板の如き基板で、そ
の表裏両面には導電パターン（図示せず）が形成されて
おり、それぞれ半導体チップその他の電気部品７ａ，７
ｂ，７ｃが実装されている。この基板６はその一方の面
の外周縁が接着剤８によりダイパット３に接着固定さ
れ、基板６の端子とリード２とはそれぞれワイヤ９によ
り接続されている。そして、基板６、ダイパット３、ワ
イヤ９及びリード２の一部は、樹脂モールド１０により
パッケージされる。
の表裏両面には導電パターン（図示せず）が形成されて
おり、それぞれ半導体チップその他の電気部品７ａ，７
ｂ，７ｃが実装されている。この基板６はその一方の面
の外周縁が接着剤８によりダイパット３に接着固定さ
れ、基板６の端子とリード２とはそれぞれワイヤ９によ
り接続されている。そして、基板６、ダイパット３、ワ
イヤ９及びリード２の一部は、樹脂モールド１０により
パッケージされる。
【００１４】上記のように構成した本実施例において
は、基板６はダイパット３に固定されるので、位置決め
及び保持が容易であり、しかも、基板６の裏面に実装し
た電気部品７ｃはダイパット３の中空部４内に位置する
ため、両面実装した基板６を容易にリードフレーム１に
搭載することができる。
は、基板６はダイパット３に固定されるので、位置決め
及び保持が容易であり、しかも、基板６の裏面に実装し
た電気部品７ｃはダイパット３の中空部４内に位置する
ため、両面実装した基板６を容易にリードフレーム１に
搭載することができる。
【００１５】実施例２．図３は本発明の第２の実施例の
断面図である。本実施例は、基板６の外形をダイパット
３の中空部４の内形とほぼ同じ形状に形成し、電気部品
７ａ〜７ｃを実装した基板６をダイパット３の中空部４
に嵌合したものである。なお、必要に応じていて基板６
の周壁をダイパット３の内壁に接着剤８で接着してもよ
い。本実施例によれば、マルチチップモジュールの高さ
（厚さ）をより低く（薄く）することができる。
断面図である。本実施例は、基板６の外形をダイパット
３の中空部４の内形とほぼ同じ形状に形成し、電気部品
７ａ〜７ｃを実装した基板６をダイパット３の中空部４
に嵌合したものである。なお、必要に応じていて基板６
の周壁をダイパット３の内壁に接着剤８で接着してもよ
い。本実施例によれば、マルチチップモジュールの高さ
（厚さ）をより低く（薄く）することができる。
【００１６】実施例３．上述のように構成した本実施例
において、基板６が大きくなると、リードフレーム１と
基板６との熱膨張係数の相違から、リードフレーム１が
変形して基板６が剥離することがある。図４（ａ）はそ
の対策としてダイパット３の一部に、例えばダイパット
３と同一平面に突設したＶ字状の緩衝領域１１を設け、
ダイパット３の熱膨張による変形をこの緩衝領域１１で
吸収させるようにしたものである。
において、基板６が大きくなると、リードフレーム１と
基板６との熱膨張係数の相違から、リードフレーム１が
変形して基板６が剥離することがある。図４（ａ）はそ
の対策としてダイパット３の一部に、例えばダイパット
３と同一平面に突設したＶ字状の緩衝領域１１を設け、
ダイパット３の熱膨張による変形をこの緩衝領域１１で
吸収させるようにしたものである。
【００１７】図４（ｂ）は緩衝領域１１の他の実施例を
示すもので、本実施例はダイパット３と直交する方向に
緩衝領域１１を突設したものである。なお、上記の各実
施例ではＶ字状の緩衝領域１１を設けた場合を示した
が、緩衝領域１１の形状はこれに限定するものではな
く、適宜変更することができる。
示すもので、本実施例はダイパット３と直交する方向に
緩衝領域１１を突設したものである。なお、上記の各実
施例ではＶ字状の緩衝領域１１を設けた場合を示した
が、緩衝領域１１の形状はこれに限定するものではな
く、適宜変更することができる。
【００１８】ところで、基板６を接着剤８でダイパット
３に接着する際、接着剤８が外側にはみ出すことがあ
る。これを防止するためには、ダイパット３の外形寸法
を基板６の外形寸法より若干大きくするか、又は若干小
さくすればよい。
３に接着する際、接着剤８が外側にはみ出すことがあ
る。これを防止するためには、ダイパット３の外形寸法
を基板６の外形寸法より若干大きくするか、又は若干小
さくすればよい。
【００１９】上記の説明では、基板６、ダイパット３、
ワイヤ９及びリードフレーム２の一部を樹脂モールド１
０でパッケージする場合について述べたが、セラミック
その他の材料でパッケージする場合にも本発明を実施す
ることができる。
ワイヤ９及びリードフレーム２の一部を樹脂モールド１
０でパッケージする場合について述べたが、セラミック
その他の材料でパッケージする場合にも本発明を実施す
ることができる。
【００２０】
【発明の効果】以上詳記したように、本発明は、リード
フレームのダイパットを中空の枠状に構成し、表裏両面
に電気部品が実装された基板を、裏面に実装した電気部
品が前記の中空部内に位置するようにダイパットに固定
してパッケージするようにしたので、製造が容易かつ高
機能で低価格のマルチチップモジュールを得ることがで
きる。
フレームのダイパットを中空の枠状に構成し、表裏両面
に電気部品が実装された基板を、裏面に実装した電気部
品が前記の中空部内に位置するようにダイパットに固定
してパッケージするようにしたので、製造が容易かつ高
機能で低価格のマルチチップモジュールを得ることがで
きる。
【００２１】また、枠状のダイパットに緩衝領域を設け
て熱膨張による変形を吸収させるようにしたので、これ
に接着した熱膨張係数の異なる基板が剥離するおそれが
なく、信頼性の高いマルチチップモジュールが得られ
る。
て熱膨張による変形を吸収させるようにしたので、これ
に接着した熱膨張係数の異なる基板が剥離するおそれが
なく、信頼性の高いマルチチップモジュールが得られ
る。
【図１】本発明の第１の実施例のリードフレームの平面
図である。
図である。
【図２】図１のリードフレームに基板を搭載した状態を
示す断面図である。
示す断面図である。
【図３】本発明の第２の実施例の断面図である。
【図４】（ａ）本発明の第３の実施例のリードフレーム
の要部を示す平面図である。 （ｂ）同じく他の実施例の側面図である。
の要部を示す平面図である。 （ｂ）同じく他の実施例の側面図である。
【図５】従来のマルチチップモジュールの一例の説明図
である。
である。
【図６】従来のマルチチップパッケージの一例の説明図
である。
である。
【図７】従来の多層配線を施したリードフレームの一例
の説明図である。
の説明図である。
１ リードフレーム ２ リード ３ ダイパット ４ 中空部 ６ 基板 ７ａ〜７ｃ 電気部品 ８ 接着剤 １０ パッケージ １１ 緩衝領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 博英 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 複数の電気部品が実装された基板をリー
ドフレームに搭載し、前記基板及びリードフレームの一
部をパッケージしてなるマルチチップモジュールにおい
て、 前記リードフレームのダイパットを中空の枠状に構成
し、電気部品が実装された基板を前記ダイパットに固定
してパッケージしたことを特徴とするマルチチップモジ
ュール。 - 【請求項２】 ダイパットに熱膨張を吸収する緩衝領域
を設けたことを特徴とする請求項１記載のマルチチップ
モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP776392A JPH05198735A (ja) | 1992-01-20 | 1992-01-20 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP776392A JPH05198735A (ja) | 1992-01-20 | 1992-01-20 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198735A true JPH05198735A (ja) | 1993-08-06 |
Family
ID=11674731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP776392A Pending JPH05198735A (ja) | 1992-01-20 | 1992-01-20 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198735A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610923B1 (en) | 1999-11-05 | 2003-08-26 | Rohm Co., Ltd. | Multi-chip module utilizing leadframe |
| KR20030070363A (ko) * | 2002-02-25 | 2003-08-30 | 삼성전자주식회사 | 멀티 칩 패키지 |
| US6958532B1 (en) * | 1999-06-18 | 2005-10-25 | Nec Electronics Corporation | Semiconductor storage device |
| JP2009283563A (ja) * | 2008-05-20 | 2009-12-03 | Asmo Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
-
1992
- 1992-01-20 JP JP776392A patent/JPH05198735A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958532B1 (en) * | 1999-06-18 | 2005-10-25 | Nec Electronics Corporation | Semiconductor storage device |
| US6610923B1 (en) | 1999-11-05 | 2003-08-26 | Rohm Co., Ltd. | Multi-chip module utilizing leadframe |
| KR20030070363A (ko) * | 2002-02-25 | 2003-08-30 | 삼성전자주식회사 | 멀티 칩 패키지 |
| JP2009283563A (ja) * | 2008-05-20 | 2009-12-03 | Asmo Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPH08124967A (ja) | 半導体装置 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| JPH05198735A (ja) | マルチチップモジュール | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP3016049B2 (ja) | 半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPH06168985A (ja) | 半導体素子の実装構造 | |
| JP2611672B2 (ja) | 混成集積回路装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| KR100195158B1 (ko) | 반도체 리드프레임 | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| KR20000039152A (ko) | 반도체패키지용 인쇄회로기판 및 그 제조방법 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム |