JP2595803B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2595803B2
JP2595803B2 JP2284898A JP28489890A JP2595803B2 JP 2595803 B2 JP2595803 B2 JP 2595803B2 JP 2284898 A JP2284898 A JP 2284898A JP 28489890 A JP28489890 A JP 28489890A JP 2595803 B2 JP2595803 B2 JP 2595803B2
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
circuit device
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2284898A
Other languages
English (en)
Other versions
JPH04159765A (ja
Inventor
秀人 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2284898A priority Critical patent/JP2595803B2/ja
Publication of JPH04159765A publication Critical patent/JPH04159765A/ja
Application granted granted Critical
Publication of JP2595803B2 publication Critical patent/JP2595803B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に半導体ベアチ
ップを樹脂封止した混成集積回路装置に関する。
〔従来の技術〕
従来、リードフレーム上に絶縁エリアを設け、その上
に所定の配線が施されたプリント配線基板を貼り付け、
プリント配線基板上の所定の位置に半導体素子等をベア
チップ状態にて搭載し、ベアチップとプリント配線基板
間およびプリント配線基板とリードフレーム間を金線に
てワイヤボンディング法により接続し、トランスファモ
ールド法にて樹脂封止した構造をもつトランスファモー
ルド型の混成集積回路装置（COMPACT）がある（例え
ば、最新ハイブリッドテクロノロジー、第215頁〜第219
頁、工業調査会、電子材料編集部、モールド型のハイブ
リッドIC、第１回マイクロエレクトロニクスシンポジウ
ム論文集、ISHM JAPAN）。
〔発明が解決しようとする課題〕
この従来の混成集積回路装置は、リードフレーム上に
プリント配線基板を貼り付け、このプリント配線基板上
に所定の半導体素子をベアチップ状態にて搭載している
が、リードフレームの下部へベアチップを搭載するのは
困難であるため、リードフレームの下部は、トランスフ
ァモールド封止された樹脂と接触する構造となってお
り、混成集積回路装置の高集積化、高密度化を難しくし
ているという問題点があった。
本発明の目的は、高集積化、高密度化が容易な混成集
積回路装置を提供することにある。
〔課題を解決するための手段〕
本発明の混成集積回路装置は、少なくとも２つの半導
体ベアチップを搭載した所定の配線が施されたプリント
配線基板を片面に貼り付けた第１のリードフレームと、
少なくとも２つの半導体ベアチップを搭載した所定の配
線が施されたプリント配線基板を片面に張り付けた第２
のリードフレームとを有し、前記第１のリードフレーム
面と前記第２のリードフレーム面とを接触させ重ね合わ
せて樹脂封止したことを特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の一実施例の断面図である。
第１図に示すように、リードフレーム1a上にプリント
配線基板2aを貼り付け、プリント配線基板2a上に２つの
半導体ベアチップ3aをダイボンディングして搭載し、さ
らに、金線4aにてワイヤボンディングして、半導体ベア
チップ3aとプリント配線基板2a間およびプリント配線基
板2aとリードフレーム1a間を接続する。
一方、リードフレーム1b上にプリント配線基板2bを貼
り付け、プリント配線基板2b上に２つの半導体ベアチッ
プ3bをダイボンディングして搭載し、さらに、金線5bに
てワイヤボンディングして半導体ベアチップ3bとプリン
ト配線基板2b間およびプリント配線基板2bとリードフレ
ーム1b間を接続する。
次に、リードフレーム1aとリードフレーム1bをそれぞ
れプリント配線基板2a,2bを貼り付けていない面で重ね
合わせ、樹脂５をトランスファモールド法にて封止する
ことにより、本実施例の高密度で高集積された混成集積
回路装置が得られる。
さらに、図示しないが、半導体ベアチップ3aの代わり
に、受動素子である表面実装部品タイプのチップコンデ
ンサを搭載することによっても高密度で高集積された混
成集積回路装置が得られる。
〔発明の効果〕
以上説明したように本発明は、リードフレームの上下
に半導体ベアチップを搭載することにより、従来に比べ
て約２倍の高密度化、高集積化が可能となるという効果
を有する。
【図面の簡単な説明】
第１図は、本発明の一実施例の断面図である。 1a,1b……リードフレーム、2a,2b……プリント配線基
板、3a,3b……半導体ベアチップ、4a,4b……金線、５…
…樹脂。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも２つの半導体ベアチップを搭載
    した所定の配線が施されたプリント配線基板を片面に貼
    り付けた第１のリードフレームと、少なくとも２つの半
    導体ベアチップを搭載した所定の配線が施されたプリン
    ト配線基板を片面に張り付けた第２のリードフレームと
    を有し、前記第１のリードフレーム面と前記第２のリー
    ドフレーム面とを接触させ重ね合わせて樹脂封止したこ
    とを特徴とする混成集積回路装置。
JP2284898A 1990-10-23 1990-10-23 混成集積回路装置 Expired - Lifetime JP2595803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2284898A JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2284898A JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH04159765A JPH04159765A (ja) 1992-06-02
JP2595803B2 true JP2595803B2 (ja) 1997-04-02

Family

ID=17684478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284898A Expired - Lifetime JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2595803B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231296B1 (ko) * 2006-09-25 2013-02-07 엘지이노텍 주식회사 인텔리전트 파워 모듈
JP5305538B2 (ja) * 2010-09-08 2013-10-02 本田技研工業株式会社 スロットル装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028256A (ja) * 1983-07-26 1985-02-13 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JPH04159765A (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP2595803B2 (ja) 混成集積回路装置
JPH04144269A (ja) 混成集積回路装置
JP2925722B2 (ja) ハーメチックシール型電気回路装置
US6181003B1 (en) Semiconductor device packaged in plastic package
JPH0582582A (ja) 半導体装置
JPS62158352A (ja) 樹脂封止半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2541532B2 (ja) 半導体モジュ―ル
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS58178544A (ja) リ−ドフレ−ム
JPS62226636A (ja) プラスチツクチツプキヤリア
JP3064674B2 (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
KR950003904B1 (ko) 반도체 패키지
KR950002210B1 (ko) 반도체 칩 실장 방법
JP2568057B2 (ja) 集積回路装置
JPS6334281Y2 (ja)
JPS61225827A (ja) 半導体素子の実装構造
JPS635240Y2 (ja)
JP2629461B2 (ja) 樹脂封止形半導体装置
JP2542227B2 (ja) 混成ｉｃ基板装置
JPH03236245A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040816

A521 Written amendment

Effective date: 20041015

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20050415

Free format text: JAPANESE INTERMEDIATE CODE: A02