JPS589585B2 - デンシブヒンヨウリ−ドフレ−ム - Google Patents

デンシブヒンヨウリ−ドフレ−ム

Info

Publication number
JPS589585B2
JPS589585B2 JP49114407A JP11440774A JPS589585B2 JP S589585 B2 JPS589585 B2 JP S589585B2 JP 49114407 A JP49114407 A JP 49114407A JP 11440774 A JP11440774 A JP 11440774A JP S589585 B2 JPS589585 B2 JP S589585B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
metal layer
semiconductor chip
dense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49114407A
Other languages
English (en)
Other versions
JPS5140869A (ja
Inventor
鈴木勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP49114407A priority Critical patent/JPS589585B2/ja
Publication of JPS5140869A publication Critical patent/JPS5140869A/ja
Publication of JPS589585B2 publication Critical patent/JPS589585B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は改良された電子部品用リードフレームの構造に
関するものである。
従来、合成樹脂被覆型半導体装置に使用されるリードフ
レームは、所定の間隔を持って配置される複数のリード
線とリードフレームの中央部に半導体チップを接着する
基板を設け，一枚の金属板より平形に形成されていた。
又硝子封止型半導体装置に使用されるリードフレームに
おいては所定の間隔を持って配置される複数のリード線
とチップ接着部を除去したものとしてデュアルイン型あ
？いは平型に形成されているものであった。
然しなから従来の一枚の金属板から成形されたリードフ
レームを用いて実装密度を増加させる為にはリード数を
増加させなければならない。
この方法によると限られたリードフレームの大きさでリ
ード数を２〜３倍にすると、リード線の変形、リード線
のショート等の問題があり特に大規模集積回路用リード
フレーム（４０ピン以上）の製作は非常に難しいものと
なる欠点があった。
本発明は上述した従来の欠点を除去した電子部品用リ
ードフレーム、特に集積回路用に適したリードフレーム
を提供することを目的とし、一枚の金属板から成形され
るリードフレームが、電気的絶縁接着材により積層され
て多層構造を形成することを特徴とする電子部品用リー
ドフレームが得られる。
次に本発明を説明する為に従来の集積回路用リードフレ
ームを図面を用いて説明する。
第１図は従来のリードフレームの平面図、第２図は第１
図のｘ − ｘ’面の断面図である。
第１図、第２図においてリード線１ ３ ． １ ３’
と半導体チップ接着基板１２とタイパー１１を有し、一
枚の金属板から形成されたリードフレームであった。
その為に大規模集積回路用リードフレームの様に４０ピ
ン以上のリード数になるとリード線１３と１３′との間
にショートが起ったり、あるいは段差がはげしくなり実
用的製品の製作が難しかった。
次に本発明の実施例について、図面を用いて説明する。
第３図は本発明の第１の実施例であり、従来の如き形状
のリードフレーム２１と、リードフレーム２１の半導体
チップ接着基板２３を除去したリードフレーム２４とを
上述したエポキシ樹脂あるいは硝子２２の如き絶縁接着
材で接着したものである。
第６図は本発明の第３の実施例であり主に硝子封止型半
導体容器に使用されるリードフレームである。
このリードフレームは硝子封止に用いられる為第１図、
第２図に示す如き形状のリードフレームの半導体チップ
接着基板１２を除去した構造のリードフレーム２４と２
４′を硝子２２によって絶縁接着したものである。
なお第３図および第４図の点線で示している部分は、半
導体チップを接着する場合を想定したもので、第３図は
リードフレームの片面のみに集積度が高く、電極数の多
い半導体チップを接着し二段に金属細線で結合しようと
するものである。
第４図は第３図と同じ思想であり半導体チップを接着す
る基板がリードフレームの接着基板と分離しているだけ
である。
この様に本発明は２枚以上のリードフレームを絶縁接着
材で絶縁接合する為に外形も大きくならず実装密度の増
大がいとも簡単に行われるものである。
以上本発明を実施例について述べたがこれらは単に一例
として配載したに過ぎず用途としては集積回路用に限定
されず、たとえばリードリレー等にも用いられ、本発明
の特許請求の範囲を制限するものではない。
【図面の簡単な説明】
第１図は従来のリードフレームの平面図、第２図は第１
図のＸ−Ｘ面の断面図、第３図は本発明の一実施例のリ
ードフレームの断面図、第４図は本発明の他の実施例の
リードフレームの断面図、である。 １１・・・・・・タイバー、１２・・・・・・半導体チ
ップ接着基板、１３，１３・・・・・・リード線、１４
・・・・・・リード７Ｌ／−ム、２１・・・・・・リー
ドフレーム、２２・・・・・・絶縁接着材、２３・・・
・・・半導体チップ装着基板、２４，２４′・・・・・
・半導体チップ接着基板を除去したリードフレーム。

Claims (1)

    【特許請求の範囲】
  1. １ 中央部に半導体チップを接着する接着領域又は開口
    部が設けられ、該接着領域又は開口部周辺にリードが延
    在する電子部品用リードフレームにおいて、該リードフ
    レームは少なくとも第１の金属層と、該第１の金属層の
    前記リードの先端部以外の一主表面上に設けられた電気
    的絶縁装着材と該電気的絶縁接着材上に前記第１の金属
    層と絶縁して設けられ、かつ前記リードの先端部には設
    けられない第２の金属層とを含んで構成されていること
    を特徴とする電子部品用リードフレーム。
JP49114407A 1974-10-04 1974-10-04 デンシブヒンヨウリ−ドフレ−ム Expired JPS589585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49114407A JPS589585B2 (ja) 1974-10-04 1974-10-04 デンシブヒンヨウリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49114407A JPS589585B2 (ja) 1974-10-04 1974-10-04 デンシブヒンヨウリ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5140869A JPS5140869A (ja) 1976-04-06
JPS589585B2 true JPS589585B2 (ja) 1983-02-22

Family

ID=14636898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49114407A Expired JPS589585B2 (ja) 1974-10-04 1974-10-04 デンシブヒンヨウリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS589585B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5148869A (en) * 1972-05-24 1976-04-27 Nitta Gelatin Kk Benchuriisukurabaa no dasutofuchakuboshisochi
JPS5826536Y2 (ja) * 1977-05-18 1983-06-08 松下電器産業株式会社 積層型半導体装置
JPS5691455A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Lead frame for manufacturing of semiconductor device
JP2637119B2 (ja) * 1987-11-12 1997-08-06 バブコツク日立株式会社 脱硝反応装置
EP0347238B1 (en) * 1988-06-17 1993-10-20 Ngk Insulators, Ltd. Minutely patterned structure, and method of producing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249984Y2 (ja) * 1973-10-19 1977-11-12

Also Published As

Publication number Publication date
JPS5140869A (ja) 1976-04-06

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS62142341A (ja) 半導体装置およびその製造方法
JPH0221139B2 (ja)
JPS58219757A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JPH01137660A (ja) 半導体装置
JP2682200B2 (ja) 半導体装置
JPH0472750A (ja) ガラス封止型半導体装置
JPH04144269A (ja) 混成集積回路装置
JPS6370532A (ja) 半導体装置
JPH0517709B2 (ja)
JPS6112053A (ja) リ−ドフレ−ム
JP2595803B2 (ja) 混成集積回路装置
JPS60200559A (ja) メモリモジュール
JP2822446B2 (ja) 混成集積回路装置
JPH06216492A (ja) 電子装置
JP2784209B2 (ja) 半導体装置
JPH04179261A (ja) 混成集積回路の実装方法
JPS63248155A (ja) 半導体装置
JPS6342860B2 (ja)
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
JP2629461B2 (ja) 樹脂封止形半導体装置