JPH0221139B2 - - Google Patents

Info

Publication number
JPH0221139B2
JPH0221139B2 JP59181908A JP18190884A JPH0221139B2 JP H0221139 B2 JPH0221139 B2 JP H0221139B2 JP 59181908 A JP59181908 A JP 59181908A JP 18190884 A JP18190884 A JP 18190884A JP H0221139 B2 JPH0221139 B2 JP H0221139B2
Authority
JP
Japan
Prior art keywords
package
module
chip
electrodes
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59181908A
Other languages
English (en)
Other versions
JPS6159860A (ja
Inventor
Nobuhiko Aneha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59181908A priority Critical patent/JPS6159860A/ja
Publication of JPS6159860A publication Critical patent/JPS6159860A/ja
Publication of JPH0221139B2 publication Critical patent/JPH0221139B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法、詳し
くは両面にデバイスが形成された半導体チツプを
パツケージに封入する方法に関する。
集積回路（IC）が形成された半導体チツプ
（以下単にチツプという）が封入された半導体集
積回路装置はICパツケージとも呼称され多用さ
れている。しかし、かかるチツプはその片面上に
のみ集積回路が形成されたものである。それに対
して、本発明は両面にデバイスが形成されたチツ
プをパツケージに封入する技術に関する。
〔従来の技術〕
半導体部品をパツケージに封入する技術は、半
導体部品の運搬、取り扱い、チツプの保護、配線
板への実装の容易化のために開発されたものであ
り、従来のパツケージにはDIP（dual inline
package）とフラツト形パツケージとが知られて
いる。DIPはICのパツケージとして最もよく知ら
れた構造のものであり、チツプが封入されたパツ
ケージの両側に２列にピン（外リード）が配置さ
れたものであり、フラツト形パツケージにおいて
は平坦なパツケージ上にチツプを搭載したもの
で、パツケージが小形になり端子間隔も小に設定
されている。
〔発明が解決しようとする問題点〕
上記したパツケージはすべて片面にのみデバイ
スが形成されたチツプをパツケージのキヤビテイ
またはフラツトなパツケージ上に接着した（チツ
プボンデイング）ものである。ところで、チツプ
に形成される集積回路をより高密度化する目的
で、チツプの両面にデバイスを形成する技術、例
えばチツプの一方面にはメモリ回路を形成し、他
方面にはロジツク回路を形成するなどの技術が研
究されている。にもかかわらず、従来のパツケー
ジは片面にのみデバイスが形成されたチツプを封
入するものであつて、前記の両面にデバイスが形
成されたチツプをパツケージに封入する満足すべ
き方法は未だ発表されていない。
〔問題点を解決するための手段〕
本発明は、上記問題点を解消した両面にデバイ
スが形成されたチツプを封入する方法を提供する
もので、この手段は、両面にデバイスが形成され
た半導体チツプをパツケージに封入する方法にし
て、中央部分が切欠され内部部分の両面に複数の
段部が設けられたモジユールの前記段部の１個に
半導体チツプを接着し、モジユールの他の段部に
設けたモジユール内部の配線層に接続された電極
と半導体チツプの両面の電極とをそれぞれ接続
し、半導体チツプが接着されたモジユールをパツ
ケージに接着してモジユールの配線層とパツケー
ジの配線層とを接続し、キヤツプをパツケージに
接着することを特徴とする半導体集積回路装置の
製造方法によつて達成される。
〔作用〕
上記方法においては、パツケージとは別に１つ
のモジユールを形成しておき、このモジユールに
チツプを接着し（チツプボンデイング）、次いで
モジユールの電極とチツプの両面に形成された電
極とをそれぞれワイヤで接続し（パツドボンデイ
ング）、しかる後にモジユールをパツケージに装
着し、モジユールの電極とパツケージのピンを接
続するものである。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に
説明する。
本発明の方法においては、第１図ａとｂの正面
断面図と平面図に示されるモジユールを使用する
ものであり、同図において、１は長方形の中心部
が切欠された枠状のモジユールで、枠の内部部分
の両面には段部が設けられた構造体、２は両面に
デバイスが形成された半導体チツプ（チツプ）、
３ａと３ｂはそれぞれチツプ２の片面と反対面
（図に見て上面と下面、以下Ａ面とＢ面という）
に形成された電極、４ａと４ｂはそれぞれモジユ
ール１の片面と反対面（図に見て上面と下面、以
下Ａ面とＢ面という）に設けた電極、５ａと５ｂ
はそれぞれ電極３ａと４ａおよび３ｂと５ｂを接
続するワイヤを示す。モジユール１は例えばセラ
ミツクで作り、電極が形成される段部とチツプが
接着される段部とが設けられ、またモジユールの
内部には電極４ａ，４ｂのそれぞれの接続をとる
ためのメタライズ層（配線層）が形成されてい
る。図示の例では段部は２つ設けられ、チツプが
接着される段部の反対面上に電極が設けられてい
るが、必要とあれば他に段部を形成してもよい。
メタライズ層は図示されないが従来セラミツクパ
ツケージを作る場合のメタライズ層と同様に形成
可能である。なお、第１図ｂにおいて中央の点線
を付した部分はモジユールの切欠部分を示す。図
示の例でこの切欠部分は長方形の形状であるが、
切欠部分の形状はこの形状に限定されるものでは
ない。第２図にはパツケージに組み合わされた第
１図のモジユール１が正面断面図で示され、同図
において、６はパツケージ、７はキヤツプ、８に
ピンを示す。パツケージ６は通常の技術で作られ
た例えばセラミツクパツケージで、このパツケー
ジ６内には、前記したモジユール１の内部の配線
層に接続される配線層（図示せず）が形成されて
いて、この配線層がピン８のそれぞれに接続され
ている。従つて、チツプ２のいずれかの面に形成
されたデバイスは、電極３ａ，３ｂ→ワイヤ５→
電極４ａ，４ｂ→モジユール１の配線層→パツケ
ージ６の配線層→ピン８の順に接続されている。
キヤツプ７は従来のパツケージのキヤツプと同じ
ものであり、また、パツケージ６の配線層とリー
ド８の接続は従来のパツケージにおけると同様に
なされる。なお、第２図において６ａはパツケー
ジのキヤビテイを示し、従来はここにチツプが接
着されたものである。本発明実施例では、チツプ
はキヤビテイに接続されることなく、キヤビテイ
の空間はワイヤ５ｂのための十分な空間を提供す
る。
次に、第２図の装置を形成する工程を第３図を
参照して説明する。
第１図の場合の如く、第３図ａに見てモジユー
ルの上面をＡ面、反対面をＢ面ということにし
て、モジユール１のＡ面とＢ面に電極４ａと４ｂ
を形成する。これらの電極は従来のパツケージの
電極と同様に形成され、それはメタライズ層その
ものであつても、またはメタライズ層に電極片を
接着して形成したものでもよい。
次に、第３図ｂに示される如くモジユール１の
Ａ面にチツプ２を接着する（チツプボンデイン
グ）。この接着は、従来チツプをパツケージのキ
ヤビテイに接着する場合と同様に例えば銀ろうを
用いてなす。
次に、第３図ｃに示される如くＡ面について電
極３ａと４ａのそれぞれをワイヤ５ａで接続す
る。この接続は、通常のワイヤボンデイング技術
でなしうる。引続き、第３図ｄに示される如く、
Ｂ面について電極３ｂと４ｂのそれぞれをワイヤ
５ｂで接続する。
次いで、第３図ｅに示される如く、モジユール
１をパツケージ６に接着する（パツケージング）。
この接着において、モジユール１の配線層とパツ
ケージ６の配線層の接続は例えば半田を用いてな
す。パツケージ６は図の簡略化のためピンを省略
して示す。
最後に、キヤツプ７をパツケージ６に例えば低
融点ガラスを用いて接着すると第２図に示される
半導体集積回路装置が得られる。
〔発明の効果〕
以上説明したように本発明によれば、両面の段
部に電極が形成された中空枠状のモジユールに、
両面にデバイスが形成されたチツプを接着し、か
かるモジユールをパツケージに接着することによ
り両面にデバイスが形成されたチツプがパツケー
ジに封入されるので、半導体集積回路装置の集積
度が従来のものの２倍に増大される効果がある。
【図面の簡単な説明】
第１図ａとｂは本発明にかかるモジユールの正
面断面図と平面図、第２図はパツケージに封入さ
れた第１図のモジユールの正面断面図、第３図ａ
ないしｅは本発明の装置の製造工程を示す正面断
面図である。 図中、１はモジユール、２はチツプ、３ａ，３
ｂ，４ａ，４ｂは電極、５ａ，５ｂはワイヤ、６
はパツケージ、６ａはキヤビテイ、７はキヤツ
プ、８はピン、をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. １ 両面に素子が形成された半導体チツプをパツ
    ケージに封入するに際して、中央部分が切欠され
    内部部分の両面に複数の段部が設けられたモジユ
    ールの前記段部の１個に半導体チツプを接着し、
    モジユールの他の段部に設けたモジユール内部の
    配線層に接続された電極と半導体チツプの両面の
    電極とをそれぞれ接続し、半導体チツプが接着さ
    れたモジユールをパツケージに接着してモジユー
    ルの配線層とパツケージの配線層とを接続し、キ
    ヤツプをパツケージに接着することを特徴とする
    半導体集積回路装置の製造方法。
JP59181908A 1984-08-31 1984-08-31 半導体集積回路装置の製造方法 Granted JPS6159860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181908A JPS6159860A (ja) 1984-08-31 1984-08-31 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181908A JPS6159860A (ja) 1984-08-31 1984-08-31 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6159860A JPS6159860A (ja) 1986-03-27
JPH0221139B2 true JPH0221139B2 (ja) 1990-05-11

Family

ID=16108994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181908A Granted JPS6159860A (ja) 1984-08-31 1984-08-31 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6159860A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JP3151655B2 (ja) * 1996-02-19 2001-04-03 オークマ株式会社 工作機械の熱変位推定方法
JP2008142844A (ja) 2006-12-11 2008-06-26 Okuma Corp 工作機械における温度センサの異常検知方法
JP5336042B2 (ja) 2006-12-18 2013-11-06 オークマ株式会社 工作機械における温度センサの異常検知方法
JP6558818B1 (ja) 2018-10-19 2019-08-14 株式会社ソディック 放電加工装置
IT201900009660A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Dispositivo integrato a semiconduttore e procedimento per la fabbricazione di un dispositivo integrato a semiconduttore
GB2600918B (en) * 2020-10-30 2022-11-23 Npl Management Ltd Ion microtrap assembly and method of making of making such an assembly

Also Published As

Publication number Publication date
JPS6159860A (ja) 1986-03-27

Similar Documents

Publication Publication Date Title
US5483024A (en) High density semiconductor package
US6620648B2 (en) Multi-chip module with extension
US6261865B1 (en) Multi chip semiconductor package and method of construction
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
KR100477020B1 (ko) 멀티 칩 패키지
US4288841A (en) Double cavity semiconductor chip carrier
US5899705A (en) Stacked leads-over chip multi-chip module
JP3499202B2 (ja) 半導体装置の製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
CN1937194A (zh) 制作叠层小片封装的方法
US6380624B1 (en) Stacked integrated circuit structure
JPH0221139B2 (ja)
JPS6356706B2 (ja)
JPH0342496B2 (ja)
JPS62142341A (ja) 半導体装置およびその製造方法
JPH03231450A (ja) 半導体集積回路装置
JP3466354B2 (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS62219531A (ja) 半導体集積回路装置
JP2522182B2 (ja) 半導体装置
JPS61284951A (ja) 半導体装置
JPS60148151A (ja) 半導体装置
JPH02280346A (ja) 半導体素子の製造方法