JPH0342496B2 - - Google Patents

Info

Publication number
JPH0342496B2
JPH0342496B2 JP58143821A JP14382183A JPH0342496B2 JP H0342496 B2 JPH0342496 B2 JP H0342496B2 JP 58143821 A JP58143821 A JP 58143821A JP 14382183 A JP14382183 A JP 14382183A JP H0342496 B2 JPH0342496 B2 JP H0342496B2
Authority
JP
Japan
Prior art keywords
bonding
row
bonding pad
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58143821A
Other languages
English (en)
Other versions
JPS6035524A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58143821A priority Critical patent/JPS6035524A/ja
Publication of JPS6035524A publication Critical patent/JPS6035524A/ja
Publication of JPH0342496B2 publication Critical patent/JPH0342496B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特にその外部端子
の取出しを高密度行う技術に関するものである。
〔背景技術〕
半導体チツプに形成される回路素子の高集積化
あるいは高密度化に伴い、半導体チツプ（ペレツ
ト）に設けられるボンデイングパツド数が増加す
るとともに、半導体チツプから外部に引き出され
るリード数も増加する。すなわち、半導体チツプ
に設けられた多数のボンデイングパツドを介して
ボンデイングワイヤによつて半導体チツプ内の配
線をその外部へと多数引き出さなければならな
い。この場合、半導体チツプに設けられたボンデ
イングパツドを如何に高密度化に形成するか、あ
るいは半導体チツプが実装されるリードフレー
ム、プリント基板、メタライズ層を有するセラミ
ツクパツケージ基板等の半導体チツプ実装基板の
配線特にボンデイングワイヤを接続する部分つま
り配線等のボンデイングパツドを如何に高密度に
形成するかが重要な課題となる。
本願出願人は、先に実装基板に半導体チツプを
取付けた半導体装置として第１図に示すものを提
案した（特願昭57−131973号）。第１図にて、１
は論理回路およびメモリ回路などが形成された半
導体チツプで、シリコン基板から成る。また同図
にて、２は半導体チツプに形成されたボンデイン
グパツド、３は実装基板で当該基板は半導体チツ
プ１を配設するための凹部（キヤビテイ部）４と
ボンデイングパツド部５とそのパツド５から延在
する配線部６とを有する。半導体チツプ側ボンデ
イングパツド２と基板側ボンデイングパツド５と
はコネクタワイヤ７によつて電気的に接続されて
いる。この実装構造においては、同図に示すよう
に四角形状のボンデイングパツドを半導体チツプ
周辺に一列に並べている。
本発明者の検討によれば、この場合であつて
は、半導体チツプ内の回路素子の高密度化などに
伴い、ボンデイングパツド数も増加してくるが、
当該パツド数の増加に従い多数のパツドをチツプ
に列設していくことはチツプサイズを無限に拡大
してしまう。またこのような四角形パツドについ
て第１列および第２列というように２段に列設す
ることも考えられるが、そのワイヤボンデイング
などが困難であり、また四角形のボンデイングパ
ツドにあつては第２列のパツドを高密度に配設す
ることは困難である。さらに、四角形のボンデイ
ングパツドにあつてはワイヤボンデイングの圧着
部との適合性を欠如するという難点もある。
〔発明の目的〕
本発明はボンデイングパツドの高密度を図り、
これによりチツプサイズの縮小化を企図し、さら
に、ボンデイングワイヤの圧着部との形状が適合
した半導体チツプやリードフレームを備えた半導
体装置を提供することを目的とする。
本発明の前記ならびにその他の目的と新規な特
徴は、本発明の記述および添付図面からあきらか
になるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を説明すれば、下記のとおりである。
すなわち、ボンデイングパツドの形状を五角形
以上の多角形好ましくは八角形にし、また当該パ
ツドの配置を千鳥状にすることにより、千鳥状に
配列された隣接するパツド列間の寸法を縮小させ
て多数のパツドを高密度に配設しあるいはチツプ
サイズの縮小化を行うものである。
実施例 １ 以下に本発明の実施例を図面に従い説明する。
第２図は本発明半導体装置の平面構造を示し、
第３図は第２図中の−切断線に沿う断面に相
当する断面構造を示す。
第２図および第３図にて、８は四角形の半導体
チツプで、シリコン単結晶基板から成る。周知の
技術によつて、この半導体チツプ内には多数の回
路素子が形成され、１つの回路機能を与えてい
る。回路素子は、例えば、絶縁ゲート型電界効果
トランジスタ（MOSトランジスタ）から成り、
これらの回路素子によつて、例えば論理回路およ
びメモリの回路機能が形成されている。半導体チ
ツプの周辺部には、外部と電気的結合を与えるた
めのボンデイングパツド９が形成されている。こ
のボンデイングパツドは、例えば、アルミニウム
から構成されている。このボンデイングパツド９
はまず、第２図に示すごとく、その形状を８角形
となしたボンデイングパツド９Ａを適宜間隔を置
いて複数個チツプの周辺部に列状に配列し、この
ようにして配列した第１列のボンデイングパツド
群に平行に、同じく８角形となしたボンデイング
パツド９Ｂを第１列の各ボンデイング間に、適宜
間隔を置いて複数個列状に配列して成る。第４図
に、当該ボンデイングパツド部の要部拡大平面図
を示す。第４図に示すように、半導体チツプ８上
に設けられた８角形のボンデイングパツド９Ａ，
９Ｂにあつては、当該パツド９Ａのコーナー１０
とこのパツドに隣接するパツド９Ａのコーナー１
１とが第４図に示すように斜めになつているの
で、当該部分に第２列のボンデイングパツド９Ｂ
のコーナー１２，１３が位置することができる。
すなわち、ボンデイングパツド９Ａの内側の辺の
包落線LAが、ボンデイングパツド９Ｂの外側の
辺の包絡線LBよりも内側つまりチツプの中央側
に位置するようにこれらを配置することができ
る。したがつて、ボンデイングパツドの高密度化
が可能である。さらに、チツプサイズの同じもの
を仮に使用したとしても、本発明ではボンデイン
グパツドの高密度化が図られるので、換言すれば
チツプサイズの縮小化が実現できたこととなる。
他方、このようなボンデイングパツドを８角形
に形成することによりボンデイングワイヤの圧着
部の形状にも適合させることができる。これを第
５図および第６図に従い説明する。第５図はボン
デイングパツドを介してボンデイングワイヤが圧
着された様子の断面図を示し、また第６図はボン
デイングパツドとボンデイングワイヤとの圧着の
様子を示す平面図である。
第５図および第６図にて、Ｘはボンデイングワ
イヤの圧着部、Ｙはボンデイングパツド周辺の層
間段差部を示し、また、１４は最終保護膜、１５
Ａは第２層金属配線例えばAl金属よりなりボン
デイングパツドを形成する。１５Ｂは第１層金属
配線であり、例えばAl金属より構成される。１
６は第２層間膜、１７は第１層間膜、１８はフイ
ールド酸化膜であり、これらはSiO2膜などで形
成される。８０はシリコン半導体基板である。
上記の場合のボンデイングパツドの圧着部につ
いては、四角形のボンデイングパツドにあつて
は、当該パツドから圧着部がはみ出したりする
が、本発明第６図実施例に示すように当該パツド
９Ａ，９Ｂを八角形にすることにより、圧着部Ｘ
との間に余裕がとれ、さらに、第６図では垂直方
向にボンデイングワイヤ１９が圧着されている
が、当該ワイヤ１９が斜めになつていても、８角
形の場合には圧着部Ｘをパツド９Ａ，９Ｂ内に充
分収容できる。
第２図および第３図にて、２０は四辺形状の実
装基板で、例えばセラミツクの基板から構成され
る。実装基板２０はその中央部に半導体チツプ８
を固着している凹部２１を有し、さらに、半導体
チツプ８のボンデイングパツド９に対応して形成
された金属のボンデイングパツド部２２とこれら
のパツド部から延在する金属の配線部２３とこの
配線部に一体に接続された金属のリード（外部端
子）２５とを有する。実施基板のボンデイングパ
ツド部２２、配線部２３としては、セラミツク基
板を使用する場合、タングステンまたはモリブテ
ンなどを印刷技術によつて使用され、またチツプ
オンボード型の実装における樹脂基板の場合、銅
箔が使用される。特にボンデイング部２２には図
示していないが金メツキ等などが施される。
また、第２図および第３図にて、前述のように
１９はボンデイングワイヤであり、例えばAlワ
イヤが使用され、ボンデイングの方法として超音
波法、熱圧着法などの方法が採られる。
ボンデイングワイヤ１９とチツプ８とをエポキ
シ樹脂、シリコン樹脂等をポツテイングすること
により樹脂２４で覆い、高密度なワイヤの短絡等
を防止している。２６，２８はたとえばセラミツ
クからなり、実装基板２０とともにパツケージの
一部をなす。２６は２０と共に一体焼成さえ凹部
２１を有するパツケージのベースとなる。２８は
パツケージのキヤプである。２７は封止のための
低融点ガラスである。なお、樹脂体２４によりペ
レツト８を封止しているので必ずしも気密封止の
必要はない。
実施例 ２ ボンデイングワイヤは半導体チツプのボンデイ
ングパツド９Ａ，９Ｂと基板側のボンデイングパ
ツド２２を電気的に接続するが、この基板側のボ
ンデイングパツド２２についてもチツプ側のボン
デイングパツド９Ａ，９Ｂと同様の構成を採用す
ることができる。第７図はこの本発明の他の実施
例を示し、第２図と共通する符号については同一
であるので説明は省略する。リードフレームの先
端部のボンデイングパツド２２Ａを８角形にし、
第２列のリードフレームのボンデイングパツド２
２Ｂも同様に８角形にし、このように当該パツド
部を千鳥状に構成した例を示してある。これによ
り、リードフレームについてもボンデイングワイ
ヤ１９の圧着部と適合することができ多数の配線
が可能である。また前記半導体チツプのみに応用
した例と同様の利点を有することはもちろんであ
る。
〔効果〕
本発明によれば、ボンデイング部を構成したの
で、ボンデイングパツドの高密度化が達成され
た。
また、ボンデイングパツドの高密度化が達成さ
れたので、チツプサイズの縮小化にも成功した。
さらに、ボンデイング部を構成したので、ボン
デイングワイヤの圧着部との適合性を良好となす
ことに成功した。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
例えば、第１列のボンデイングパツド９Ａのつ
くる包絡線LAと第２列のボンデイングパツド９
Ｂのつくる包絡線LBとの位置関係は必ずしも実
施例のようにならずともよく、LAとLBが同一線
上にあつてもよい。またチツプ上においてはLA
がLBの内側（チツプ中心側）基板にあつてはLA
がLBの外側（基板の外周側）あつてもよい。こ
の場合でも本発明の構成によつて各ボンデイング
パツドの間隔を大幅に縮小できる。また、上記実
施例ではボンデイングパツドを８角形に形成した
例を示したが、五角形以上の例えば五角形、６角
形に形成してもよい。
また、列状のボンデイング部を第１列および第
２列に構成じた例を示したが、必要に応じて第３
列以上にボンデイング部を配列しても差支えな
い。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野であるワイ
ヤボンデイングを行う半導体チツプおよびリード
フレームについて説明したが、それに限定するも
のではなく、どのような実装形態であつても少な
くともワイヤボンデイングを行う半導体装置につ
いて応用可能である。
【図面の簡単な説明】
第１図は従来例を示す半導体装置の要部平面
図、第２図は本発明の実施例を示す半導体装置の
要部平面図、第３図は本発明の実施例を示す半導
体装置の要部断面図、第４図は本発明の実施例を
示す要部拡大平面図、第５図はボンデイングワイ
ヤとボンデイングパツドとの圧着の様子を説明す
る断面図、第６図は本発明実施例においてボンデ
イングワイヤとボンデイングパツドとの圧着の様
子を説明する要部平面図、第７図は本発明の実施
例を示す要部平面図である。 ８……半導体チツプ、９……チツプ側ボンデイ
ング部（ボンデイングパツド）、９Ａ……第１列
ボンデイングパツド群、９Ｂ……第２列ボンデイ
ングパツド群、１９……ボンデイングワイヤ、２
０……実装基板、２２……基板側ボンデイング部
（ボンデイングパツド）、２２Ａ……第１列ボンデ
イングパツド群、２２Ｂ……第２列ボンデイング
パツド群。

Claims (1)

    【特許請求の範囲】
  1. １ ボンデイングパツドが半導体チツプ端部に沿
    つてほぼ平行に複数列で千鳥状に配列して形成さ
    れてなり、前記各パツドの形状を五角形以上の多
    角形となして、前記半導体チツプの端部に対する
    外側列のボンデイングパツドの内側辺部を、該列
    に隣接する内側列のボンデイングパツドの外側辺
    部より内側に位置するように形成してなることを
    特徴する半導体装置。
JP58143821A 1983-08-08 1983-08-08 半導体装置 Granted JPS6035524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143821A JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143821A JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS6035524A JPS6035524A (ja) 1985-02-23
JPH0342496B2 true JPH0342496B2 (ja) 1991-06-27

Family

ID=15347737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143821A Granted JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6035524A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444633U (ja) * 1987-09-10 1989-03-16
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH0634115Y2 (ja) * 1992-08-24 1994-09-07 ローム株式会社 ボンディングパッドの配置構造
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
JPH08109U (ja) * 1995-07-28 1996-01-23 ローム株式会社 熱印字ヘッド
KR100269947B1 (ko) * 1997-09-13 2000-10-16 윤종용 인쇄회로기판및이를이용한엘씨디모듈
JP2002170844A (ja) * 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
KR20040007186A (ko) * 2002-07-11 2004-01-24 주식회사 파이컴 전자소자의 패드, 이의 배열구조 및 이의 제조방법
JP5853379B2 (ja) * 2011-03-07 2016-02-09 株式会社リコー 液滴吐出ヘッド及び液滴吐出装置
JP2015088548A (ja) * 2013-10-29 2015-05-07 株式会社リコー 面発光レーザアレイ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745938A (en) * 1980-09-03 1982-03-16 Hitachi Ltd Semiconductor device
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745938A (en) * 1980-09-03 1982-03-16 Hitachi Ltd Semiconductor device
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device

Also Published As

Publication number Publication date
JPS6035524A (ja) 1985-02-23

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
KR100477020B1 (ko) 멀티 칩 패키지
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JPH0342496B2 (ja)
JPS6132452A (ja) リ−ドフレ−ムとそれを用いた電子装置
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH0645504A (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
US20050161792A1 (en) Junction member and multichip package using same
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP2522182B2 (ja) 半導体装置
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
CN218160365U (zh) 封装结构
JP2913858B2 (ja) 混成集積回路
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS59231826A (ja) 半導体装置
JP2890795B2 (ja) 混成集積回路
JP2000068405A (ja) 半導体装置およびその製造方法
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
US20040217449A1 (en) Electronic component packaging
JPH11274397A (ja) 半導体装置