KR100381842B1 - 반도체패키지용 리드프레임의 제조 방법 - Google Patents

반도체패키지용 리드프레임의 제조 방법 Download PDF

Info

Publication number
KR100381842B1
KR100381842B1 KR10-2001-0017450A KR20010017450A KR100381842B1 KR 100381842 B1 KR100381842 B1 KR 100381842B1 KR 20010017450 A KR20010017450 A KR 20010017450A KR 100381842 B1 KR100381842 B1 KR 100381842B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
conductive film
anisotropic conductive
chip
Prior art date
Application number
KR10-2001-0017450A
Other languages
English (en)
Other versions
KR20020077710A (ko
Inventor
도원철
신원대
이승주
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2001-0017450A priority Critical patent/KR100381842B1/ko
Publication of KR20020077710A publication Critical patent/KR20020077710A/ko
Application granted granted Critical
Publication of KR100381842B1 publication Critical patent/KR100381842B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지용 리드프레임의 제조 방법에 관한 것으로, 이방성 전도 필름을 이용하여 생산성을 증가시킬 수 있도록, 하면 내주연에 다수의 입출력패드가 형성되고, 상기 각각의 입출력패드에는 전도성 범프가 융착된 반도체칩과; 상기 입출력패드를 제외한 반도체칩의 하면에 이방성 전도 필름에 의해 부착된 칩탑재판과; 상기 칩탑재판과 동일한 평면의 외주연에 배열되어 있되, 이방성 전도 필름에 의해 상기 반도체칩의 입출력패드에 융착된 전도성 범프와 전기적으로 접속된 다수의 내부리드와; 상기 반도체칩, 칩탑재판, 내부리드 및 이방성 전도 필름이 외부환경으로부터 보호되도록 에폭시몰딩컴파운드로 봉지되어 형성된 봉지부를 포함하여 이루어진 반도체패키지를 특징으로 함.

Description

반도체패키지용 리드프레임의 제조 방법{manufacturing method of lead frame for a semiconductor package}
본 발명은 반도체패키지용 리드프레임의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 이방성전도필름을 이용한 반도체패키지용 리드프레임의 제조 방법에 관한 것이다.
통상 반도체패키지는 반도체칩을 외부 환경으로부터 안전하게 보호함은 물론, 그 반도체칩과 마더보드(Mother Board)와의 전기적 신호가 용이하게 교환되도록 하고, 또한 마더보드 상에서 견고하게 고정되도록 에폭시몰딩컴파운드(Epoxy Molding Compound) 등으로 밀봉한 장치를 말한다.
이러한 반도체패키지는 매우 많은 종류가 있으며, 도1a에는 그 한예로서 리드프레임(20')을 이용한 표면실장형 반도체패키지(10')가 도시되어 있다.
도시된 바와 같이 상면에 다수의 입출력패드(12)가 형성된 반도체칩(11)이 구비되어 있고, 상기 반도체칩(11)은 접착수단(17)에 의해 대략 판상의칩탑재판(21)에 접착되어 있다. 상기 칩탑재판(21) 및 반도체칩(11)의 외주연에는 일정 거리 이격된 채 다수의 내부리드(23)가 배열되어 있고, 상기 각 내부리드(23)로부터는 외부리드(24)가 외측으로 연장되어 있다. 또한, 상기 반도체칩(11)의 입출력패드(12)와 내부리드(23)는 전도성 와이어(18)에 의해 상호 전기적으로 접속되어 있고, 상기 반도체칩(11), 전도성 와이어(18), 칩탑재판(21) 및 내부리드(23)는 에폭시몰딩컴파운드 등으로 봉지되어 일정 형태의 봉지부(15)를 이루고 있다. 물론, 상기 외부리드(24)는 봉지부(15) 외측으로 돌출되어 차후 마더보드(도시되지 않음)에 표면 실장될 수 있도록 되어 있다.
한편, 도1b는 상기 반도체패키지(10')에 이용된 리드프레임(20')의 평면도이다. 상기 리드프레임(20')은 통상 구리(Cu), 구리합금(Cu Alloy), 철(Fe) 또는 철/니켈 합금(Fe/Ni Alloy)등으로 제조된 것들이다.
도시된 바와 같이 중앙에 반도체칩(11)이 탑재될 수 있도록 대략 판상의 칩탑재판(21)이 구비되어 있고, 상기 칩탑재판(21)의 네모서리에는 외측으로 연장된 타이바(22)가 형성되어 있다. 여기서, 상기 각 타이바(22)에는 다운셋부(22a)가 형성되어 있어, 하기할 내부리드(23)와 상기 칩탑재판(21)은 서로 다른 평면에 위치되어 있다. 즉, 상기 칩탑재판(21)의 외주연에는 다수의 내부리드(23)가 방사상으로 배열되어 있되, 상기 칩탑재판(21)보다 높은 위치에 형성되어 있다.
또한, 상기 내부리드(23)로부터는 외부리드(24)가 연결되어 외측으로 연장되어 있으며, 상기 타이바(22) 및 내부리드(23)와 외부리드(24)는 모두 일체의 댐바(25)에 의해 고정되어 있다. 상기 댐바(25)는 반도체패키지(10)의 제조 공정중펀치에 의해 모두 제거됨으로써, 각각의 내부리드(23) 또는 외부리드(24)는 모두 전기적으로 독립된다.
그러나, 이러한 종래의 반도체패키지(10')는 칩탑재판(21)과 내부리드(23)의 높이가 서로 다름으로써, 탑재할 수 있는 반도체칩(11)의 크기에 제약이 따르는 단점이 있다. 즉, 상기 칩탑재판(21)의 넓이보다 넓은 반도체칩(11)을 탑재할 수 없을 뿐만 아니라, 대형 반도체칩(11)을 탑재하기 위해서는 상기 칩탑재판(21)의 넓이를 크게 설계해야 함으로써, 결국 반도체패키지(10')의 전체적 크기가 커지는 단점이 있다. 역으로, 탑재된 반도체칩(11)의 크기에 비해 상기 리드프레임(20)의 크기가 훨씬 더 큼으로써 소형화된 반도체패키지(10')의 제공도 어려운 단점이 있다.
또한, 상기 반도체칩(11)과 내부리드(23) 사이의 전기적 접속이 전도성 와이어(18)에 의해 이루어짐으로써, 고가의 와이어 본딩 장비가 필요할 뿐만 아니라 와이어 본딩 공정중 불량이 발생할 확률이 높다. 즉, 상기 와이어 본딩 장비는 상기 반도체칩(11)의 입출력패드(12)와 내부리드(23)를 PRS(Pattern Recognition System)로 인식한 후 와이어 본딩하게 되는데 상기 PRS시 많은 에러(Error)가 발생할 뿐만 아니라, 불완전한 와이어 본딩 영역이 어느 한 부분에서만 발생되어도 반도체칩(11)의 전기적 작동이 전혀 이루어지지 않아 반도체패키지(10')가 페일(Fail)되는 단점이 있다. 또한 반도체칩(11)의 각 입출력패드(12)와 내부리드(23) 사이를 일일이 전도성 와이어(18)로 접속해야 함으로써 생산성 및 작업성이 현저히 낮은 단점이 있다. 더불어, 봉지 공정중 봉지재에 의한 와이어 스위핑(Wire Sweeping)으로 전도성 와이어(18) 상호간의 쇼트 등이 발생할 확률이 높은단점도 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 비교적 제한된 크기의 리드프레임에 대형 반도체칩을 용이하게 탑재하거나 또는 반도체칩의 크기에 가까운 반도체패키지 및 이를 위한 리드프레임과 상기 반도체패키지용 리드프레임의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 종래의 와이어 본딩 공정대신 반도체칩의 입출력패드와 내부리드를 이방성 전도 필름을 이용하여 전기적으로 손쉽게 접속함으로써 접속공정을 단순히 하고 또한 생산성을 향상시킬 수 있는 반도체패키지 및 이를 위한 리드프레임과 상기 반도체패키지용 리드프레임의 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 리드프레임의 소망하는 위치에만 이방성 전도 필름이 부착된 리드프레임 및 상기 반도체패키지용 리드프레임의 제조 방법을 제공하는데 있다.
도1a는 종래의 반도체패키지를 도시한 단면도이고, 도1b는 도1a의 반도체패키지에 이용된 리드프레임을 도시한 평면도이다.
도2a는 본 발명에 의한 반도체패키지를 도시한 단면도이고, 도2b는 도2a의 A를 확대 도시한 단면도이다.
도3은 본 발명에 의한 리드프레임을 도시한 평면도이다.
도4a 내지 도4c는 본 발명에 의한 반도체패키지용 리드프레임의 제조 방법을 도시한 순차 설명도이다.
도5a는 본 발명에 의한 리드프레임이 펀치로 펀칭되는 상태를 도시한 측면도이고, 도5b는 도5a의 펀치 저면을 도시한 저면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 본 발명에 의한 반도체패키지
20; 본 발명에 의한 리드프레임(Lead Frame)
11; 반도체칩 12; 입출력패드(I/O Pad))
13; 도전성 범프(Conductive Bump)
14; 이방성 전도 필름(Anisotropic Conductive Film)
14a; 도전성 알갱이 14b; 접착필름(Film)
15; 봉지부 21; 칩탑재판
22; 타이바(Tie Bar) 23; 내부리드(Lead)
24; 외부리드 25; 댐바(Dambar)
30; 펀치(Punch) 30a; 돌기부
30b; 요홈부
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 하면 내주연에 다수의 입출력패드가 형성되고, 상기 각각의 입출력패드에는 전도성 범프가 융착된 반도체칩과; 상기 입출력패드를 제외한 반도체칩의 하면에 이방성 전도 필름에 의해 부착된 칩탑재판과; 상기 칩탑재판과 동일한 평면의 외주연에 배열되어 있되, 이방성 전도 필름에 의해 상기 반도체칩의 입출력패드에 융착된 전도성 범프와 전기적으로 접속된 다수의 내부리드와; 상기 반도체칩, 칩탑재판, 내부리드 및 이방성 전도 필름이 외부환경으로부터 보호되도록 에폭시몰딩컴파운드로 봉지되어 형성된 봉지부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 이방성 전도 필름은 상기 전도성 범프와 내부리드 사이의 횡방향 영역으로만 전도성이고, 나머지 영역은 모두 비전도성이다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임은 상면에 이방성 전도 필름이 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 방사상으로 다수가 배열되어 있으며, 상기 칩탑재판을 향하는 단부의 상면에는 이방성 전도 필름이 접착된 내부리드를 포함하여 이루어진 것을 특징으로 한다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 리드프레임의 제조 방법은 대략 판상의 금속원판(金屬原板)을 제공하는 단계와; 상기 금속원판을 펀치로 스탬핑하여 중앙에 칩탑재판이 형성되고, 상기 칩탑재판의 외주연에는 다수의 내부리드가 방사상으로 형성되도록 하는 단계와; 상기 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 단부 상면에 일체의 이방성 전도 필름을 접착하는 단계와; 상기 이방성 전도 필름이 접착된 리드프레임을 펀치로 스탬핑하여 상기 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 상면에만 이방성 전도 필름이 접착되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면 리드프레임중 칩탑재판의 크기에 별로 구애받지 않고 다양한 크기의 반도체칩을 용이하게 탑재할 수 있고, 또한 반도체칩의 크기에 가까운 반도체패키지를 제공하게 된다.
또한, 본 발명에 의한 리드프레임에 의하면, 반도체패키지의 제조 공정중 와이어 본딩 공정을 채택하지 않을 수 있어 제조 원가를 상당히 낮출 수 있을 뿐만아니라, 이방성 전도 필름을 이용함으로써 반도체칩의 입출력패드와 리드프레임의 내부리드를 간단히 접속시킬 수 있는 장점이 있다.
더불어, 본 발명에 의한 반도체패키지용 리드프레임의 제조 방법에 의하면, 리드프레임의 소망하는 위치(즉, 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 표면)에만 이방성 전도 필름을 손쉽게 부착할 수 있는 장점이 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 반도체패키지(10)를 도시한 단면도이고, 도2b는 도2a의 A를 확대 도시한 단면도이다.
도시된 바와 같이 하면 내주연에 다수의 입출력패드(12)가 형성되고, 상기 각각의 입출력패드(12)에는 전도성 범프(13)가 융착된 반도체칩(11)이 구비되어 있다. 상기 전도성 범프(13)는 통상적인 골드(Au) 또는 솔더(Sn/Pb)에 의해 형성될 수 있다.
상기 입출력패드(12)를 제외한 상기 반도체칩(11)의 하면에는 이방성 전도 필름(14)에 의해 대략 판상의 칩탑재판(21)이 부착되어 있다. 상기 칩탑재판(21)의 넓이는 상기 반도체칩(11)의 넓이보다 작게 형성되어 있으며, 상기 반도체칩(11)의 입출력패드(12) 또는 그것에 융착된 전도성 범프(13)와 쇼트(Short)되지 않는 범위로 형성되어 있다.
한편, 상기 칩탑재판(21)과 동일한 평면의 외주연에는 대략 방사상으로 다수의 내부리드(23)가 위치되어 있다. 상기 내부리드(23)와 상기 전도성 범프(13) 사이에는 이방성 전도 필름(14)이 위치되어 상기 반도체칩(11)과 내부리드(23)가 상호 전기적으로 도통 가능하게 되어 있다.
따라서, 상기 반도체칩(11)은 칩탑재판(21)보다 큰 다양한 크기의 것들을 용이하게 탑재할 수 있고, 또한 역으로 반도체칩(11)의 크기에 가까운 반도체패키지를 제공할 수 있게 된다.
여기서, 상기 이방성 전도 필름(14)은 원래 TV나 컴퓨터에 사용되는 액정표시장치(LCD)용 구동 회로칩과 LCD 패널을 연결하는 실장기술에 주로 사용되는 것으로서, 평판디스플레이의 하나인 LCD의 구동회로 칩과 액정패널을 전기적·기계적으로 연결해주는 실장기술인 COF(Chip On Film)기술과 COG(Chip On Glass)기술에 사용되는 핵심 재료이다.
상기 이방성 전도 필름(14)은, 일반적인 접착 필름(14b)과 전도용 금속 알갱이(14a)가 혼합된 것으로 상기 접착 필름(14b)의 두께는 약 50㎛ 정도이고 전도용 금속 알갱이(14a)의 지름은 약5㎛ 정도이다. 또한 상기 전도용 금속 알갱이(14a)의 표면은 얇은 폴리머(Polymer)로 코팅되어 있다. 이러한 이방성 전도 필름(14)은 소정의 영역에 압력을 가하게 되면 그 부분의 전도용 금속 알갱이(14a)를 감싸고 있는 폴리머가 벗겨지고 또한 다수의 전도용 금속 알갱이(14a)가 서로 부딪히며 밀착되어 상기 압력이 가해진 영역이 전도성을 갖게 되고, 나머지 압력이 가해지지 않은 부분은 확실한 절연성을 유지하는 특성을 가지고 있다. 따라서 상호 접속될 부분의 위치 맞춤이 용이하다. 예를 들어, 플립칩(Flip Chip) 기술을 이용한 접속 방법은 반도체칩(11)의 입출력패드(12)에 형성된 도전성범프(13)의 위치와 내부리드(23)의 위치를 정확히 일치시킨 후 리플로(Reflow)하여야 하지만, 상기 이방성 전도 필름(14)을 이용한 경우에는 이러한 고정도의 위치 맞춤이 필요하지 않은 장점이 있다.
계속해서, 상기 반도체칩(11), 칩탑재판(21), 내부리드(23) 및 이방성 전도 필름(14)은 외부 환경으로부터 보호될 수 있도록 에폭시몰딩컴파운드 등으로 봉지되어 소정의 봉지부(15)가 형성되어 있다. 물론, 상기 내부리드(23)의 단부로부터는 상기 봉지부(15) 외측으로 연장되어 외부리드(24)가 형성되어 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지(10)는 리드프레임(20)중 칩탑재판(21)의 크기에 별로 구애받지 않고 다양한 크기의 반도체칩(11)이 탑재됨으로써, 대형 반도체칩(11)을 탑재하거나 또는 반도체칩(11)의 크기에 가까운 반도체패키지(10)를 용이하게 제공할 수 있게 된다. 또한, 반도체칩(11)의 입출력패드(12)에 전도성 범프(13)를 형성하고 이를 뒤집은 채로 이방성 전도 필름(14)이 접착된 내부리드(23)의 상부에 가압함으로써, 간단하게 반도체칩(11)과 내부리드(23)를 전기적으로 접속할 수 있는 장점도 있다.
도3은 본 발명에 의한 리드프레임(20)을 도시한 평면도이다.
도시된 바와 같이 상면에 이방성 전도 필름(14)이 접착된 대략 사각판상의 칩탑재판(21)이 구비되어 있고, 상기 칩탑재판(21)의 네모서리에서 외측으로는 타이바(22)가 연장되어 있다.
또한, 상기 칩탑재판(21)의 외주연에는 대략 방사상으로 다수의내부리드(23)가 배열되어 있으며, 상기 칩탑재판(21)을 향하는 내부리드(23)의 상면에는 이방성 전도 필름(14)이 접착되어 있다. 상기 내부리드(23)의 일측에서 외측으로는 외부리드(24)가 연장되어 있으며, 상기 타이바(22), 내부리드(23) 및 외부리드(24)는 일체의 댐바(25)로 연결되어 상호 지지되고 있다.
이러한 리드프레임(20)은 반도체패키지(10)의 제조 공정중 와이어 본딩 공정을 채택하지 않을 수 있게 함으로서, 제조 원가를 상당히 낮출뿐만 아니라, 이방성 전도 필름(14)을 이용함으로써 반도체칩(11)의 입출력패드(12)와 리드프레임(20)의 내부리드(23)를 간단하고 신속하게 접속시킬 수 있는 장점이 있다.
도4a 내지 도4c는 본 발명에 의한 리드프레임(20)의 제조 방법을 도시한 순차 설명도이다.
먼저, 종래와 같이 대략 판상의 금속원판(金屬原板)(도시되지 않음)을 제공하고, 상기 금속원판을 펀치로 스탬핑(Stamping)하여 중앙에 칩탑재판(21)이 형성되고, 상기 칩탑재판(21)의 외주연에는 다수의 내부리드(23)가 방사상으로 형성되도록 한다.(도4a 참조)
더불어, 상기 칩탑재판(21)의 네모서리 외주연으로는 타이바(22)가 형성되도록 하고, 상기 내부리드(23) 외주연으로는 외부리드(24)가 형성되도록 한다. 물론, 상기 타이바(22)와 내부리드(23) 및 외부리드(24)는 모두 댐바(25)로 연결되어 지지되도록 한다. 이러한 방법은 이미 주지의 사항이다.
이어서, 상기 칩탑재판(21) 및 상기 칩탑재판(21)을 향하는 내부리드(23)의 단부 상면 전체에 대략 사각판 모양의 이방성 전도 필름(14)을 접착한다. 즉, 도4b에 도시된 바와 같이 상기 칩탑재판(21) 및 내부리드(23)의 단부를 모두 포함하는 대략 사각형 모양의 이방성 전도 필름(14)을 그 상부에 접착시킨다.
계속해서, 상기 이방성 전도 필름(14)이 접착된 리드프레임(20)을 펀치(30)로 스탬핑하여 상기 칩탑재판(21) 및 상기 칩탑재판(21)을 향하는 내부리드(23)의 상면에만 이방성 전도 필름(14)이 접착되도록 한다.(도4c 참조)
여기서, 상기와 같이 일정 영역에만 이방성 전도 필름(14)을 형성하는 공정은 상술한 리드프레임(20)의 스탬핑 공정에서 사용한 펀치를 그대로 사용할 수도 있다. 즉, 도5a 및 도5b에 도시된 바와 같이 펀치(30)는 상기 리드프레임(20)의 칩탑재판(21), 타이바(22), 내부리드(23) 등과 대응되는 위치에 요홈부(30b)가 형성되고, 상기 칩탑재판, 타이바 및 내부리드와 대응되는 영역 외의 부분에 돌기부(30b)가 형성된 것으로서, 이는 상기 리드프레임(20)의 형성을 위한 스탬핑 공정에서 이용한 펀치와 동일한 형상을 한다. 따라서, 상기 펀치(30)의 돌기부(30b)가 칩탑재판(21)이나 내부리드(23)와 접착되지 않은 영역의 이방성 전도 필름(14)을 제거할 수 있게 된다.
상기와 같이 본 발명의 리드프레임(20)의 제조 방법에 의하면, 리드프레임(20)의 소망하는 위치(즉, 칩탑재판(21) 및 상기 칩탑재판(21)을 향하는 내부리드(23)의 표면)에만 이방성 전도 필름(14)을 손쉽게 부착할 수 있는 장점이 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면 리드프레임중 칩탑재판의 크기에 별로 구애받지 않고 다양한 크기의 반도체칩을 용이하게 탑재할 수 있으며, 또한 반도체칩의 크기에 가까운 반도체패키지를 제공하는 효과가 있다.
또한, 본 발명에 의한 리드프레임에 의하면, 반도체패키지의 제조 공정중 와이어 본딩 공정을 채택하지 않을 수 있어 제조 원가를 상당히 낮출 수 있을 뿐만 아니라, 이방성 전도 필름을 이용함으로써 반도체칩의 입출력패드와 리드프레임의 내부리드를 간단히 접속시킬 수 있는 효과가 있다.
더불어, 본 발명에 의한 반도체패키지용 리드프레임의 제조 방법에 의하면, 리드프레임의 소망하는 위치(즉, 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 표면)에만 이방성 전도 필름을 손쉽게 부착할 수 있는 효과가 있다.

Claims (4)

  1. (삭제)
  2. (삭제)
  3. (삭제)
  4. 대략 판상의 금속원판(金屬原板)을 제공하는 단계와;
    상기 금속원판을 펀치로 스탬핑하여 중앙에 칩탑재판이 형성되고, 상기 칩탑재판의 외주연에는 다수의 내부리드가 방사상으로 형성되도록 하는 단계와;
    상기 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 단부 상면에 일체의 이방성 전도 필름을 접착하는 단계와;
    상기 이방성 전도 필름이 접착된 리드프레임을 펀치로 스탬핑하여 상기 칩탑재판 및 상기 칩탑재판을 향하는 내부리드의 상면에만 이방성 전도 필름이 접착되도록 하는 단계를 포함하여 이루어진 반도체패키지용 리드프레임의 제조 방법.
KR10-2001-0017450A 2001-04-02 2001-04-02 반도체패키지용 리드프레임의 제조 방법 KR100381842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017450A KR100381842B1 (ko) 2001-04-02 2001-04-02 반도체패키지용 리드프레임의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017450A KR100381842B1 (ko) 2001-04-02 2001-04-02 반도체패키지용 리드프레임의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020077710A KR20020077710A (ko) 2002-10-14
KR100381842B1 true KR100381842B1 (ko) 2003-04-26

Family

ID=27699635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0017450A KR100381842B1 (ko) 2001-04-02 2001-04-02 반도체패키지용 리드프레임의 제조 방법

Country Status (1)

Country Link
KR (1) KR100381842B1 (ko)

Also Published As

Publication number Publication date
KR20020077710A (ko) 2002-10-14

Similar Documents

Publication Publication Date Title
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN100481414C (zh) 半导体器件及其制造方法
KR0169274B1 (ko) 반도체장치 및 그 제조방법
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20090310322A1 (en) Semiconductor Package
EP0623954B1 (en) Molded plastic packaging of electronic devices
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법
CN112447690B (zh) 天线置顶的半导体封装结构
US20070164404A1 (en) Semiconductor package
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP4435074B2 (ja) 半導体装置およびその製造方法
KR100444168B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR100235107B1 (ko) 탭 패키지
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JPH0777256B2 (ja) 樹脂封止型半導体装置
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
KR100370851B1 (ko) 반도체패키지
JP2007234683A (ja) 半導体装置およびその製造方法
KR100352112B1 (ko) 칩싸이즈반도체패키지의구조및그제조방법
KR940010535B1 (ko) 반도체 패키지 및 그 제조방법
KR950000516B1 (ko) 반도체 조립장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee