KR100235107B1 - 탭 패키지 - Google Patents

탭 패키지 Download PDF

Info

Publication number
KR100235107B1
KR100235107B1 KR1019930001944A KR930001944A KR100235107B1 KR 100235107 B1 KR100235107 B1 KR 100235107B1 KR 1019930001944 A KR1019930001944 A KR 1019930001944A KR 930001944 A KR930001944 A KR 930001944A KR 100235107 B1 KR100235107 B1 KR 100235107B1
Authority
KR
South Korea
Prior art keywords
wiring
base film
wire
exposed
slot
Prior art date
Application number
KR1019930001944A
Other languages
English (en)
Other versions
KR940020543A (ko
Inventor
김민석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930001944A priority Critical patent/KR100235107B1/ko
Publication of KR940020543A publication Critical patent/KR940020543A/ko
Application granted granted Critical
Publication of KR100235107B1 publication Critical patent/KR100235107B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 베이스 필름상에 금속배선이 형성되어 있는 테이프 케리어의 내부 리이드상에 반도체 칩이 실장되는 탭 패키지에 관한 것이다. 즉, 베이스 필름상에 금속배선이 형성되어 있는 테이프 케리어의 내부 리이드상에 반도체 칩이 실장되는 탭 패키지에서 주로 단선이 발생되는 양측 최외곽 금속배선에 있어서, 단선이 발생된 최외곽 금속배선의 외부 리이드를 제거하고, 최외곽 금속배선상의 베이스 필름의 소정부분을 제거하여 베이스 필름상으로 최외곽 금속배선을 노출되도록 홈을 형성하고, 그 홈을 통하여 단선이 발생된 최외곽 금속배선의 외부 리이드 아래의 배선과 본딩 와이어로 연결함으로써, 단선이 발생된 탭 패키지를 불량처리하지 않고 단선을 연결할 수 있는 탭 패키지가 개시되어 있다.
따라서, 단선이 발생된 탭 패키지의 교환이 필요없어 제조 단가를 절감할 수 있다. 단선을 연결하는 공정이 탭 패키지의 교환하는 공정에 비해 비교적 간단하게 진행할 수 있는 장점도 있다. 또한 더미배선을 최소한의 필요부분에만 형성함으로 탭 패키지의 크기를 감소시킬 수 있는 이점이 있다.

Description

탭 패키지
제1도는 탭 패키지가 액정표시장치에 장착된 상태의 평면도.
제2도는 종래 탭 패키지의 실시예의 평면도.
제3도는 종래 제2도의 탭 패키지의 실장 단면도.
제4도는 이 발명에 따른 탭 패키지의 일실시예를 나타내는 평면도.
제5도는 제4도의 탭 패키지의 실장후 단선 발생시의 재작업을 설명하기 위한 단면도.
제6도는 이 발명에 따른 탭 패키지의 다른 실시예를 나타내는 평면도.
이 발명은 베이스 필름상에 금속배선이 형성되어 있는 테이프 케리어에 반도체 칩이 실장되는 탭(TAB; tape automated bonding) 패키지에 관한 것으로서, 더욱 상세하게는 금속배선중에서 최외곽에 배채된 금속배선의 단선시 보수작업을 용이하게 실시할 수 있는 탭 패키지에 관한 것이다.
최근 반도체 장치는 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구 등이 가속화 되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다.
일반적으로, IC 또는 LSI 등의 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 반도체 패키지의 기본형은 반도체 칩이 방열판 금속인 다이패드상에 장착되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 본딩패드와 외부회로 접속용의 리이드가 접속되어 있고, 에폭시 몰딩 컴파운드(epoxy molding compound)로 형성된 패키지 몸체가 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는 수지봉지형 반도체 패키지가 널리 사용된다.
그러나, 반도체 장치의 고접적화 및 메모리 용량의 증가등으로 입출력 단자 수가 증가하여 반도체 장치의 외부와의 접속을 위한 리이드의 수가 증가되므로 리이드가 미세 피치(fine pitch)화 된다. 또한 반도체 장치의 신호 처리 속도 및 소비 전력이 증가하여 반도체 장치에서 다량의 열이 발생되므로, 이 열을 발산하기 위하여 반도체 패키지에 별도의 히트 싱크를 부착하거나 열전도율이 높은 재질로 패키지 몸체를 형성한다.
또한 다기능화에 따라 여러 가지 기능을 갖는 패키지가 요구되고 있으며, 고밀도 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로기판(printed circuit board; 이하 PCB라 칭함)에 실장하는 방법등이 연구 실행되고 있다.
따라서 상기와 같은 요구에 따라 반도체 패키지는 티.큐.에프.피(Thin Quad Flat Package; 이하 TQFP라 칭함), 티.에스.오.피(Thin Small Outline Package; 이하 TSOP라 칭함) 및 탭 등의 방식이 연구 및 실행되고 왔다. 이들중 TQFP 및 TSOP의 방식은 기존의 패키지 조립공정을 이용하여 제조될 수 있으나, 탭 방식은 리이드 프레임과 와이어의 역할을 수행하는 금속배선이 절연 필름상에 형성되어 있으며, 도전 물질로 이루어진 범프(bump)에 의하여 절연 필름상의 금속배선과 반도체 칩의 패드를 본딩(bonding)하는 표면 실장형 패캐지 기술의 일종으로서 종래 본딩 와이어(bonding wire)를 사용하는 방식과는 전혀 다른 기술이며 소형 계산기, 액정표시장치(liquid crystal display; 이하 LCD라 칭함) 및 노트북형 컴퓨터 등에 널리 사용되고 있다. 이러한 탭 패키지도 소형화 및 박형화를 위하여 슬림 탭 또는 스몰 탭 패키지등이 개발되어 있다.
제1도는 탭 패키지(13)가 실장된 LCD(11)의 평면도로서, 소정의 회로패턴(도시되지 않음)이 형성되어 있는 PCB(10)상에 LCD(11)가 실장되어 있으며, LCD(11)를 구동시키기 위한 반도체 칩(12)들이 탭재되어 있는 탭 패키지(13)가 PCB(10) 및 LCD(11)의 회로패턴과 연결되어 있다.
이러한 종래의 탭 패키지는 제2도에 도시되어 있는 바와 같이, 테이프 케리어(14)상에 반도체 칩(12)이 실장되는 것으로서, 테이프 케리어(14)는 절연재질의 베이스 필름(15)의 양측이 일정 간격으로 스프로켓 구멍(sprocket hole; 16)이 펀칭 가공되어 있으며, 베이스 필름(15)상에 부착된 18∼35㎛ 두께의 금속 박막이 사진식각되어 내부 리이드(18) 및 외부 리이드(19)로 구성된 금속배선(17)이 형성되어 있다.
또한 반도체 칩(12)을 실장하기 위하여 베이스 필름(15)의 중앙구가 펀칭 가공되어 내부 리이드(19)들의 끝단이 노출되도록 디바이스 구멍(21)이 형성되어 있으며, 외부와 전기적으로 연결시키기 위하여 외부 리이드(19)들의 일측이 노출되도록 슬로트(slot; 22)가 형성되어 있고, 디바이스 구멍(21)의 양측에 기구적인 필요성에 따라 2개의 관통공(23)이 형성되어 있다.
디바이스 구멍(21)으로 노출되어 있는 내부 리이드(18)와 반도체 칩(12)의 본딩패드는 금(Au)으로 형성된 범프(bump)가 개재되어 본딩된다. 본딩 공정 이후에 스프로켓 구멍(16)이 형성되어 있는 베이스 필름(15) 부분을 제거하여 개개의 탭 패키지(13)로 분리된다.
이때 스프로켓 구멍(16)은 테이프 케리어(14)의 이송이나 반도체 칩(12) 실장 공정시 정렬에 필요한 부분으로서, 반도체 칩(12)이 실장된 후 제거되는 부분이다. 관통공(23)은 탭 패키지(13)와 LCD의 전극과의 정렬이나, 자동화된 공정에서 탭 패키지(13)의 운반에 사용되는 부분이다.
금속배선(17)의 최외곽 내부 리이드(19)의 단선이 발생되는 것을 방지하기 위하여 별도로 슬로트(22)상에 노출되는 더미배선(24)이 최외곽 내부 리이드의 외곽에 형성되어 있다.
이러한 탭 패키지(13)는 제3도에 도시되어 있는 바와 같이, 슬로트(22)에 의해 노출되어진 일측의 외부 리이드가 PCB(10)의 회로패턴(26)과 연결되며, 타측의 외부 리이드는 LCD(11)의 회로패턴(25)과 연결된다.
그런데, 금속배선(17)의 최외곽 내부 리이드들과 PCB(10)와의 연결부분(○표로 도시되어 있음)에 자주 단선이 발생된다. 즉 탭 패키지(13)의 실장시 PCB(10)의 회로패턴(26)과 연결되는 금속배선(17)중에서 양측 최외곽 금속배선(17)의 슬로트 (22)에 의해 노출된 부분에서 단선이 자주 발생되며, 이러한 불량이 발생한 금속배선 (17)의 보수가 불가능하여 탭 패키지(13) 전체를 불량처리하여 교체하여야 하므로 제조단가가 상승하고, 교체를 위한 재작업이 복잡한 문제점이 있다.
그리고, 최외곽 금속배선(17)의 단선 발생을 예방하기 위하여, 제2도에 도시된 바와 같이 최외곽 금속배선(17)의 양쪽으로 복수개의 더미배선(24)을 형성할 경우, 탭 패키지가 커지는 문제점이 있다.
따라서 이 발명의 목적은 탭 패키지의 양측 최외곽에 노출된 금속배선이 단선되어도 탭 패키지 전체를 불량처리하지 않고, 간단하게 단선을 복구하여 제조단가를 절감시키며, 재작업이 간단한 탭 패키지를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여, 이 발명은 중심 부분에 디바이스 구멍이 형성되어 있고, 상기 디바이스 구멍의 양측에 소정의 간격을 두고 길게 슬로트가 형성된 절연 재질의 베이스 필름과, 상기 베이스 필름의 일면에 형성된 금속배선으로 상기 베이스 필름의 일면에 형성되며 끝단이 디바이스 구멍에 노출되는 내부 리이드와, 상기 내부 리이드와 연결되어 끝단이 상기 슬로트에 노출되어 있는 외부 리이드로 구성된 금속배선과, 상기 디바이스 구멍에 노출된 상기 내부 리이드의 끝단에 접합되는 반도체 칩을 구비하는 탭 패키지에 있어서, 상기 슬로트에 노출된 외부 리이드 부분을 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 상기 슬로트의 최외곽에 위치하는 외부 리이드 부분에 단선이 발생될 경우에, 상기 최외곽의 내부 리이드와 상기 배선을 와이어로 연결할 수 있도록, 상기 최외곽 내부 리이드 상의 베이스 필름의 소정 부분을 제거하여 상기 와이어가 인출될 수 있는 홈을 형성한 것을 특징으로 하는 탭 패키지를 제공한다.
이 발명에 따른 탭 패키지는, 반도체 칩과 연결되지 않고 금속배선의 최외곽에 배치되며, 베이스 필름의 일면에 형성된 더미배선으로서, 양단 부분이 슬로트에 노출되어 있는 더미배선을 더 포함한다. 그리고, 슬로트에 노출된 더미배선의 부분이 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 슬로트의 최외곽에 위치하는 더미배선에 단선이 발생될 경우에, 베이스 필름 상의 더미배선과 배선을 와이어로 연결할 수 있도록, 더미배선상의 베이스 필름의 소정 부분을 제거하여 와이어가 인출될 수 있는 홈을 형성하였다.
본 발명은 또한, 중심 부분에 디바이스 구멍이 형성되어 있고, 상기 디바이스 구멍의 양측에 소정의 간격을 두고 길게 슬로트가 형성된 절연재질의 베이스 필름과, 상기 베이스 필름의 일면에 형성된 금속배선으로 상기 베이스 필름의 일면에 형성되며 끝단이 디바이스 구멍에 노출되는 내부 리이드와, 상기 내부 리이드와 연결되어 끝단이 상기 슬로트에 노출되어 있는 외부 리이드로 구성된 금속배선과, 상기 반도체 칩과 연결되지 않고 상기 금속배선의 최외곽에 배치되며, 상기 베이스 필름의 일면에 형성되며, 양단 부분이 상기 슬로트에 노출된 더미배선과 상기 디바이스 구멍에 노출된 상기 내부 리이드의 끝단에 실장되는 반도체 칩을 구비하는 탭 패키지에 있어서, 상기 슬로트에 노출된 외부 리이드와 더미배선의 부분이 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 상기 슬로트의 최외곽에 위치하는 더미배선에 단선이 발생될 경우에, 상기 베이스 필름 상의 더미배선과 상기 배선을 와이어로 연결할 수 있도록, 상기 더미배선 상의 베이스 필름의 소정 부분을 제거하여 상기 와이어가 인출될 수 있는 홈을 형성한 것을 특징으로 하는 탭 피키지를 제공한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 탭 패키지의 바람직한 실시예들을 상세히 설명한다.
제4도는 이 발명에 따른 탭 패키지(30)의 일실시예를 나타내는 도면으로서, 폴리이미드 폴리에스텔, 폴리에테르술폰(PES), 폴리파라아닉산등(PPA)의 절연 재질로 형성되어 있는 베이스 필름(31)의 중앙부가 펀칭가공되어 반도체 칩(41)을 실장하기 위한 사각 형상의 디바이스 구멍(33)이 형성되어 있으며, 디바이스 구멍(33)은 실장될 반도체 칩(41)의 크기보다 약간 크게 형성되어 있다.
베이스 필름(31)의 하부에 18∼35㎛ 두께의 Cu 등의 금속 박막이 사진식각되어 내부 리이드(34) 및 외부 리이드(35)로 구성되는 금속배선(36)들이 형성되어 있으며, 내부 리이드(34)들과의 끝단은 디바이스 구멍(33)의 양측변에 노출되어 있다.
탭 패키지(30)의 외부와의 전기적인 연결을 위하여 베이스 필름(31)의 양측이 폭 1∼2㎜ 정도로 펀칭 또는 화학식각 등의 방법으로 제거되어 슬로트(38)가 형성된다. 슬로트(38)에는 외부 리이드(35)들의 일단이 노출되어 있다. 디바이스 구멍(33) 양측의 베이스 필름(31)이 제거되어 형성되어 있는 관통공(39)은 탭 패키지(30)와 LCD의 전극과의 정렬이나, 자동화된 공정에서 탭 패키지(30)의 운반에 사용된다.
더욱이 금속배선(36)중 반도체 칩(41)과 연결되는 양측의 최외곽 금속배선(36)의 외측에 반도체 칩(41)과 연결되지 않는 더미배선(37)이 형성되어 있다. 이 더미배선(37)은 반도체 칩(41)을 통하지 않고 직접 LCD와 PCB를 연결하는 배선으로서, LCD와 PCB를 연결하여 기준 전압 등의 신호를 입력시키는데 사용된다. 이때, 금속배선(36)중에서 최외곽에 위치하는 더미배선(37)의 외부 리이드(35a)가 단선될 경우에, 더미배선(37)의 외부 리이드(35a)와 베이스 필름(31) 상의 더미배선(37)을 연결할 수 있도록 더미배선(37)상의 베이스 필름(31)을 제거하여 더미배선(37)들의 일측 상부가 노출되도록 홈(40)들이 형성되어 있다. 이 발명에 따른 홈(40)은 관통공(39) 일측의 더미배선(37) 상부의 베이스 필름(31)을 제거하여 형성하였으며, 홈(40)을 통하여 와이어를 인출할 수 있을 정도의 크기로 형성하는 것이 바람직하다.
이렇게 형성되어진 테이프 케리어(32)상의 디바이스 구멍(33)의 주변에 노출되어 있는 내부 리이드(34)의 끝단상에 반도체 칩(41)이 부착되어 있다.
반도체 칩(41)과 내부 리이드(34)는 금(Au) 등의 도전 물질로 형성된 범프(도시되지 않음)가 개재되어 열압착(thermo-compression) 방식으로 접합된다. 반도체 칩(41)은 내부 리이드(34)의 하부에 부착될 수도 있으며, 이때에는 금속배선(36)이 S자 형상으로 절곡되어진다.
그리고, 내부 리이드(34), 범프 및 반도체 칩(41)의 표면을 감싸 보호되도록 절연 에폭시 등으로 보호 수지층(도시되지 않음)이 형성되어 있다.
한편, 제4도에서 더미배선(37)을 포함한 금속배선(36)이 실선으로 도시되어 있지만, 전술된 바와 같이 금속배선(36)은 베이스 필름(31)의 아래에 형성되어 있다.
제5도를 참조하여 탭 패키지(30)의 실장 공정 및 재작업 공정을 살펴보면, 먼저 탭 패키지(30)는 진공흡입구를 구비하는 이송장치(도시되지 않음)가 흡입하여 솔더 또는 도전성 에폭시가 도포되어 있는 PCB(43) 및 LCD(45)상의 배선들(44),(46) 상부에 외부 리이드를 정렬시킨 후, 이송장치가 하강하여 외부 리이드를 배선들(44),(46)상에 올려놓고 이송장치가 분리된다. 그 다음 탭 패키지(30)를 압착할 수 있도록 탭 패키지(30) 형상의 요부가 하부 표면에 형성되어 있는 본드장치(bond tool)가 하강하여 탭 패키지(30)를 압착하여 배선(44),(46)에 완전하게 접합한 후, 본드장치가 분리된다.
이렇게 실장되어진 탭 패키지(30)는 전술된 바와 같이, 금속배선(36)들중에서 양측 최외곽의 금속배선(36) 즉 더미배선(37)의 외부 리이드(35a)가 자주 단선되며, 이러한 단선이 발생된 더미배선의 외부 리이드(35a)를 제거하고, 그 아래의 배선과 홈(40)에 의해 노출되어진 더미배선(37)을 와이어로 직접 연결시켜 탭 패키지(30)의 동작의 신뢰성을 얻을 수 있다. 예를 들면, 제5도에 도시된 바와 같이, PCB(43)의 배선(44)과 접속된 더미배선(37)의 외부 리이드(35a)에 단선이 발생된 경우에, PCB(43)의 배선(44) 상의 외부 리이드(35a)를 제거하여 PCB(43)의 배선(44)을 슬로트(38)에 노출시킨 후, 홈(40)에 의해 노출되어진 더미배선(37)과 노출된 PCB(43)의 배선(44)과 와이어(47)로 연결시켜 탭 패키지(30)동작의 신뢰성을 얻을 수 있다.
제6도는 이 발명에 따른 탭 패키지의 다른 실시예의 평면도로서, 제4도와 동일한 부분은 동일한 참조번호를 부여하였다. 그리고, 베이스 필름(31) 상에 도시된 금속배선 (36)은 실선으로 도시되어 있지만, 베이스 필름(31) 아래에 형성된다.
금속배선(36)들이 형성되어 있는 베이스 필름(31)상에 반도체 칩(41)이 실장되어 있으며, 금속배선(36)들중 최외곽 금속배선(50)의 일부분이 노출될 수 있도록 최외곽 금속배선(50) 상의 베이스 필름(31)이 제거되어 홈(51)이 형성되어 있다.
최외곽 금속배선(50)은 반도체 칩(41)과 연결되어 신호를 입·출력하는 단자로서 최외곽 금속배선(50)의 PCB와 연결되는 부분에 단선이 발생할 경우에는 이 발명에 따른 일실시예에서와 같이, 단선이 발생된 부분의 외부 리이드(35a)를 제거하여 PCB 또는 LCD의 배선을 조출시키고, 홈(51)에 의해 노출되어 있는 최외곽 금속배선(50)과 배선을 직접연결한다.
상술한 바와 같이 이 발명은 베이스 필름상에 금속배선이 형성되어 있는 테이프 케리어의 내부 리이드상에 반도체 칩이 실장되는 탭 패키지에서, 주로 단선이 발생되는 양측 최외곽 금속배선에 있어서, 단선이 발생된 최외곽 금속배선의 외부 리이드를 제거하고, 최외곽 금속배선상의 베이스 필름의 소정부분을 제거하여 베이스 필름상으로 최외곽 금속배선을 노출되도록 홈을 형성하고, 그 홈을 통하여 단선이 발생된 최외곽 금속배선의 외부 리이드 아래의 배선과 본딩 와이어로 연결함으로써, 단선이 발생된 탭 패키지를 불량처리하지 않고 단선을 연결할 수 있기 때문에, 단선이 발생된 탭 패키지의 교환이 필요없어 제조단가를 절감할 수 있다. 단선을 연결하는 공정이 탭 패키지의 교환하는 공정에 비해 비교적 간단하게 진행할 수 있는 장점도 있다. 또한 더미배선을 최소한의 필요부분에만 형성함으로 탭 패키지의 크기를 감소시킬 수 있는 이점이 있다.

Claims (4)

  1. 중심 부분에 디바이스 구멍이 형성되어 있고, 상기 디바이스 구멍의 양측에 소정의 간격을 두고 길게 슬로트가 형성된 절연재질의 베이스 필름과, 상기 베이스 필름의 일면에 형성된 금속 배선으로, 상기 베이스 필름의 일면에 형성되며 끝단이 디바이스 구멍에 노출되는 내부 리이드와, 상기 내부 리이드와 연결되어 끝단이 상기 슬로트에 노출되어 있는 외부 리이드로 구성된 금속배선과, 상기 디바이스 구멍에 노출된 상기 내부 리이드의 끝단에 접합되는 반도체 칩을 구비하는 탭 패키지에 있어서, 상기 슬로트에 노출된 외부 리이드 부분을 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 상기 슬로트의 최외곽에 위치하는 외부 리이드 부분에 단선이 발생될 경우에, 상기 최외곽의 내부 리이드와 상기 배선을 와이어로 연결할 수 있도록, 상기 최외곽 내부 리이드 상의 베이스 필름의 소정 부분을 제거하여 상기 와이어가 인출될 수 있는 홈을 형성한 것을 특징으로 하는 탭 패키지.
  2. 제1항에 있어서, 상기 반도체 칩과 연결되지 않고 상기 금속배선의 최외곽에 배치되며, 상기 베이스 필름의 일면에 형성된 더미배선으로서, 상기 더미배선의 양단 부분이 상기 슬로트에 노출되어 있는 것을 특징으로 하는 탭 패키지.
  3. 제2항에 있어서, 상기 슬로트에 노출된 더미배선의 부분이 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 상기 슬로트의 최외곽에 위치하는 더미배선에 단선이 발생될 경우에, 상기 베이스 필름 상의 더미배선과 상기 배선을 와이어로 연결할 수 있도록, 상기 더미배선 상의 베이스 필름의 소정 부분을 제거하여 상기 와이어가 인출될 수 있는 홈을 형성한 것을 특징으로 하는 탭 패키지.
  4. 중심 부분에 디바이스 구멍이 형성되어 있고, 상기 디바이스 구멍의 양측에 소정의 간격을 두고 길게 슬로트가 형성된 절연재질의 베이스 필름과, 상기 베이스 필름의 일면에 형성된 금속배선으로, 상기 베이스 필름의 일면에 형성되며 끝단이 디바이스 구멍에 노출되는 내부 리이드와, 상기 내부 리이드와 연결되어 끝단이 상기 슬로트에 노출되어 있는 외부 리이드로 구성된 금속배선과, 상기 반도체 칩과 연결되지 않고 상기 금속배선의 최외곽에 배치되며, 상기 베이스 필름의 일면에 형성되며, 양단 부분이 상기 슬로트에 노출된 더미배선과, 상기 디바이스 구멍에 노출된 상기 내부 리이드의 끝단에 실장되는 반도체 칩을 구비하는 탭 패키지에 있어서, 상기 슬로트에 노출된 외부 리이드와 더비배선의 부분이 외부 장치의 배선에 접속하여 탭 패키지를 실장할 때, 상기 슬로트의 최외곽에 위치하는 더미배선에 단선이 발생될 경우에, 상기 베이스 필림 상의 더미배선과 상기 배선을 와이어로 연결할 수 있도록, 상기 더미배선 상의 베이스 필름의 소정 부분을 제거하여 상기 와이어가 인출될 수 있는 홈을 형성한 것을 특징으로 하는 탭 패키지.
KR1019930001944A 1993-02-12 1993-02-12 탭 패키지 KR100235107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001944A KR100235107B1 (ko) 1993-02-12 1993-02-12 탭 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001944A KR100235107B1 (ko) 1993-02-12 1993-02-12 탭 패키지

Publications (2)

Publication Number Publication Date
KR940020543A KR940020543A (ko) 1994-09-16
KR100235107B1 true KR100235107B1 (ko) 1999-12-15

Family

ID=19350726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001944A KR100235107B1 (ko) 1993-02-12 1993-02-12 탭 패키지

Country Status (1)

Country Link
KR (1) KR100235107B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523914B1 (ko) * 1999-03-03 2005-10-25 주식회사 하이닉스반도체 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026262A (ko) * 1996-10-08 1998-07-15 김광호 탭 패키지의 필름 캐리어

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219664A (ja) * 1990-01-24 1991-09-27 Nec Corp 薄膜配線基板
JPH0475367A (ja) * 1990-07-18 1992-03-10 Seiko Epson Corp 配線接続装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219664A (ja) * 1990-01-24 1991-09-27 Nec Corp 薄膜配線基板
JPH0475367A (ja) * 1990-07-18 1992-03-10 Seiko Epson Corp 配線接続装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523914B1 (ko) * 1999-03-03 2005-10-25 주식회사 하이닉스반도체 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법

Also Published As

Publication number Publication date
KR940020543A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
US6121070A (en) Flip chip down-bond: method and apparatus
US7329597B2 (en) Semiconductor chip and tab package having the same
US7193328B2 (en) Semiconductor device
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20020060558A (ko) 반도체장치
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TW579560B (en) Semiconductor device and its manufacturing method
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR20030019439A (ko) 반도체장치
KR100235107B1 (ko) 탭 패키지
KR20040080275A (ko) 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JP3659872B2 (ja) 半導体装置
EP0414257A2 (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
KR950003906B1 (ko) 탭 패키지
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
KR200278534Y1 (ko) 칩 크기 패키지
KR100216061B1 (ko) 반도체 패키지
US6297542B1 (en) Connecting a die in an integrated circuit module
CN116613133A (zh) 电子封装件及其基板结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 14

EXPY Expiration of term