JPH03219664A - 薄膜配線基板 - Google Patents
薄膜配線基板Info
- Publication number
- JPH03219664A JPH03219664A JP1520490A JP1520490A JPH03219664A JP H03219664 A JPH03219664 A JP H03219664A JP 1520490 A JP1520490 A JP 1520490A JP 1520490 A JP1520490 A JP 1520490A JP H03219664 A JPH03219664 A JP H03219664A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- wiring
- thin film
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 239000002344 surface layer Substances 0.000 abstract description 6
- 230000004075 alteration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜配線基板に関し、特に複数チップを搭載
しそのチップ間で相互の接続を有する薄膜配線基板の構
造に関する。
しそのチップ間で相互の接続を有する薄膜配線基板の構
造に関する。
従来、この種の薄膜配線基板は、第2図に示すように薄
膜配線基板1上に搭載用パッド2が単独に設けらてれい
る。一般記線5は搭載用パッド2に接続されている。し
たがって搭載用パッドと記線用パッドが同−七なってい
た。
膜配線基板1上に搭載用パッド2が単独に設けらてれい
る。一般記線5は搭載用パッド2に接続されている。し
たがって搭載用パッドと記線用パッドが同−七なってい
た。
上述した従来の薄膜配線基板は、配線を搭載用パッドに
直接接続するため、 (1)論理変更に伴う薄膜配線基板の改造が発生した場
合、配線が表面層に出ていない。
直接接続するため、 (1)論理変更に伴う薄膜配線基板の改造が発生した場
合、配線が表面層に出ていない。
(2)配線基板上の配線パターンの密度の均一化をはか
り製造時の歩留まりを確保するために、配線パターンの
密度の低い領域に設ける配線(以下“ダミ配線”と略す
)の自動発生を行う際、ダミー配線の接続パッドが無い
。
り製造時の歩留まりを確保するために、配線パターンの
密度の低い領域に設ける配線(以下“ダミ配線”と略す
)の自動発生を行う際、ダミー配線の接続パッドが無い
。
という欠点がある。
本発明の薄膜配線基板は、搭載用パッドと各搭載用パッ
ドと1対1に設けた記線用パッドとを有している。
ドと1対1に設けた記線用パッドとを有している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例による薄膜配線基板の部分拡
大図である。第1図において、本発明の一実施例は薄膜
配線基板1上に搭載用Aラド2が設けられており、更に
この搭載用パッド2と1対1に記線用パッド3が設けら
れている。ダミー配線4及び−膜配線5は何れも記線用
ノ1ツド3に接続されている。記線用パッド3にダミー
配線4が接続された場合には、搭載用パッド2と記線用
パッド3は接続されない。記線用パッド4に一般配線5
が接続された場合には、接続パターン6により搭載用パ
ッド2と記線用パッド3は表面層で接続される。
大図である。第1図において、本発明の一実施例は薄膜
配線基板1上に搭載用Aラド2が設けられており、更に
この搭載用パッド2と1対1に記線用パッド3が設けら
れている。ダミー配線4及び−膜配線5は何れも記線用
ノ1ツド3に接続されている。記線用パッド3にダミー
配線4が接続された場合には、搭載用パッド2と記線用
パッド3は接続されない。記線用パッド4に一般配線5
が接続された場合には、接続パターン6により搭載用パ
ッド2と記線用パッド3は表面層で接続される。
以上説明したように本発明は、複数のチップを搭載し、
そのチップ間で相互の接続を有する薄膜配線基板におい
て、各チップの搭載用パッドとは別に各搭載用パッドと
1対1に配線の接続を行記線用パッドを有し、−膜配線
接続時には搭載用パッドと記線用パッドを表面層で接続
し、ダミー配線接続時には搭載用パッドと記線用パッド
を接続パターンで接続しないことにより、 (1)論理変更に伴う薄膜配線基板の改造が発生した場
合、表面層の接続パターンを切断することにより薄膜配
線基板の改造を行うことができる。
そのチップ間で相互の接続を有する薄膜配線基板におい
て、各チップの搭載用パッドとは別に各搭載用パッドと
1対1に配線の接続を行記線用パッドを有し、−膜配線
接続時には搭載用パッドと記線用パッドを表面層で接続
し、ダミー配線接続時には搭載用パッドと記線用パッド
を接続パターンで接続しないことにより、 (1)論理変更に伴う薄膜配線基板の改造が発生した場
合、表面層の接続パターンを切断することにより薄膜配
線基板の改造を行うことができる。
(2)ダミー配線の自動発生を行う際、ダミー配線の接
続パッドとして記線用パッドを使用し自動発生を行うこ
とができる。
続パッドとして記線用パッドを使用し自動発生を行うこ
とができる。
等の効果がある。
第1図は本発明の一実施例による薄膜配線基板を示す部
分拡大図、第2図は従来の薄膜配線基板を示す部分拡大
図である。 1・・・薄膜配線基板、2・・・搭載用パッド、3・・
・記線用パッド、4・・・ダミー配線、5・・・−膜配
線、6・・・接続パターン。
分拡大図、第2図は従来の薄膜配線基板を示す部分拡大
図である。 1・・・薄膜配線基板、2・・・搭載用パッド、3・・
・記線用パッド、4・・・ダミー配線、5・・・−膜配
線、6・・・接続パターン。
Claims (1)
- 複数のチップを搭載し、そのチップ間で相互の接続を
有する薄膜配線基板において、各チップの搭載用パッド
と、各搭載用パッドと1対1に配線の接続を行う記線用
パッドとを有することを特徴とする薄膜配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204A JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204A JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03219664A true JPH03219664A (ja) | 1991-09-27 |
JP2536646B2 JP2536646B2 (ja) | 1996-09-18 |
Family
ID=11882341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204A Expired - Lifetime JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536646B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
US5804004A (en) * | 1992-05-11 | 1998-09-08 | Nchip, Inc. | Stacked devices for multichip modules |
KR100235107B1 (ko) * | 1993-02-12 | 1999-12-15 | 윤종용 | 탭 패키지 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100761A (ja) * | 1986-10-16 | 1988-05-02 | Fuji Electric Co Ltd | 集積回路装置 |
JPH01238049A (ja) * | 1988-03-18 | 1989-09-22 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-01-24 JP JP2015204A patent/JP2536646B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100761A (ja) * | 1986-10-16 | 1988-05-02 | Fuji Electric Co Ltd | 集積回路装置 |
JPH01238049A (ja) * | 1988-03-18 | 1989-09-22 | Toshiba Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
US5804004A (en) * | 1992-05-11 | 1998-09-08 | Nchip, Inc. | Stacked devices for multichip modules |
KR100235107B1 (ko) * | 1993-02-12 | 1999-12-15 | 윤종용 | 탭 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP2536646B2 (ja) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63245952A (ja) | マルチチップモジュ−ル構造体 | |
JPS64822B2 (ja) | ||
JPH03219664A (ja) | 薄膜配線基板 | |
JPS6027160A (ja) | 半導体装置 | |
JPS61131497A (ja) | 多層プリント基板 | |
JPH0230176A (ja) | 半導体集積回路 | |
JPH05326833A (ja) | 半導体実装基板 | |
JP2646710B2 (ja) | Sop型smdの両面実装プリント板 | |
JPH0349255A (ja) | 半導体集積回路の封止方式 | |
JPH05211276A (ja) | マルチチップパッケージ | |
JPH05326634A (ja) | プリント配線板 | |
JPH0242755A (ja) | 半導体集積回路のパッケージ | |
JPH03273673A (ja) | 半導体装置 | |
JPS607118A (ja) | コンデンサ | |
JP2978796B2 (ja) | 半導体集積回路装置 | |
JPS5929052U (ja) | 集積回路装置 | |
JPS6225437A (ja) | 多層配線基板 | |
JPH04162669A (ja) | 半導体集積回路 | |
JPS582055A (ja) | 論理パツケ−ジの改造方法 | |
JP2842592B2 (ja) | 半導体集積回路装置 | |
JPH01114049A (ja) | サイズ可変の集積回路チップ | |
JPH03214637A (ja) | 集積回路チップ搭載フィルム | |
JPH02232959A (ja) | システムlsi | |
JPS58109275U (ja) | 混成集積回路 | |
JPH1168285A (ja) | 実装基板 |