JP2978796B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2978796B2 JP2978796B2 JP8308488A JP30848896A JP2978796B2 JP 2978796 B2 JP2978796 B2 JP 2978796B2 JP 8308488 A JP8308488 A JP 8308488A JP 30848896 A JP30848896 A JP 30848896A JP 2978796 B2 JP2978796 B2 JP 2978796B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- pads
- integrated circuit
- circuit device
- functional circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012356 Product development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に組み立て時のボンディングの際、複数の機
能の中から１つの機能を選択可能とするボンディングオ
プション機能を備えた半導体集積回路装置に関する。
に関し、特に組み立て時のボンディングの際、複数の機
能の中から１つの機能を選択可能とするボンディングオ
プション機能を備えた半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、かかる半導体集積回路装置、例え
ば半導体メモリなどにおいては、製品開発の効率化と市
場要求に対応するために、１チップに複数の機能を備え
るとともに、それらを選択するための切り換え手段を設
けている。
ば半導体メモリなどにおいては、製品開発の効率化と市
場要求に対応するために、１チップに複数の機能を備え
るとともに、それらを選択するための切り換え手段を設
けている。
【０００３】図２はかかる従来の一例を示す半導体集積
回路装置の構成図である。図２に示すように、この半導
体集積回路装置は、ボンディングオプション方式の半導
体装置の例であり、１チップ上の半導体基板１ａに複数
の機能回路からなる機能回路群２を搭載し、この機能回
路群２に対応したボンディング用パッド３を設けてい
る。これら機能回路群２およびボンディング用パッド３
は配線６により接続され、しかもボンディング用パッド
３は基板外部に配置される電源用リードフレーム４Ａあ
るいはＧＮＤ用リードフレーム４Ｂとの間に、ボンディ
ングワイヤ５ａあるいは５ｂを介して選択的に接続され
る。なお、７はリードの切断位置を表わしている。
回路装置の構成図である。図２に示すように、この半導
体集積回路装置は、ボンディングオプション方式の半導
体装置の例であり、１チップ上の半導体基板１ａに複数
の機能回路からなる機能回路群２を搭載し、この機能回
路群２に対応したボンディング用パッド３を設けてい
る。これら機能回路群２およびボンディング用パッド３
は配線６により接続され、しかもボンディング用パッド
３は基板外部に配置される電源用リードフレーム４Ａあ
るいはＧＮＤ用リードフレーム４Ｂとの間に、ボンディ
ングワイヤ５ａあるいは５ｂを介して選択的に接続され
る。なお、７はリードの切断位置を表わしている。
【０００４】この基板１ａの外部に配置される電源用リ
ードフレーム４ＡおよびＧＮＤ用リードフレーム４Ｂは
隣接しており、ボンディングワイヤ（点線）５ａあるい
は（実線）５ｂのいずれか一方によりパッド３に接続さ
れる。特に、半導体基板１ａにおけるパッド３は、両方
のリードフレーム４Ａ，４Ｂとの間にボンディングが可
能になるような場所に配置され、そのボンディングを切
り換えることにより、機能回路群２の機能を選択してい
る。
ードフレーム４ＡおよびＧＮＤ用リードフレーム４Ｂは
隣接しており、ボンディングワイヤ（点線）５ａあるい
は（実線）５ｂのいずれか一方によりパッド３に接続さ
れる。特に、半導体基板１ａにおけるパッド３は、両方
のリードフレーム４Ａ，４Ｂとの間にボンディングが可
能になるような場所に配置され、そのボンディングを切
り換えることにより、機能回路群２の機能を選択してい
る。
【０００５】このようなボンディングオプション方式の
半導体装置の場合には、電源およびＧＮＤの双方からボ
ンディングが可能な位置にパッドを配置しなければなら
ないという制約がある。そのために、かかる制約を逃げ
るために、従来は、以下のようなマスタースライス方式
の半導体装置が用いられている。
半導体装置の場合には、電源およびＧＮＤの双方からボ
ンディングが可能な位置にパッドを配置しなければなら
ないという制約がある。そのために、かかる制約を逃げ
るために、従来は、以下のようなマスタースライス方式
の半導体装置が用いられている。
【０００６】図３は従来の他の例を示す半導体集積回路
装置の構成図である。図３に示すように、この半導体集
積回路装置は、マスタースライス方式の半導体装置の例
であり、前述した図２と同様に１チップ上の半導体基板
１ａに複数の機能回路からなる機能回路群２を搭載する
他、この機能回路群２に対応するとともに、選択機能を
持ったマスタースライス部８を設けている。これら機能
回路群２およびボンディング用パッド３は配線６により
接続され、しかもマスタースライス部８は基板内部に配
置される電源配線９ＡあるいはＧＮＤ配線９Ｂとの間
に、選択的に接続される。
装置の構成図である。図３に示すように、この半導体集
積回路装置は、マスタースライス方式の半導体装置の例
であり、前述した図２と同様に１チップ上の半導体基板
１ａに複数の機能回路からなる機能回路群２を搭載する
他、この機能回路群２に対応するとともに、選択機能を
持ったマスタースライス部８を設けている。これら機能
回路群２およびボンディング用パッド３は配線６により
接続され、しかもマスタースライス部８は基板内部に配
置される電源配線９ＡあるいはＧＮＤ配線９Ｂとの間
に、選択的に接続される。
【０００７】すなわち、このマスタースライス方式の半
導体装置は、機能回路群２と、機能を選択するマスター
スライス部８と、電源配線９Ａ，ＧＮＤ配線９Ｂとから
構成されており、一般的にアルミ工程のマスク図面を変
えることにより、マスタースライス部８の接続を切り換
え、機能回路群２の機能を選択している。
導体装置は、機能回路群２と、機能を選択するマスター
スライス部８と、電源配線９Ａ，ＧＮＤ配線９Ｂとから
構成されており、一般的にアルミ工程のマスク図面を変
えることにより、マスタースライス部８の接続を切り換
え、機能回路群２の機能を選択している。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置、前者（図２）のボンディングオプション
方式の半導体装置は、電源用リードとＧＮＤ用リードと
がフレーム上で隣接しており、しかも両方のリードから
ボンディング可能な位置にパッドを配置しなければなら
ないという制約がある。
集積回路装置、前者（図２）のボンディングオプション
方式の半導体装置は、電源用リードとＧＮＤ用リードと
がフレーム上で隣接しており、しかも両方のリードから
ボンディング可能な位置にパッドを配置しなければなら
ないという制約がある。
【０００９】また、後者（図３）のマスタースライス方
式の半導体装置は、複数のマスク図面を必要としてお
り、拡散注入時に機能が決まってしまい且つ拡散が終了
する期間（例えば、約２ケ月）後の顧客要求や市場動向
に柔軟に対応出来ないという問題がある。
式の半導体装置は、複数のマスク図面を必要としてお
り、拡散注入時に機能が決まってしまい且つ拡散が終了
する期間（例えば、約２ケ月）後の顧客要求や市場動向
に柔軟に対応出来ないという問題がある。
【００１０】本発明の目的は、かかる拡散後の工程でも
回路機能群の機能を選択できるようにするとともに、リ
ードフレーム上のピン構成にも影響を受けないでパッド
を配置することのできる生産性の高い半導体集積回路装
置を提供することにある。
回路機能群の機能を選択できるようにするとともに、リ
ードフレーム上のピン構成にも影響を受けないでパッド
を配置することのできる生産性の高い半導体集積回路装
置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
装置は、所定のボンディングパッドを介して、複数種類
の電位の内いずれかの電位を供給することにより、機能
回路群の中の任意の機能回路を選択するボンディングオ
プション方式を備えた半導体集積回路装置において、前
記機能回路群の中の前記機能回路に並列接続される複数
のパッドと、異なった電位を供給される複数のリードと
を設け、前記複数のパッドおよび前記複数のリード間を
ボンディングワイヤにより選択的に接続するように構成
される。
装置は、所定のボンディングパッドを介して、複数種類
の電位の内いずれかの電位を供給することにより、機能
回路群の中の任意の機能回路を選択するボンディングオ
プション方式を備えた半導体集積回路装置において、前
記機能回路群の中の前記機能回路に並列接続される複数
のパッドと、異なった電位を供給される複数のリードと
を設け、前記複数のパッドおよび前記複数のリード間を
ボンディングワイヤにより選択的に接続するように構成
される。
【００１２】また、本発明の半導体集積回路装置におけ
る機能回路群は、複数組の機能回路群で形成され、複数
のパッドを任意の機能回路群に選択的に並列接続するよ
うに形成される。
る機能回路群は、複数組の機能回路群で形成され、複数
のパッドを任意の機能回路群に選択的に並列接続するよ
うに形成される。
【００１３】また、本発明の半導体集積回路装置におけ
る複数のパッドは、そのいずれかを各々異なる電位を供
給される複数のリードのいずれかに接続するように形成
される。
る複数のパッドは、そのいずれかを各々異なる電位を供
給される複数のリードのいずれかに接続するように形成
される。
【００１４】さらに、本発明の半導体集積回路装置にお
ける複数のパッドは、複数のリードの近傍に各々配置し
て形成される。
ける複数のパッドは、複数のリードの近傍に各々配置し
て形成される。
【００１５】要するに、本発明はボンディングオプショ
ン方式の半導体集積回路装置において、複数の機能を備
えた機能回路群の動作を選択するために必要な信号用の
パッドを複数個用意し且つ相互を接続することにより、
選択機能に応じてボンディングするパッドを選択し、ボ
ンディングしない方のパッドがボンディングした方のパ
ッドに供給される電位にバイアスされ、フローティング
状態にならないように構成したものである。
ン方式の半導体集積回路装置において、複数の機能を備
えた機能回路群の動作を選択するために必要な信号用の
パッドを複数個用意し且つ相互を接続することにより、
選択機能に応じてボンディングするパッドを選択し、ボ
ンディングしない方のパッドがボンディングした方のパ
ッドに供給される電位にバイアスされ、フローティング
状態にならないように構成したものである。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１７】図１は本発明の一実施の形態を示す半導体
集積回路装置の構成図である。図１に示すように、本実
施の形態の半導体集積回路装置は、ボンディングオプシ
ョン方式の半導体装置の例であり、半導体基板１上に、
複数の機能を備えた機能回路群２と、複数のパッド３
Ａ，３Ｂと、この機能回路群２に対し複数のパッド３
Ａ，３Ｂを並列に接続する配線６とを形成する一方、半
導体基板１の外部に複数のリードを形成するためのリー
ドフレーム、すなわち電源用リード４Ａ，ＧＮＤ用リー
ドおよびその他用途のためのリードを形成するためのリ
ードフレームを配置している。また、リードフレームは
パッド３Ａまたは３Ｂのいずれかとボンディングワイヤ
５により接続される。なお、このリードフレームは、モ
ールド後に切断位置７で各リードに切断される。
集積回路装置の構成図である。図１に示すように、本実
施の形態の半導体集積回路装置は、ボンディングオプシ
ョン方式の半導体装置の例であり、半導体基板１上に、
複数の機能を備えた機能回路群２と、複数のパッド３
Ａ，３Ｂと、この機能回路群２に対し複数のパッド３
Ａ，３Ｂを並列に接続する配線６とを形成する一方、半
導体基板１の外部に複数のリードを形成するためのリー
ドフレーム、すなわち電源用リード４Ａ，ＧＮＤ用リー
ドおよびその他用途のためのリードを形成するためのリ
ードフレームを配置している。また、リードフレームは
パッド３Ａまたは３Ｂのいずれかとボンディングワイヤ
５により接続される。なお、このリードフレームは、モ
ールド後に切断位置７で各リードに切断される。
【００１８】このボンディングオプション方式の半導体
装置は、任意の電源用リード４Ａからボンディング可能
な場所、すなわちリード４Ａの近傍にパッド３Ａを配置
し、任意のＧＮＤ用リード４Ｂからボンディング可能な
場所、すなわちリード４Ｂの近傍にパッド３Ｂを配置す
るとともに、機能回路群１に対してこれらのパッド３
Ａ，３Ｂを配線６により並列接続したものである。ま
た、パッド３Ａ，３Ｂとリード４Ａ，４Ｂの接続関係で
言えば、電源用リード４Ａとパッド３Ａをボンディング
ワイヤ（実線）５により接続し、機能回路群１の機能を
選択したときは、ＧＮＤ用リード４Ｂとパッド３Ｂは接
続されず、そのためにパッド３Ｂは電源電圧にバイアス
される。すなわち、パッド３Ｂはフローティング状態と
はならない。通常、半導体基板１の外部に接続されない
非ボンディングパッドは、回路設計上の問題として、フ
ローティング状態を避けるために、何らかの電位を与え
なければならないが、本実施の形態によれば、自動的に
非ボンディングパッドは他方のパッドの電位に固定さ
れ、フローティング状態を考慮する必要がなくなる。
装置は、任意の電源用リード４Ａからボンディング可能
な場所、すなわちリード４Ａの近傍にパッド３Ａを配置
し、任意のＧＮＤ用リード４Ｂからボンディング可能な
場所、すなわちリード４Ｂの近傍にパッド３Ｂを配置す
るとともに、機能回路群１に対してこれらのパッド３
Ａ，３Ｂを配線６により並列接続したものである。ま
た、パッド３Ａ，３Ｂとリード４Ａ，４Ｂの接続関係で
言えば、電源用リード４Ａとパッド３Ａをボンディング
ワイヤ（実線）５により接続し、機能回路群１の機能を
選択したときは、ＧＮＤ用リード４Ｂとパッド３Ｂは接
続されず、そのためにパッド３Ｂは電源電圧にバイアス
される。すなわち、パッド３Ｂはフローティング状態と
はならない。通常、半導体基板１の外部に接続されない
非ボンディングパッドは、回路設計上の問題として、フ
ローティング状態を避けるために、何らかの電位を与え
なければならないが、本実施の形態によれば、自動的に
非ボンディングパッドは他方のパッドの電位に固定さ
れ、フローティング状態を考慮する必要がなくなる。
【００１９】また、ＧＮＤ用リード４Ｂとパッド３Ｂを
ボンディングワイヤ（点線）５により接続し、機能回路
群１の機能を選択したときも同様に、電源用リード４Ａ
とパッド３Ａは接続されず、このときのパッド３ＡはＧ
ＮＤ電位に固定される。
ボンディングワイヤ（点線）５により接続し、機能回路
群１の機能を選択したときも同様に、電源用リード４Ａ
とパッド３Ａは接続されず、このときのパッド３ＡはＧ
ＮＤ電位に固定される。
【００２０】上述した本実施の形態においては、機能回
路群１を拡張し、複数組の機能回路群で形成するととも
に、複数のパッドを任意の機能回路群に選択的に並列接
続してもよい。
路群１を拡張し、複数組の機能回路群で形成するととも
に、複数のパッドを任意の機能回路群に選択的に並列接
続してもよい。
【００２１】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、機能回路群に対し配線により並列接続す
る複数のパッドを設けることにより、組み立て工程で機
能選択可能なボンディングオプション方式を採用するこ
とができ、しかも任意の電源用リードとＧＮＤ用リード
の近傍にパッドを配置することによりレイアウトを容易
にし生産性を向上させることができるという効果があ
る。
積回路装置は、機能回路群に対し配線により並列接続す
る複数のパッドを設けることにより、組み立て工程で機
能選択可能なボンディングオプション方式を採用するこ
とができ、しかも任意の電源用リードとＧＮＤ用リード
の近傍にパッドを配置することによりレイアウトを容易
にし生産性を向上させることができるという効果があ
る。
【００２２】すなわち、従来は、隣接する電源リードと
ＧＮＤリードを有し且つ双方からボンディング可能な場
所にパッドを配置しなければならないという制約がある
場合は、マスタスライス方式を採用せざるを得なかった
が、本発明はこのようなマスタスライス方式を採用する
必要がなく、拡散後の工程でも回路機能群の機能を選択
でき、リードフレーム上のピン構成にも影響を受けずに
パッドを配置することができる。
ＧＮＤリードを有し且つ双方からボンディング可能な場
所にパッドを配置しなければならないという制約がある
場合は、マスタスライス方式を採用せざるを得なかった
が、本発明はこのようなマスタスライス方式を採用する
必要がなく、拡散後の工程でも回路機能群の機能を選択
でき、リードフレーム上のピン構成にも影響を受けずに
パッドを配置することができる。
【図１】本発明の一実施の形態を示す半導体集積回路装
置の構成図である。
置の構成図である。
【図２】従来の一例を示す半導体集積回路装置の構成図
である。
である。
【図３】従来の他の例を示す半導体集積回路装置の構成
図である。
図である。
１ 半導体基板 ２ 機能回路群 ３Ａ，３Ｂ パッド ４Ａ，４Ｂ リード（フレーム） ５ ボンディングワイヤ ６ 配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 27/118
Claims (4)
- 【請求項１】 所定のボンディングパッドを介して、複
数種類の電位の内いずれかの電位を供給することによ
り、機能回路群の中の任意の機能回路を選択するボンデ
ィングオプション方式を備えた半導体集積回路装置にお
いて、前記機能回路群の中の前記機能回路に並列接続さ
れる複数のパッドと、異なった電位を供給される複数の
リードとを設け、前記複数のパッドおよび前記複数のリ
ード間をボンディングワイヤにより選択的に接続するこ
とを特徴とする半導体集積回路装置。 - 【請求項２】 前記機能回路群は、複数組の機能回路群
で形成され、前記複数のパッドを任意の機能回路群に選
択的に並列接続する請求項１記載の半導体集積回路装
置。 - 【請求項３】 前記複数のパッドは、そのいずれかを各
々異なる電位を供給される前記複数のリードのいずれか
に接続する請求項１記載の半導体集積回路装置。 - 【請求項４】 前記複数のパッドは、前記複数のリード
の近傍に各々配置した請求項１記載の半導体集積回路装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8308488A JP2978796B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路装置 |
| KR1019970060957A KR100282994B1 (ko) | 1996-11-19 | 1997-11-19 | 기능회로를구비한반도체집적회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8308488A JP2978796B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150106A JPH10150106A (ja) | 1998-06-02 |
| JP2978796B2 true JP2978796B2 (ja) | 1999-11-15 |
Family
ID=17981626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8308488A Expired - Lifetime JP2978796B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2978796B2 (ja) |
| KR (1) | KR100282994B1 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207654A (ja) * | 1982-05-28 | 1983-12-03 | Nippon Telegr & Teleph Corp <Ntt> | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 |
-
1996
- 1996-11-19 JP JP8308488A patent/JP2978796B2/ja not_active Expired - Lifetime
-
1997
- 1997-11-19 KR KR1019970060957A patent/KR100282994B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980042561A (ko) | 1998-08-17 |
| JPH10150106A (ja) | 1998-06-02 |
| KR100282994B1 (ko) | 2001-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635560B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
| JP2000260961A (ja) | マルチチップ型半導体装置 | |
| JP2560805B2 (ja) | 半導体装置 | |
| JPH09120974A (ja) | 半導体装置 | |
| US6246107B1 (en) | Semiconductor device arrangement having configuration via adjacent bond pad coding | |
| JP2978796B2 (ja) | 半導体集積回路装置 | |
| JPH10209381A (ja) | 半導体集積回路 | |
| JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
| JPH08306734A (ja) | ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法 | |
| JPS6028255A (ja) | 半導体装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPH0547995A (ja) | マルチチツプモジユール | |
| JPH058576B2 (ja) | ||
| JP2901313B2 (ja) | 大規模集積回路装置 | |
| JPH04267349A (ja) | 集積回路 | |
| JPH0831524B2 (ja) | 半導体集積回路装置 | |
| JPH05102442A (ja) | 半導体集積回路装置 | |
| JPH02114558A (ja) | 半導体集積回路装置 | |
| JPH0536774A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH0485942A (ja) | 半導体集積回路 | |
| JPH0845981A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03228351A (ja) | 半導体装置 | |
| JPH06120346A (ja) | 半導体集積回路チップの自動設計方法 | |
| JPH05226406A (ja) | 半導体装置 | |
| JPH0567650A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |