JPH09120974A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09120974A
JPH09120974A JP8214562A JP21456296A JPH09120974A JP H09120974 A JPH09120974 A JP H09120974A JP 8214562 A JP8214562 A JP 8214562A JP 21456296 A JP21456296 A JP 21456296A JP H09120974 A JPH09120974 A JP H09120974A
Authority
JP
Japan
Prior art keywords
chip
island
power supply
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8214562A
Other languages
English (en)
Inventor
Chi-Young Choi
致榮 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09120974A publication Critical patent/JPH09120974A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 安定した電源供給が行えて電気的特性の安定
した半導体装置を提供する。 【解決手段】 チップ６の四隅に、チップ基板と電気的
につながったダミーパッド２２ａ〜ｄが形成され、それ
ぞれワイヤ２６によりアイランド８と接続されている。
またリード端子２中の電源端子は、電源パッドとワイヤ
１２で接続されると共にアイランド８にもワイヤ２４に
より接続される。チップ６がＰ形基板であればＶｓｓ用
の電源端子とアイランド８とを接続し、Ｎ形基板であれ
ばＶｃｃ用の電源端子とアイランド８とを接続する。ア
イランド８はチップ基板に比べて抵抗が小さいため電圧
降下を発生させずにすむ。そして、アイランド８はチッ
プ基板下面と全体的に接続されているので、チップ６に
対し全体的に効率よく均一電源供給を行うことができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、その電気的特性の向上に関する。
【０００２】
【従来の技術】近年、メモリなどの半導体装置において
は、高集積化、高速化への開発傾向が工程技術の向上に
よる各種技術的課題の解決に従い加速されている。しか
し一方でそれに伴う短所も顕在化してきており、その一
つに、ラッチアップ誘発による誤動作などを招き得るノ
イズ等電気的特性に関する問題がある。そこで、電気的
特性改善のために設計部門や工程部門において多角的な
研究が行われている。
【０００３】図１は、一例として現在一般的な樹脂モー
ルド品におけるチップ６とリード端子２との接続手法を
示している。図１Ａ及び図１Ｂに示すように、パッケー
ジ１０内において、チップ６は導電体であるリードフレ
ームのアイランド８にダイボンディングされており、そ
して、チップ６の各パッド４はボンディングワイヤ１２
により各リード端子２へ接続されている。これらの中
に、電源電圧及び接地電圧の各電源パッド及び電源端子
が含まれいている。図１Ｃは、チップ６のチップ基板
（ウェーハ基板）に対する電源供給を説明した図であ
る。電源１８による電流１４は、リード端子２からワイ
ヤ１２を通り電源パッドからチップ６へ提供される。
【０００４】
【発明が解決しようとする課題】図１Ｃにおいて、図中
のブロックａでの電圧Ｖａは次式のようになる。尚、式
中、Ｖｓは電源１８の電圧、ｉは電流１４の値、ＲＬは
リード端子２の抵抗値、ＲＷはワイヤ１２の抵抗値を表
す。また、ＲＳはチップ６のチップ基板抵抗（スクェア
ＲＳ）、スクェアの数はシート抵抗をそれぞれ表し、つ
まり、ＲＳ×スクェアの数＝トータルＲＳ×シート抵
抗。
【数１】Ｖａ＝Ｖｓ−ｉ×（ＲＬ＋ＲＷ＋ＲＳ×スクェ
アの数）＜Ｖｓ
【０００５】この中で特にチップ基板抵抗ＲＳは数百Ω
になるので、ブロックａが遠くなるに従い電圧降下が大
きくなり、内部電源電圧に差（ノイズ）が生じることに
なる。このため、高集積化、低電圧化が進められるとラ
ッチアップの増加などにつながり、製品マージンの確保
が難しくなるという解決課題がある。特に、電源パッド
数の限られた製品ではその傾向が顕著になり、動作安定
性に影響することになる。
【０００６】このような従来技術に着目して本発明で
は、より安定した電源供給が行えて電気的特性の安定し
た半導体装置を提供する。
【０００７】
【課題を解決するための手段】本発明によれば、導電体
上にチップをダイボンディングして該チップの各パッド
とリード端子とを接続する半導体装置において、チップ
基板への供給電源を取り出し可能なパッドをチップに設
け、該パッドとチップをダイボンディングした導電体と
を電気的に接続することを特徴とする。更にこのとき
に、チップをダイボンディングした導電体とリード端子
中の電源端子とを電気的に接続することを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の実施形態につき添
付図面を参照して説明する。
【０００９】図２に、この実施形態の半導体装置におけ
るチップ６及びアイランド８とリード端子２との接続状
態を示す。図２Ａ及び図２Ｂに示すように、チップ６は
リードフレームのアイランド８にダイボンディングされ
ており、チップ６の各パッド４と各リード端子２とがボ
ンディングワイヤ１２で接続されている。更にチップ６
には、チップ基板（或いは電源パッド）と電気的につな
がったダミーパッド２２ａ〜ｄが、この例ではチップ端
部の四隅に形成され、それぞれボンディングワイヤ２６
によりアイランド８と電気的に接続されている。
【００１０】リード端子２中の電源端子は、パッド４中
の対応する電源パッドとワイヤ１２で接続されると共
に、アイランド８にもボンディングワイヤ２４により電
気的に接続される。このとき、チップ６がＰ形基板であ
る場合は接地電圧（Ｖｓｓ）用の電源端子とアイランド
８とを接続し、チップ６がＮ形基板である場合は電源電
圧（Ｖｃｃ）用の電源端子とアイランド８とを接続す
る。
【００１１】図２Ｃは、本実施形態によるチップ６のチ
ップ基板に対する電源供給を説明した図である。電源１
８による電流１４は、リード端子２からワイヤ１２を介
して通常通りパッド４によりチップ６へ提供されると共
に、チップ四隅に設けたダミーパッド２２ａ〜ｄとアイ
ランド８とを接続するワイヤ２６を介してアイランド８
からチップ６のチップ基板下面へも供給される状態とな
る。そして更にこの例では、リード端子２からワイヤ２
４を介してアイランド８へ直接的にも電源提供されてい
る。
【００１２】この場合に図２Ｃ中に示すブロックａにお
ける電圧Ｖａは次式で表せる。尚、式中、Ｒｆはアイラ
ンド８の抵抗値、その他は前述の式１同様である。
【数２】Ｖａ＝Ｖｓ−ｉ×（ＲＬ＋ＲＷ＋Ｒｆ）≒Ｖａ
【００１３】つまり、リードフレームの一部からなる導
電体のアイランド８はチップ６のチップ基板に比べて非
常に抵抗が小さいため、ほとんど電圧降下を発生させず
にすむ。そして、アイランド８は、チップ上部の四隅に
設けられてチップ基板への供給電源を取り出すダミーパ
ッド２２ａ〜ｄと接続され且つこの例ではリード端子２
とも接続されて電源供給を受けており、このアイランド
８がチップ６の基板下面と全体的に接続されているの
で、チップ６に対し全体的に効率よく均一電源供給を行
うことができる。従って、電源供給が格段に安定し、電
気的特性が大きく向上する。
【００１４】図３Ａ及び図３Ｂに、従来（図３Ｂ）と本
実施形態（図３Ａ）とを対比させてチップ１ｃｍにおけ
る抵抗値の差を示してある。同図より、従来においてＮ
形基板１ｃｍの長さでの抵抗値は約３５０Ωであるのに
対し、本実施形態のようにアイランド接続形とすると抵
抗値は５Ω内となることが読み取れる。従って、電圧の
変化は実際に動作する時間中の電流に関係するが、内部
トランジスタの変化率〔特性変化によるmulfunction
（ノイズ影響）〕からみて数十倍の安定的な電気的特性
を有する効果があり、特にノイズに敏感な製品の場合に
有利である。
【図面の簡単な説明】
【図１】従来の半導体装置を示す各側面図及びその電源
供給の説明図。
【図２】本発明による半導体装置を示す各側面図及びそ
の電源供給の説明図。
【図３】チップ１ｃｍの長さでの抵抗値を従来と本発明
とで比較して示すグラフ。
【符号の説明】
２ リード端子 ４ パッド ６ チップ ８ アイランド １０ パッケージ １２，２４，２６ ボンディングワイヤ ２２ａ〜ｄ ダミーパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 導電体上にチップをダイボンディングし
    て該チップの各パッドとリード端子とを接続する半導体
    装置において、 チップ基板への供給電源を取り出し可能なパッドをチッ
    プに設け、該パッドとチップをダイボンディングした導
    電体とを電気的に接続するようにしたことを特徴とする
    半導体装置。
  2. 【請求項２】 チップをダイボンディングした導電体と
    リード端子中の電源端子とを電気的に接続する請求項１
    記載の半導体装置。
  3. 【請求項３】 チップをダイボンディングした導電体と
    接続されるリード端子中の電源端子は、チップ基板がＰ
    形の場合には接地電圧用であり、チップ基板がＮ形の場
    合には電源電圧用である請求項２記載の半導体装置。
JP8214562A 1995-08-14 1996-08-14 半導体装置 Pending JPH09120974A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P25004 1995-08-14
KR1019950025004A KR0177744B1 (ko) 1995-08-14 1995-08-14 전기적 특성이 향상된 반도체 장치

Publications (1)

Publication Number Publication Date
JPH09120974A true JPH09120974A (ja) 1997-05-06

Family

ID=19423469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8214562A Pending JPH09120974A (ja) 1995-08-14 1996-08-14 半導体装置

Country Status (4)

Country Link
US (2) US5898225A (ja)
EP (1) EP0758798A3 (ja)
JP (1) JPH09120974A (ja)
KR (1) KR0177744B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス
KR20130108145A (ko) * 2012-03-23 2013-10-02 세이코 인스트루 가부시키가이샤 반도체 집적 회로 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JP3455092B2 (ja) * 1997-10-27 2003-10-06 株式会社新川 半導体装置及びワイヤボンディング方法
EP0930653B1 (en) * 1998-01-13 2008-06-11 Lucent Technologies Inc. High frequency semiconductor device
DE10204403A1 (de) * 2002-02-04 2003-08-21 Infineon Technologies Ag Vorrichtung zur Verbindung eines IC-Anschlusses mit einem Bezugspotential
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
US20070187808A1 (en) * 2006-02-16 2007-08-16 Easic Corporation Customizable power and ground pins
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement
TWI363391B (en) * 2008-08-08 2012-05-01 Mstar Semiconductor Inc Ic package method and related ic apparatus capable of decreasing ir drop of a chip
CN101697344B (zh) * 2009-10-28 2012-10-31 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
US10593852B2 (en) * 2018-06-20 2020-03-17 Innolux Corporation Display device having a plurality of main pads, a plurality of redundant pads, and a light-emitting device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
KR940006585B1 (ko) * 1985-02-28 1994-07-22 소니 가부시키가이샤 반도체 회로장치
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE3942843A1 (de) * 1989-12-23 1991-06-27 Itt Ind Gmbh Deutsche Verkapselte monolithisch integrierte schaltung
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
US5006919A (en) * 1990-03-01 1991-04-09 Advanced Micro Devices, Inc. Integrated circuit package
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JPH05226568A (ja) * 1991-03-07 1993-09-03 Matsushita Electron Corp 半導体装置
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
US5389577A (en) * 1992-08-31 1995-02-14 Sgs-Thomson Microelectronics, Inc. Leadframe for integrated circuits
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5309019A (en) * 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
JP3308047B2 (ja) * 1993-06-25 2002-07-29 株式会社日立製作所 半導体装置
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス
JPWO2009050843A1 (ja) * 2007-10-19 2011-02-24 株式会社アドバンテスト 電子デバイス
US7947908B2 (en) 2007-10-19 2011-05-24 Advantest Corporation Electronic device
KR20130108145A (ko) * 2012-03-23 2013-10-02 세이코 인스트루 가부시키가이샤 반도체 집적 회로 장치
JP2013201228A (ja) * 2012-03-23 2013-10-03 Seiko Instruments Inc 半導体集積回路装置

Also Published As

Publication number Publication date
KR0177744B1 (ko) 1999-03-20
EP0758798A2 (en) 1997-02-19
US6015723A (en) 2000-01-18
US5898225A (en) 1999-04-27
EP0758798A3 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
US6933610B2 (en) Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby
US6518655B2 (en) Multi-chip package-type semiconductor device
US6635560B2 (en) Method for implementing selected functionality on an integrated circuit device
JPH09120974A (ja) 半導体装置
JPH1197645A (ja) 半導体記憶装置
US6815807B2 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
JPH0669276A (ja) 半導体装置
JPS6143436A (ja) ボンデイング方法
JP3692186B2 (ja) 半導体装置
JPH05121632A (ja) 半導体装置
JPH04107964A (ja) 半導体集積回路装置
JPH0653266A (ja) 半導体装置
JPH07335818A (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2003124331A (ja) 半導体集積回路装置
JPH0455333B2 (ja)
JP2003124333A (ja) 半導体ｉｃチップ
JPS6022327A (ja) 半導体装置
JPS61180470A (ja) 半導体集積回路装置
JPH05259360A (ja) 樹脂封止型半導体装置
JPH06120426A (ja) 半導体集積回路
KR0135672B1 (ko) 반도체 패키지용 리드프레임
JPH06140564A (ja) 静電保護チップを具えた半導体装置
JP2949951B2 (ja) 半導体装置