DE3942843A1 - Verkapselte monolithisch integrierte schaltung - Google Patents

Verkapselte monolithisch integrierte schaltung

Info

Publication number
DE3942843A1
DE3942843A1 DE3942843A DE3942843A DE3942843A1 DE 3942843 A1 DE3942843 A1 DE 3942843A1 DE 3942843 A DE3942843 A DE 3942843A DE 3942843 A DE3942843 A DE 3942843A DE 3942843 A1 DE3942843 A1 DE 3942843A1
Authority
DE
Germany
Prior art keywords
chip
lead frame
platform
integrated circuit
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3942843A
Other languages
English (en)
Inventor
Ulrich Dr Ing Theus
Martin Dipl Ing Bayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE3942843A priority Critical patent/DE3942843A1/de
Publication of DE3942843A1 publication Critical patent/DE3942843A1/de
Priority to FI913486A priority patent/FI109057B/fi
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft eine monolithische integrierte Schaltung nach dem Oberbegriff des Anspruchs 1.
Wie bei anderen verkapselten Halbleiterbauelementen so ist auch bei einer integrierten Schaltung bekanntlich der eigentliche Halbleiterkörper, der Chip, auf einer Trägerfläche, der Plattform, eines Leiterrahmens (lead frame) mittels eines Leitklebers oder eines Lots befestigt. Der Leiterrahmen, der zunächst Teil eines Leiterbandes ist, weist neben der Plattform je nach Zahl der benötigten Anschlüsse entsprechende Anschlußfinger auf, die mit den Kontaktflächen der integrierten Schaltung durch z. B. Drahtbonden verbunden werden. Die im Verbund des Leiterbandes vorliegenden Einzelelemente sind zunächst zusammenhängend aus Metall herausgestanzt und werden erst nach dem Verkapseln zur elektrischen Isolierung der Einzelteile voneinander getrennt. Die Plattform ist dabei in der Regel durch einen oder mehrere Haltefinger an dem äußeren Rahmen fixiert. Die Haltefinger dienen nach der Abtrennung des äußeren Rahmens als Masseanschluß. Eine entsprechende Ausführung zeigt die EP-PS 02 47 775 in ihrer Fig. 3.
Der Masseanschluß des Chips selbst erfolgt über seine leitend an der Plattform befestigte Rückseite, wie dies auch a. a. O. Spalte 4, linker Absatz erläutert wird. Dies bedingt jedoch einen erheblichen Widerstand.
Die Erfindung, wie sie im Anspruch gekennzeichnet ist, löst somit die Aufgabe, einen verbesserten und vereinfachten Masseanschluß für das Halbleiterchip einer integrierten Schaltung anzugeben.
Der Schaltungsaufbau nach der Erfindung weist den Vorteil auf, daß nur kleine Leitungswiderstände für die Versorgungsspannung auftreten und Spikes auf der Versorgungsleitung minimiert werden. Durch die so gut wie keine zusätzlichen Kosten verursachenden Bonddrähte, müssen die vss-Leitungen auf dem IC nicht verbreitert werden, so daß Chipfläche gespart wird. Außerdem reduzieren sich die Spannungsabfälle der Bonddrähte, der gesamte Verlust auf der vss-Leitung wird geringerer und damit erhöht sich der Störabstand auf den Leitungen selbst.
Die Erfindung wird nachstehend anhand der Figur eines Ausführungsbeispiels näher erläutert.
Die Figur zeigt die nicht maßstabgerechte Draufsicht auf einen Ausschnitt eines Leiterrahmens vor der Verkapselung, auf dessen Plattform a ein Halbleiterchip g z. B. mittels eines Leitklebers befestigt ist. Bonddrähte d verbinden die einzelnen Kontaktflecken auf dem Halbleiterchip g mit den nach außenführenden Anschlußfingern c. Im vorliegenden Fall handelt es sich um ein Gehäuse mit 44 Anschlüssen. Von den vier Eckpunkten der rechteckigen Plattform a führen jeweils Masseanschlußfinger b nach außen. Sie sind über zusätzliche Bonddrähte f mit entsprechenden Kontaktflächen e auf der Versorgungsleitung des Halbleiterchips verbunden.
Alternativ können von der Plattform a zusätzliche Bonddrähte f zu den entsprechenden Kontaktflächen e führen.
Die Masseanschlüsse der Plattform befinden sich im Ausführungsbeispiel an den vier Ecken, sie können aber auch jeweils an einer der vier Seitenkanten angebracht sein.

Claims (1)

  1. Verkapselte monolithisch integrierte Schaltung mit einem auf der Plattform (a) eines Leiterrahmen befestigten Halbleiterchip (g), dessen Kontaktbereiche über Bonddrähte (d) mit den aus der Umhüllung herausführenden Kontaktfingern (c) des Leiterrahmens verbunden sind, wobei die Plattform (a) über vier in den Ecken angeordnete Haltefinger (b) gehaltert und an Masse gelegt ist, dadurch gekennzeichnet, daß von den Haltefingern (b) und/oder der Plattform (a) Bonddrähte (f) zu entsprechenden Kontaktflächen (e) auf der Versorgungsleitung des Halbleiterchips (g) führen.
DE3942843A 1989-01-20 1989-12-23 Verkapselte monolithisch integrierte schaltung Withdrawn DE3942843A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE3942843A DE3942843A1 (de) 1989-12-23 1989-12-23 Verkapselte monolithisch integrierte schaltung
FI913486A FI109057B (fi) 1989-01-20 1991-07-19 Optinen tunnustelulaite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3942843A DE3942843A1 (de) 1989-12-23 1989-12-23 Verkapselte monolithisch integrierte schaltung

Publications (1)

Publication Number Publication Date
DE3942843A1 true DE3942843A1 (de) 1991-06-27

Family

ID=6396359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3942843A Withdrawn DE3942843A1 (de) 1989-01-20 1989-12-23 Verkapselte monolithisch integrierte schaltung

Country Status (1)

Country Link
DE (1) DE3942843A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0758798A2 (de) * 1995-08-14 1997-02-19 Samsung Electronics Co., Ltd. Halbleiteranordnung mit verbesserten elektrischen Eigenschaften

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614134B2 (de) * 1966-03-16 1980-02-21 Motorola, Inc., Schaumburg, Ill. (V.St.A.) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
DE3805130A1 (de) * 1987-02-20 1988-09-01 Mitsubishi Electric Corp Gehaeuse fuer eine halbleiteranordnung
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614134B2 (de) * 1966-03-16 1980-02-21 Motorola, Inc., Schaumburg, Ill. (V.St.A.) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
DE3805130A1 (de) * 1987-02-20 1988-09-01 Mitsubishi Electric Corp Gehaeuse fuer eine halbleiteranordnung
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0758798A2 (de) * 1995-08-14 1997-02-19 Samsung Electronics Co., Ltd. Halbleiteranordnung mit verbesserten elektrischen Eigenschaften
EP0758798A3 (de) * 1995-08-14 1998-11-11 Samsung Electronics Co., Ltd. Halbleiteranordnung mit verbesserten elektrischen Eigenschaften
US5898225A (en) * 1995-08-14 1999-04-27 Samsung Electronics Co., Ltd. Lead frame bonding power distribution systems
US6015723A (en) * 1995-08-14 2000-01-18 Samsung Electronics Co., Ltd. Lead frame bonding distribution methods

Similar Documents

Publication Publication Date Title
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE19709295B4 (de) Halbleiterbaugruppe
DE69127587T2 (de) In Kunststoff eingeformte Halbleiteranordnung
DE60130142T2 (de) Implantierbare medizinische elektronik unter verwendung von flipchipartigen hochspannungsbauteilen
DE3428881C2 (de) Verfahren zum Erden des Montageträgers eines integrierten Schaltkreises
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10147955A1 (de) Halbleitervorrichtung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102007002707A1 (de) System-in Package-Modul
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
EP0750344B1 (de) Leistungs-Halbleitermodul mit Anschlussstiften
DE69034069T2 (de) Verfahren zur Verpackung einer Halbleitervorrichtung
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE19716342A1 (de) Verfahren zur Herstellung einer Chipkarte
DE3942843A1 (de) Verkapselte monolithisch integrierte schaltung
DE3877550T2 (de) Verfahren zum befestigen eines elektronischen bausteins und seiner kontakte auf einen traeger.
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
DE10102354C1 (de) Halbleiter-Bauelement mit ESD-Schutz
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE4410212A1 (de) Elektronische Baugruppe
DE69125313T2 (de) Elektronisches Bauteil, das einen Leiterrahmen mit eingebautem Kondensator enthält
EP0576708A1 (de) Integrierter Schaltkreis mit Leiterrahmen
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal