KR20130108145A - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20130108145A
KR20130108145A KR20130029716A KR20130029716A KR20130108145A KR 20130108145 A KR20130108145 A KR 20130108145A KR 20130029716 A KR20130029716 A KR 20130029716A KR 20130029716 A KR20130029716 A KR 20130029716A KR 20130108145 A KR20130108145 A KR 20130108145A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
die pad
terminal
semiconductor substrate
Prior art date
Application number
KR20130029716A
Other languages
English (en)
Other versions
KR101970364B1 (ko
Inventor
히로후미 하라다
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20130108145A publication Critical patent/KR20130108145A/ko
Application granted granted Critical
Publication of KR101970364B1 publication Critical patent/KR101970364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

핀 배치 구성을 유연성있게 결정할 수 있는 반도체 집적 회로 장치를 제공하는 것으로서, 반도체 집적 회로를 절연 페이스트로 다이 패드에 접착하고, 다이패드는 반도체 집적 회로 표면의 Al 패드로부터 본딩 와이어로 전위 고정한다. 이 때 반도체 기판이 P형이면, 다이 패드는 반도체 집적 회로 동작 상의 최저 전위가 되는 단자 이외의 단자가 되도록 한다.

Description

반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로의 실장 형태에 관한 것이다.
반도체 집적 회로를 제작하는데 있어 이용되는 반도체 기판에는 용도에 따라서 다양한 것이 있는데, 대부분은 인을 비롯한 N형 불순물을 포함하는 N형 반도체 기판 혹은 붕소 등의 P형 불순물을 포함하는 P형 반도체 기판이다.
CMOS 회로를 포함하는 반도체 집적 회로를 제작하는 경우, N형 반도체 기판을 사용할 경우에는, 도 4(1)과 같은 구성으로 한다. 즉 N형 반도체 기판(2)에 P형 웰 영역(6)을 설치하고, 이 P형 영역 내에 N채널형 MOS 트랜지스터(이하 NMOS로 칭한다)(102), 그 이외의 N형 반도체 기판 상에 P채널형 MOS 트랜지스터(이하 PMOS로 칭한다)(101)를 집적하고 이들을 금속 배선으로 결선(結線)하여 회로를 구성한다. 이 때 이 P형 웰 영역 및 N형 반도체 기판을 확실하게 분리·절연하기 위해서, P형 웰 영역을 반도체 집적 회로 내의 최저 전위(이하 VSS 전위로 칭한다)로 하고, N형 반도체 기판을 반도체 집적 회로 내의 최고 전위(이하 VDD 전위로 칭한다)가 되도록 전위 고정하여, N형 반도체 기판과 P형 웰 영역에 있어서 순방향 전류가 흐르는 것을 막고 있다.
구체적으로는, N형 반도체 기판 상에 전위 도통시키기 위한 N형 고농도 확산 영역(13)을 설치하고, PMOS의 소스 단자(4)를 비롯해, 회로 내에서 VDD 전위가 되는 모든 단자와 접속한다. 마찬가지로, P형 웰 영역에 P형 고농도 확산 영역(12)을 설치하고, NMOS의 소스 단자(5)를 비롯해, 회로 내에서 VSS 전위가 되는 모든 단자와 접속한다.
한편 P형 반도체 기판 상에 반도체 소자를 집적한 경우는 도 4(2)와 같이, P형 반도체 기판(1)과 전위 도통시키기 위한 P형 고농도 확산 영역(12)을 설치하고, NMOS의 소스 단자(5)를 비롯해, 회로 내에서 VSS 전위가 되는 모든 단자와 접속한다. 마찬가지로, N형 웰 영역(7)에 N형 고농도 확산 영역(13)을 설치하고, PMOS 의 소스 단자(4)를 비롯해, 회로 내에서 VDD 전위가 되는 모든 단자와 접속한다.
상기와 같이 구성한 경우, N형 반도체 기판을 이용한 반도체 집적 회로는 반도체 기판 표면의 소자 형성 영역을 제외한 반도체 기판 내부·저면·측면의 N형 영역 전체가 VDD 전위로 되고, P형 반도체 기판을 이용한 반도체 집적 회로는 반도체 기판 표면의 소자 형성 영역을 제외한 반도체 기판 내부·저면·측면의 P형 영역 전체가 VSS 전위로 된다. 이 때문에 다이싱 공정 등을 거쳐 칩을 개별 조각화한 경우, 반도체 기판 표면 이외의 부분에서 VDD 전위 혹은 VSS 전위로 되는 반도체 기판이 노출되게 된다.
이 N형 반도체 기판/P형 반도체 기판은 다양한 이유로 구분하여 사용되고, 예를 들면 탑재하는 트랜지스터 등의 소자의 성능이나 회로적인 요청, 나아가 반도체 집적 회로 장치를 탑재하는 모듈 기판, 모듈 회로의 구성 상의 특징 등에 의존한다.
하나의 예로서, 회로 동작의 제약 상, 반도체 집적 회로 내의 특정 MOS 트랜지스터의 백 바이어스를 컨트롤하는 경우가 상정된다. 예를 들면 NMOS의 백 바이어스를 회로적으로 컨트롤하는 경우, 도 4(1)에 있어서 특정 NMOS(102)의 P형 웰 영역(6) 내의 P형 고농도 확산 영역(12)과 NMOS의 소스 단자(5)의 결선을 해제하고, P형 고농도 확산 영역에 통하는 배선을 백 바이어스 컨트롤용의 회로에 접속함으로써 실현될 수 있다. 이와 같이 N형 반도체 기판의 경우는, NMOS를 탑재하는 P형 웰 영역을 독립으로 분할 형성하는 것이 가능하므로, 특정의 P형 웰 영역의 전위를 변화시켜 NMOS의 백 바이어스를 컨트롤하는 것이 가능해진다.
그런데, 도 4(2)와 같이 P형 반도체 기판을 사용하는 경우, NMOS를 탑재하는 P형 영역이 모두 연결되어 있어 동일 전위로 되기 때문에, 특정 NMOS의 백 바이어스를 컨트롤하는 것이 불가능하다. 이러한 회로적인 요청이 있으면, N형 반도체 기판을 선택하게 된다.
도 2는 이러한 N형 반도체 기판을 사용한 반도체 집적 회로를, 다이싱 공정 등을 거쳐 개별 조각화하여, 패키지에 실장한 모습을 나타내고 있다. 도 2(1)에서는 개별 조각화한 반도체 집적 회로 칩을, 성형된 금속제의 리드 프레임 내의 다이 패드(9)에 접착용 페이스트(8)로 접착하고, 그 후에 형성하는 본딩 와이어(10)를 통하여 반도체 집적 회로 상에 형성하고 있는 금속의 패드와 다이 패드를 전기적으로 접속시키고 있다. 도 2(2)에 예시되어 있는 바와같이, 반도체 집적 회로 칩은 통상 복수의 전기적 접속용 패드를 가지고 있고, 리드 프레임측도 각각 그 패드에 대응한 리드(단자)를 준비하여 각각 본딩 와이어로 접속한다.
이 때 통상 접착용 페이스트에는 반도체 집적 회로 칩 하의 다이 패드와, 노출되어 있는 반도체 기판의 전기적인 접속을 얻기 위해서 은 페이스트를 이용하고 있다. 이 예에서는 반도체 집적 회로 칩은 N형 반도체 기판을 이용하고 있으므로 N형 반도체 기판과 은 페이스트를 통하여 접착하는 다이 패드는 그대로 VDD 단자로 하고, 도 2(2)와 같이 반도체 집적 회로 칩 표면에 형성하는 VDD 패드(103)와 본딩 와이어를 통하여 접속하는 구성을 취한다.
반도체 집적 회로 칩을 다이패드에 접착하여 본딩 와이어로 도통시키는 방법은, 예를 들면 특허 문헌 1에 개시되어 있다.
일본국 특허공개 평 5－160333호 공보
그러나, 반도체 기판의 극성을 바꾼 경우, 종래의 실장 방법에는 이하와 같은 과제가 있었다.
반도체 집적 회로 장치의 라인 업 버라이어티를 늘려 갈 때, 기존 반도체 집적 회로 장치가 실장되어 있는 모듈을 변경하지 않고 반도체 집적 회로 장치만 새로운 성능의 것으로 바꿔 붙여야하는 제약이 있는 경우, 기존 모듈의 단자와 반도체 집적 회로 장치의 다이 패드에 연결되는 단자의 속성을 일치(핀 호환화)시킬 필요가 생긴다. 그 경우, 가장 핀 호환화를 저해하는 요인이 반도체 기판의 극성의 차이이다.
예를 들면 N형 반도체 기판을 이용한 예인 도 2(2)에서 이용하고 있는 다이 패드에는 P형 반도체 기판을 이용하여 제작한 동일한 기능을 가지는 반도체 집적 회로 칩을 탑재할 수는 없다. 왜냐하면 도 3에 나타내는 바와같이 P형 반도체 기판의 전위는 VSS 전위로 설정하므로, 은 페이스트를 통하여 접속하는 다이 패드도 그대로 VSS 단자로 되고, 도 2(2)에 있어서의 VDD 단자는 도 3(2)의 예에서는 VSS 단자로 바꾸지 않을 수 없다. 이 때문에 동일한 다이 패드를 사용하기 위해서는 N형 반도체 기판을 예정된 회로 설계를 행할 필요가 있는데, 회로적인 요청에 의해 그것이 불가능한 경우가 있어, 설계 유연성을 현저하게 저해한다.
가장 확실한 방법은, 반도체 집적 회로 장치에 설계 변경을 가하지 않고, 기존 모듈의 핀 배치 구성에 맞춘 새로운 다이 패드를, 탑재하는 모듈 기판마다 설계·제조하는 방법을 들 수 있는데, 이는 신규 다이 패드 제작을 위한 비용과 개시·확인 기간이 필요한 것이나 양산 효과면에서도 비용 증가로 연결된다는 디메리트가 있다.
이 때문에, 기존 모듈 기판의 핀 속성에 상관없이 반도체 집적 회로 칩을 설계할 수 있고, 또한 용이하게 실장 공정으로 핀 호환화를 실현할 수 있는 방법이 요망된다.
상기 과제를 해결하기 위해서 본 발명에서는 이하의 수단을 이용했다.
우선, P형의 반도체 기판을 가지는 반도체 집적 회로와, 상기 반도체 집적 회로를 탑재하는 금속의 다이 패드와, 상기 반도체 집적 회로와 상기 다이 패드를 접착하는 1×1012Ω·㎝ 이상의 체적 저항률을 가지는 절연성 페이스트로 이루어지고, 상기 다이 패드가, 반도체 집적 회로 동작 상의 최저 전위가 되는 단자 이외의 단자로 되어 있는 것을 특징으로 하는 반도체 집적 회로 장치로 했다.
또한, 상기 반도체 집적 회로 동작 상의 최저 전위가 되는 단자 이외의 단자가, 반도체 집적 회로 동작 상의 최고 전위가 되는 단자인 것을 특징으로 하는 반도체 집적 회로 장치로 했다.
또한, N형의 반도체 기판을 가지는 반도체 집적 회로와, 상기 반도체 집적 회로를 탑재하는 금속의 다이 패드와, 상기 반도체 집적 회로와 상기 다이 패드를 접착하는 1×1012Ω·㎝ 이상의 체적 저항률을 가지는 절연성 페이스트로 이루어지고, 상기 다이 패드가, 반도체 집적 회로 동작 상의 최고 전위가 되는 단자 이외의 단자로 되어 있는 것을 특징으로 하는 반도체 집적 회로 장치로 했다.
또한, 상기 반도체 집적 회로 동작 상의 최고 전위가 되는 단자 이외의 단자가, 반도체 집적 회로 동작 상의 최저 전위가 되는 단자인 것을 특징으로 하는 반도체 집적 회로 장치로 했다.
본 발명에 의하면, 반도체 기판의 P, N 극성에 상관없이 동일 다이 패드를 채용할 수 있는 반도체 집적 회로 장치의 실장 방법을 제공할 수 있다.
도 1(1)은 본 발명의 제1의 실시예의 반도체 집적 회로 장치를 포함하는 모식 단면도이다. 도 1(2)는 본 발명의 제1의 실시예의 반도체 집적 회로 장치를 포함하는 평면도이다.
도 2(1)은 종래의 반도체 집적 회로 장치를 포함하는 모식 단면도이다. 도 2(2)는 종래의 반도체 집적 회로 장치의 평면도이다.
도 3(1)은 종래의 다른 반도체 집적 회로 장치를 포함하는 모식 단면도이다. 도 3(2)는 종래의 다른 반도체 집적 회로 장치의 평면도이다.
도 4(1)은 P 반도체 기판 상에 구성된 CMOS 회로를 포함하는 모식 단면도이다. 도 4(2)는 N 반도체 기판 상에 구성된 CMOS 회로를 포함하는 모식 단면도이다.
이하에 본 발명의 실시의 형태를 도면에 의거하여 설명한다. 도 1(1), (2)는, 본 발명의 실장 방법을 채용한 반도체 집적 회로 장치의 단면도 및 평면도이다.
도 1에 있어서는, P형 반도체 기판(1)을 이용한 반도체 집적 회로 칩을, 접착용 페이스트(8)를 통하여 다이 패드(9)에 접착하고 있다. 여기서 접착용 페이스트는 1×1012Ω·㎝ 이상의 저항률을 가지는 절연 페이스트를 이용하고 있다. 이 때문에 P 반도체 기판과 그 아래의 다이 패드는 전기적인 절연이 이루어져, 각각의 전위가 달라도 전류가 흐르지 않는다.
또한 이 P형 반도체 기판을 접착한 다이 패드(9)에는 본딩 와이어(10)를 통하여 반도체 집적 회로의 최대 전위인 VDD 단자(103)와 도통하는 구성을 취하고 있다. 이 VDD 단자는, 도시는 하지 않지만, 금속 배선과 N형 고농도 확산 영역을 통하여 N형 웰 영역(7)(도 4(2))에 접속되어 있다. 한편, VSS 단자(104)는 다른 단자에 본딩 와이어를 통하여 도통하는 구성을 취하고 있고, 회로 상의 최저 전위가 되는 P형 웰 영역(6)이나 최저 전위가 되는 다른 소자 단자와 접속되어 있다.
이 반도체 집적 회로 칩 및 본딩 와이어는 몰드 수지(11)에 둘러싸여, 외계의 환경으로부터 보호되고 있다. 한편, 복수의 리드의 일단은 도 1(2)와 같이 몰드 수지로부터 외부로 노출되어, 다른 회로 기판과 접속할 수 있도록 되어 있다.
이 단자 구성은 도 2에 있어서의 N형 반도체 기판을 사용한 반도체 집적 회로 장치와 동일한 단자 구성으로 되어 있고, 핀 호환화가 확보되어 있는 것을 알 수 있다. 그 이유는 상술과 같이, P형 반도체 기판을 사용하고 있음에도 불구하고, 절연성 페이스트로 다이 패드에 접착되어 있으므로 이 다이 패드의 전위를 상방의 반도체 집적 회로 칩의 기판에 상관없이 자유롭게 설정할 수 있기 때문이며, 종래예에서는 VSS 단자로 될것을 VDD 단자로 하는 것이 가능해진다.
도 1, 도 2의 예에서는 VDD 단자, VSS 단자의 취급의 자유도에 대하여 기술했는데, 본 발명에서는 반도체 집적 회로 칩을 재치하는 다이 패드의 전위를 독립적으로 설정할 수 있으므로, VDD 단자, VSS 단자 이외의 단자, 예를 들면 출력 전압 단자, ON/OFF 스위치 단자 등 모든 단자에 대응 가능한 것은 말할 것도 없고, 폭이 넓은 핀 호환성을 실현할 수 있는 것을 알 수 있다.
또한, 지금까지 도 1에 의거하여, P형 반도체 기판에 탑재한 반도체 집적 회로를 예로 설명했는데, 이 기술은 N형 반도체 기판에도 동일하게 적용하는 것은 말할 필요도 없다. 즉, 절연 페이스트를 통하여 반도체 집적 회로를 탑재한 N형 반도체 기판을 다이 패드에 접착한 경우, 이 N형 반도체 기판 하 다이 패드의 전위는 종래 반드시 VDD로 되던 것을 임의의 단자로 설정할 수 있다. 이 때문에, 기존의 P형 반도체 기판을 사용하고 있는 반도체 집적 회로 장치에 대하여 N형 반도체 기판을 사용한 반도체 집적 회로 장치에서 용이하게 핀 호환화를 달성할 수 있다.
또한 N형 반도체 기판을 사용한 반도체 집적 회로 장치에 있어서의 메리트는, N형 반도체 기판을 접착하는 다이 패드의 전위를 저전위로 함으로써, 금속 마이그레이션 현상을 고려할 필요가 없는 것을 들 수 있다.
그런데, 본 발명에서 필수로 되는 절연성 페이스트는 일반적으로 열 전도율이 금속 페이스트에 비해 낮기 때문에, 반도체 집적 회로 칩이 대량의 전류를 취급하는 경우, 그 대전류에 기인하는 발열을 빼앗기기 어렵다는 특징이 있다. 이는 실장 패키지의 허용 손실을 저하시키는 것으로 연결되기 때문에, 고온 환경 하, 대전류 동작에는 적합하지 않다. 이 때문에 본 발명은 열 전도율이 걱정되지 않는 정도의 발열로 수용되는 100μA 이하의 소비 전류를 가지는 반도체 집적 회로에 있어서 바람직한 기술이라고 할 수 있다.
1 : P형 반도체 기판 2 : N형 반도체 기판
4 : PMOS 소스 단자 5 : NMOS 소스 단자
6 : P형 웰 영역 7 : N형 웰 영역
8 : 접착용 페이스트 9 : 다이 패드
10 : 본딩 와이어 11 : 몰드 수지
12 : P형 고농도 확산 영역 13 : N형 고농도 확산 영역
101 : P채널형 MOS 트랜지스터 102 : N채널형 MOS 트랜지스터
103 : VDD 단자 104 : VSS 단자

Claims (5)

  1. P형의 반도체 기판을 가지는 반도체 집적 회로와,
    상기 반도체 집적 회로를 탑재하는 금속의 다이 패드와,
    상기 반도체 집적 회로와 상기 다이 패드를 접착하는 1×1012Ω·cm 이상의 체적 저항률을 가지는 절연성 페이스트로 이루어지고,
    상기 다이 패드가, 반도체 집적 회로 동작 상의 최저 전위가 되는 단자 이외의 단자로 되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 청구항 1에 있어서,
    상기 반도체 집적 회로 동작 상의 최저 전위가 되는 단자 이외의 단자가, 반도체 집적 회로 동작 상의 최고 전위가 되는 단자인 것을 특징으로 하는 반도체 집적 회로 장치.
  3. N형의 반도체 기판을 가지는 반도체 집적 회로와,
    상기 반도체 집적 회로를 탑재하는 금속의 다이 패드와,
    상기 반도체 집적 회로와 상기 다이 패드를 접착하는 1×1012Ω·cm 이상의 체적 저항률을 가지는 절연성 페이스트로 이루어지고,
    상기 다이 패드가, 반도체 집적 회로 동작 상의 최고 전위가 되는 단자 이외의 단자로 되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 청구항 3에 있어서,
    상기 반도체 집적 회로 동작 상의 최고 전위가 되는 단자 이외의 단자가, 반도체 집적 회로 동작 상의 최저 전위가 되는 단자인 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 반도체 집적 회로의 소비 전류가 100μA 이하인 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020130029716A 2012-03-23 2013-03-20 반도체 집적 회로 장치 KR101970364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-068014 2012-03-23
JP2012068014A JP5856883B2 (ja) 2012-03-23 2012-03-23 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20130108145A true KR20130108145A (ko) 2013-10-02
KR101970364B1 KR101970364B1 (ko) 2019-04-18

Family

ID=49211054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029716A KR101970364B1 (ko) 2012-03-23 2013-03-20 반도체 집적 회로 장치

Country Status (4)

Country Link
US (1) US9136145B2 (ko)
JP (1) JP5856883B2 (ko)
KR (1) KR101970364B1 (ko)
TW (1) TWI576975B (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160333A (ja) 1991-12-05 1993-06-25 Sharp Corp 半導体集積回路装置
JPH09120974A (ja) * 1995-08-14 1997-05-06 Samsung Electron Co Ltd 半導体装置
JP2002270758A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2004102345A (ja) * 2002-09-04 2004-04-02 Sharp Corp 安定化電源装置及びそれを備える電子機器
JP2010229346A (ja) * 2009-03-27 2010-10-14 Asahi Kasei Chemicals Corp 絶縁性樹脂組成物、それを用いた半導体装置及び絶縁性樹脂組成物の製造方法
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法
US7985991B2 (en) * 1999-01-28 2011-07-26 Renesas Electronics Corporation MOSFET package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US20100122904A1 (en) * 2008-11-17 2010-05-20 Board Of Regents, The University Of Texas System Incorporating cmos integrated circuits in the design of affinity-based biosensor systems
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160333A (ja) 1991-12-05 1993-06-25 Sharp Corp 半導体集積回路装置
JPH09120974A (ja) * 1995-08-14 1997-05-06 Samsung Electron Co Ltd 半導体装置
US5898225A (en) * 1995-08-14 1999-04-27 Samsung Electronics Co., Ltd. Lead frame bonding power distribution systems
US7985991B2 (en) * 1999-01-28 2011-07-26 Renesas Electronics Corporation MOSFET package
JP2002270758A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2004102345A (ja) * 2002-09-04 2004-04-02 Sharp Corp 安定化電源装置及びそれを備える電子機器
JP2010229346A (ja) * 2009-03-27 2010-10-14 Asahi Kasei Chemicals Corp 絶縁性樹脂組成物、それを用いた半導体装置及び絶縁性樹脂組成物の製造方法
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5856883B2 (ja) 2016-02-10
JP2013201228A (ja) 2013-10-03
TW201349417A (zh) 2013-12-01
TWI576975B (zh) 2017-04-01
US20130249119A1 (en) 2013-09-26
KR101970364B1 (ko) 2019-04-18
US9136145B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
US10698021B2 (en) Device including a compound semiconductor chip
US11596077B2 (en) Method for producing a semiconductor module arrangement
US10074593B2 (en) Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
CN104170087A (zh) 半导体装置
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
KR102350735B1 (ko) 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로
CN105027276A (zh) 半导体装置
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
US8963303B2 (en) Power electronic device
JP2005142189A (ja) 半導体装置
US9655265B2 (en) Electronic module
US11315850B2 (en) Semiconductor device
JP2016035966A (ja) 半導体集積回路装置
US10950509B2 (en) Semiconductor device with integrated shunt resistor
KR101970364B1 (ko) 반도체 집적 회로 장치
JP2011199039A (ja) 半導体装置
JP2019145641A (ja) 半導体装置
US20230307430A1 (en) Semiconductor device
US9595487B2 (en) Circuit arrangement and method for manufacturing the same
JP6500766B2 (ja) 半導体装置
JP2009141083A (ja) 半導体装置
JP2023075744A (ja) 半導体装置
CN116093057A (zh) 半导体器件、半导体芯片及其制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right