KR102350735B1 - 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로 - Google Patents

2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로 Download PDF

Info

Publication number
KR102350735B1
KR102350735B1 KR1020197016779A KR20197016779A KR102350735B1 KR 102350735 B1 KR102350735 B1 KR 102350735B1 KR 1020197016779 A KR1020197016779 A KR 1020197016779A KR 20197016779 A KR20197016779 A KR 20197016779A KR 102350735 B1 KR102350735 B1 KR 102350735B1
Authority
KR
South Korea
Prior art keywords
contact pad
chip
integrated circuit
gate
terminal
Prior art date
Application number
KR1020197016779A
Other languages
English (en)
Other versions
KR20190082892A (ko
Inventor
베르데 도메니코 로
로랑 기요
파브리스 레테트르
Original Assignee
엑사간
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑사간 filed Critical 엑사간
Publication of KR20190082892A publication Critical patent/KR20190082892A/ko
Application granted granted Critical
Publication of KR102350735B1 publication Critical patent/KR102350735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은, 고전압 공핍-모드 트랜지스터를 포함하는 제1 칩(30) 및 인핸스먼트-모드 디바이스를 포함하는 제2 칩(40)을 포함하는 집적 회로(100)에 관한 것이며, 제1 칩(30) 및 제2 칩(40)은 각각, 이들의 전방 면 상에 제1 및 제2 게이트 접촉 패드들(31, 41), 제1 및 제2 소스 접촉 패드들(32, 42), 및 제1 및 제2 드레인 접촉 패드들(33, 43)를 포함한다. 집적 회로(100)는: ● 제1 칩(30) 및 제2 칩(40)이 이들의 각각의 전방 면들(34, 44)에서 서로 접합되어 스택(50)을 형성하고, 제1 칩(30)의 영역은, 제1 칩(30)의 전방 면(34)의 주변 부분이 제2 칩(40)에 의해 마스킹되지 않도록, 제2 칩(40)의 영역보다 더 크고; ● 제1 칩(30)이 적어도 하나의 부가 접촉 패드(331)를 포함하며, 그 적어도 하나의 부가 접촉 패드(331)는 제1 칩(30)의 전방 면(34) 상에 배치되고, 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연되고, 제2 게이트 접촉 패드(41)와 접촉하고; ● 제1 게이트 접촉 패드(31)가 제2 소스 접촉 패드(42)와 접촉하고, 그리고/또는 제1 소스 접촉 패드(32)가 제2 드레인 접촉 패드(43)와 접촉하며; ● 제1 게이트 접촉 패드(31) 및 부가 접촉 패드(331)가 제1 칩(30)의 주변 부분으로 적어도 부분적으로 연장되는 점에서 주목할 만하다.

Description

2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로
본 발명은 고전압 공핍-모드 트랜지스터를 포함하는 칩 상의 인핸스먼트 모드 트랜지스터(enhancement mode transistor)를 포함하는 칩의 스택(stack)을 포함하는 집적 회로(integrated circuit)에 관한 것이며, 양 칩들은 직렬로 연결된다.
III-N 반도체 재료들로 제조된 HEMT 트랜지스터들(고 전자 이동도 트랜지스터들)은 통상적으로 “노멀 상태 온”이며, 즉, 이들은 음의 임계 전압을 갖고, 0V의 게이트 전압으로 전류를 전도할 수 있다. 음의 임계 전압들을 갖는 이들 컴포넌트들은 공핍 모드(또는 “D-모드”) 컴포넌트들이라고 호칭된다.
전력 전자기기 애플리케이션들의 경우, 소위 “노멀 상태 오프” 컴포넌트들을 갖는 것, 즉, 양의 임계 전압을 갖는 것이 바람직하며, 그에 따라, 이는 게이트 전압이 0V일 때 전류를 전도할 수 없다. 현재, 이들 컴포넌트들은 인핸스먼트 모드(“E-모드”) 컴포넌트들이라고 호칭된다.
III-N 반도체 재료들 상의 고전압 E-모드 컴포넌트들의 제조는 복잡하다. 심플 고전압 E-모드 컴포넌트에 대한 대안은, 고전압 D-모드 컴포넌트를 E-모드의, 예컨대 저전압 컴포넌트와 조합하는 것이다. 유리하게는, 고전압 트랜지스터는 III-N 반도체 재료들로 제조된 HEMT 트랜지스터이고, 저전압 트랜지스터는 실리콘으로 제조된 MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)이다.
예컨대, 도 1에 도시된 바와 같이, 각각 D-모드 HEMT 및 MOSFET 컴포넌트들을 포함하는 칩들(1, 2)이 커플링되어 캐스코드-타입 집적 회로(3)를 형성할 수 있으며: E-모드 MOSFET 칩(2)의 트레인(2a) 및 소스(2b)는 각각, HEMT D-모드 칩(1)의 소스(1b) 및 게이트(1c)에 연결되고; 이러한 전기 연결은, 일반적으로는 게이트(1c, 2c)의 상이한 접촉 패드들 사이의 와이어 본딩(5)에 의해, 2개의 전자 칩들(1, 2)을 포함하는 집적 회로(3)의 하우징(4)에 제공되고, 칩들(1, 2) 각각 상에서 소스(1b, 2b) 및 드레인(1a, 2a)이 액세스 가능(accessible)하다. 집적 캐스코드 회로(3)에서, MOSFET 칩(2)의 게이트(2c)는 집적 회로(3)의 온 모드 또는 오프 모드의 세팅을 제어한다.
MOSFET 칩(2)의 게이트 접촉 패드(2c)는 집적 회로(3)의 하우징(4)에서 게이트 핀(3c)에 연결된다. MOSFET 칩(2)의 소스 접촉 패드(2b)는 하우징(4)에서 소스 핀(3b)에 연결된다. 결과적으로, HEMT 칩(1)의 드레인 접촉 패드는, 여전히 하우징(4)에서, 드레인 핀(3a)에 연결된다. 일반적으로, 칩들의 접촉 패드들과 핀들 사이의 연결들은 와이어 연결(5)에 의해 또는 전기 연결 칩들을 사용하여 제공된다. 3개의 핀들(3a, 3b, 3c)은 하우징(4) 외부의 집적 회로(3)의 전기 연결들을 제공한다.
캐스코드-타입 집적 회로에서, 고속 스위칭이 HEMT 칩의 예상되는 이익들 중 하나이지만, 상이한 컴포넌트들 사이의 상호연결들(와이어 연결들을 포함함)이 스위칭 속도를 제한한다. 실제로, 상호연결들은 각각의 스위칭 동안 상이한 트랜지스터들을 손상시킬 수 있는 기생 과전압들 또는 부족 전압들을 생성한다. 따라서, 기생 전압에서의 이들 편차(excursion)들을 제한하기 위해, 스위칭 에지들(스위칭 속도)을 감소시킬 필요가 있다. 그에 따라, 높은 스위칭 속도들에 액세스하기 위해, 캐스코드 배열에서 상호연결들과 연관된 인덕턴스들 및 기생 저항들을 최소화할 필요가 있다.
게다가, 2개의 칩들이 하우징에서 나란히 있는 사실은 상호연결 기판(예컨대, DBC(Direct bonded copper)의 사용을 요구하며, 하우징의 필요한 측방향 치수들을 증가시킨다.
문헌 제US8847408호는 제2 MOSFET 트랜지스터가 상부에 적층된 제1 III-N 트랜지스터를 포함하는, 상호 연결 기판을 갖지 않는 캐스코드 집적 회로를 제시하며; MOSFET의 드레인 접촉 패드를 포함하는 MOSFET 트랜지스터의 후방 면은, III-N 트랜지스터의 전방 면 상의 III-N 트랜지스터의 소스 접촉 패드 상에 조립된다. 하우징의 필요한 측방향 치수들을 감소시키지만, 그 구성은 일부 단점들을 갖는다. 특히, 게이트 접촉 패드, MOSFET 소스 패드, 및 연관된 핀들 사이의 전기 연결들에 관련된 인덕턴스들 및 기생 저항들이 존재한다.
본 발명의 목적
본 발명의 하나의 목적은 종래 기술의 솔루션들에 대해 대안적인 솔루션을 제공하는 것이다. 본 발명의 목적은 특히, 고전압 공핍-모드 트랜지스터를 포함하는 칩 상의 인핸스먼트 모드 디바이스를 포함하는 칩의 스택을 포함하는 집적 회로를 제안하는 것이며, 여기서, 상호연결들에 연관된 인덕턴스들 및 기생 저항들이 감소된다.
본 발명은, 고전압 공핍-모드 트랜지스터를 갖는 제1 칩 및 인핸스먼트 모드 디바이스를 갖는 제2 칩을 포함하는 집적 회로에 관한 것이며; 제1 칩은 전방 면 상에 제1 게이트 접촉 패드, 제1 소스 접촉 패드, 및 제1 드레인 접촉 패드를 포함하고, 제2 칩은 제2 게이트 접촉 패드, 제2 소스 접촉 패드, 및 제2 드레인 접촉 패드를 포함한다.
기판은 다음과 같은 점에서 주목할 만하다:
● 제1 및 제2 칩들이 이들의 각각의 전방 면들에서 서로 접합되어 스택을 형성하고, 제1 칩의 전방 면의 표면은, 제1 칩의 전방 면의 주변 부분이 제2 칩에 의해 마스킹되지 않도록, 제2 칩의 전방 면의 표면보다 더 크고,
● 제1 칩이 적어도 하나의 부가 접촉 패드를 가지며, 그 적어도 하나의 부가 접촉 패드는 제1 칩의 전방 면 상에 배치되고, 고전압-공핍-모드 트랜지스터로부터 전기적으로 절연되며, 제2 게이트 접촉 패드와 접촉하고,
● 제1 게이트 접촉 패드가 제2 소스 접촉 패드와 접촉하고, 그리고/또는 제1 소스 접촉 패드가 제2 드레인 접촉 패드와 접촉하고,
● 제1 게이트 접촉 패드 및 부가 접촉 패드가 제1 칩의 주변 부분으로 적어도 부분적으로 연장된다.
단독으로 또는 임의의 기술적으로 실현 가능한 조합으로 취해지는, 본 발명의 다른 유리한 그리고 비제한적인 특성들에 따르면:
● 집적 회로는 적어도 3개의 전기 단자들, 즉, 게이트 단자, 소스 단자, 및 드레인 단자를 포함하는 하우징을 포함하며, 하우징에 상기 스택이 배치되고, 소스 단자에 연결된 하우징의 구조적 플레이트 상에 제1 칩의 후방 면이 배치되고;
● 제2 소스 접촉 패드와 접촉하는 제1 게이트 접촉 패드는 제1 칩의 트랜지스터의 활성 구역 위로 연장되고, 제1 칩과 제2 칩 사이의 주 조립 표면을 형성하고;
● 제2 칩의 후방 면 상의 제2 드레인 접촉 패드는, 전기 연결 클립에 의해, 주변 부분에 위치된 제1 소스 접촉 패드에 연결되고;
● 제2 드레인 접촉 패드와 접촉하는 제1 소스 접촉 패드는 제1 칩의 트랜지스터의 활성 구역 위로 연장되고, 제1 칩과 제2 칩 사이의 주 조립 표면을 형성하고;
● 제2 칩의 후방 면 상의 제2 소스 접촉 패드는 전기 연결 클립에 의해 제1 게이트 접촉 패드에 연결되고;
● 제2 드레인 접촉 패드와 접촉하는 제1 소스 접촉 패드는 제1 칩의 트랜지스터의 활성 구역 위로 연장되고, 제1 칩과 제2 칩 사이의 주 조립 표면을 형성하고;
● 제2 칩의 전방 면 상의 제2 소스 접촉 패드는 제1 게이트 접촉 패드와 접촉하고;
● 부가 접촉 패드, 제1 게이트 접촉 패드, 및 제1 드레인 접촉 패드는 각각, 게이트 단자, 소스 단자, 및 드레인 단자에 연결되고;
● 적어도, 제1 게이트 접촉 패드와 소스 단자 사이의 연결, 및 제1 드레인 접촉 패드와 드레인 단자 사이의 연결은 전기 연결 클립들에 의해 제공되고;
● 제1 게이트 접촉 패드와 하우징의 구조적 플레이트 사이의 전기 연결 클립에 의해, 제1 게이트 접촉 패드와 소스 단자 사이의 연결이 제공되며, 소스 단자는 구조적 플레이트에 전기적으로 연결되고;
● 부가 접촉 패드와 게이트 단자 사이의 연결은 와이어 연결 또는 전기 연결 클립에 의해 제공되고;
● 집적 회로는 적어도 4개의 전기 단자들, 즉, 게이트 단자, 소스 단자, 드레인 단자, 및 부가 게이트 단자를 포함하는 하우징을 포함하며, 하우징에는 상기 스택이 배치되고, 소스 단자에 연결된 하우징의 구조적 플레이트 상에 제1 칩의 후방 면이 배치되고;
● 제1 칩은 보충 부가 접촉 패드를 가지며, 그 보충 부가 접촉 패드는 제1 칩의 전방 면 상에 배치되고, 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연되며, 제1 칩의 주변 부분으로 적어도 부분적으로 연장되고;
● 제2 드레인 접촉 패드와 접촉하는 제1 소스 접촉 패드는 제1 칩의 트랜지스터의 활성 구역 위로 연장되고, 제1 칩과 제2 칩 사이의 주 조립 표면을 형성하고;
● 제2 칩의 전방 면 상의 제2 소스 접촉 패드는 보충 부가 접촉 패드와 접촉하고;
● 부가 접촉 패드, 보충 부가 접촉 패드, 제1 드레인 접촉 패드, 및 제1 게이트 접촉 패드는 각각, 게이트 단자, 소스 단자, 드레인 단자, 및 부가 게이트 단자에 연결되고;
● 적어도, 보충 부가 접촉 패드와 소스 단자 사이의 연결, 및 제1 드레인 접촉 패드와 드레인 단자 사이의 연결은 전기 연결 클립들에 의해 이루어지고;
● 보충 부가 접촉 패드와 하우징의 구조적 플레이트 사이의 전기 연결 클립에 의해, 보충 부가 접촉 패드와 소스 단자 사이의 연결이 제공되며, 소스 단자는 구조적 플레이트에 전기적으로 연결되고;
● 부가 접촉 패드와 게이트 단자 사이의 연결, 및 제1 게이트 접촉 패드와 부가 게이트 단자 사이의 연결은 와이어 연결들 또는 전기 연결 클립들에 의해 제공되고;
● 제1 및 제2 칩들은, 접촉 패드들을 서로 대향하게 용접함으로써, 이들의 각각의 전방 면들에서 서로 접합되고;
● 제1 칩의 후방 면은 하우징의 구조적 플레이트 상에 용접에 의해 조립된 전도성 블록을 갖고;
● 제2 칩에 포함된 인핸스먼트 모드 디바이스는 제2 칩의 게이트 접촉 패드에 연결된 게이트 전극을 갖는 인핸스먼트 모드 트랜지스터를 포함하고;
● 제2 칩에 포함된 인핸스먼트 모드 디바이스는 인핸스먼트 모드 트랜지스터 및 제어 컴포넌트를 포함하며, 인핸스먼트 모드 트랜지스터의 게이트 전극은 제어 컴포넌트의 입력에 연결되고, 제어 컴포넌트의 출력은 제2 칩의 게이트 접촉 패드에 연결된다.
본 발명의 다른 특성들 및 이점들은, 첨부 도면들을 참조하여, 하기의 상세한 설명으로부터 나타날 것이다.
도 1은 종래 기술에 따른, 하우징에 통합된 회로를 도시한다.
도 2a 내지 도 2d는 본 발명에 따른 집적 회로의 엘리먼트들을 도시한다.
도 3a 및 도 3b는 각각, 본 발명의 제1 실시예에 따른 집적 회로의 단면도 및 평면도를 도시한다.
도 4a 및 도 4b는 각각, 본 발명의 제2 실시예에 따른 집적 회로의 단면도 및 평면도를 도시한다.
도 5a 및 도 5b는 각각, 본 발명의 제3 실시예에 따른 집적 회로의 단면도 및 평면도를 도시한다.
도 6a 및 도 6b는 각각, 본 발명의 제4 실시예에 따른 집적 회로의 단면도 및 평면도를 도시한다.
설명 부분에서, 도면의 동일한 참조부호들은 동일한 타입의 엘리먼트들에 대해 사용될 수 있다.
도면들은 명확성을 위해, 실척대로 도시되지 않은 개략적인 표현들이다. 특히, Z 축을 따르는 층들의 두께들은 X 및 Y 축들을 따르는 측방향 치수들에 비하여 일정한 비율로 도시된 것이 아니다. 부가하여, 본 발명에 따른 집적 회로 내의 연결들을 더 용이하게 시각화할 수 있게 하기 위해, 일부 경우들에서, 단면도들은 여러 상이한 수직 평면들(도면들의 평면들(y, z))에 포함된 엘리먼트들을 도시할 수 있다.
당연히, 도면들의 개략적인 표현들은, 어떠한 방식으로도, 본 발명에 따른 집적 회로의 엘리먼트들의 구성들 및 포지셔닝을 제한하지 않는다.
본 발명은, 고전압 공핍-모드(D-모드) 트랜지스터를 포함하는 제1 칩(30) 및 인핸스먼트 모드(E-모드) 디바이스를 포함하는 제2 칩(40)을 포함하는 집적 회로(100)에 관한 것이다. 예컨대, 고전압 공핍-모드 트랜지스터는 GaN-계 HEMT 트랜지스터로 구성될 수 있다. 인핸스먼트 모드 디바이스는 실리콘-계 MOS 전계 효과(MOSFET) 트랜지스터로 구성될 수 있으며; 인핸스먼트 모드 디바이스는 또한, 제어 컴포넌트(드라이버)와 커플링된 MOSFET를 포함하는 디바이스로 구성될 수 있다.
제1 칩(30)은, 전방 면(34) 상에, 제1 게이트 접촉 패드(31), 제1 소스 접촉 패드(32), 및 제1 드레인 접촉 패드(33)를 갖는다(도 2a). 제2 칩(40)은 제2 게이트 접촉 패드(41), 제2 소스 접촉 패드(42), 및 제2 드레인 접촉 패드(43)를 갖는다(도 2b). 본 발명의 실시예들에 따르면, 모든 3개의 제2 접촉 패드들(41, 42, 43)이 제2 칩(40)의 전방 면(44) 상에 위치될 수 있거나, 또는 제2 드레인 접촉 패드(43) 또는 소스 접촉 패드(42) 중 하나가 제2 칩(40)의 후방 면(45) 상에 위치될 수 있다.
당업자에게 잘 알려져 있는 바와 같이, 접촉 패드들은 전기 전도성 금속 재료, 이를테면 구리, 알루미늄, 니켈, 또는 임의의 다른 적합한 재료로 제조된다. 특히, 접촉 패드들을 형성하는 금속 재료는 조립 또는 용접에 적합하다. 본 발명에 따르면, 칩의 접촉 패드들은 상이한 형태들: 칩의 전방 면의 표면에 대하여 양각된 블록들, 또는 칩의 전방 면의 표면에 대하여 또한 양각된 비드들(“범프들”)을 취할 수 있다. 제1 칩(30) 및 제2 칩(40)의 각각의 전방 면들(34, 44), 또는 제2 칩(40)의 후방 면(45) 상의 제1 접촉 패드들(31, 32, 33) 및 제2 접촉 패드들(41, 42, 43)의 배열 및 측방향 치수들(평면(x, y))은, 본 발명에 따른 생산 방법들 및 변형들에 따라, 상이할 수 있다.
본 발명에 따른 집적 회로(100)에서, 제1 칩(30)과 제2 칩(40)은 이들의 각각의 전방 면들(34, 44)에서 서로 접합되고, 스택(50)을 형성한다(도 2c). 제1 칩(30)의 전방 면(34)의 표면은, 제1 칩(30)의 전방 면(34)의 주변 부분이 제2 칩(40)에 의해 마스킹되지 않도록, 제2 칩(40)의 전방 면의 표면보다 더 크며: 예컨대, 그 주변 부분은 도 2c에서 (x, y)의 평면도 상에 예시되고, 그 주변 부분은 제2 칩(40)에 대응하는 점선 윤곽 외부의 부분이다. 도 2c 상의 평면도는, 제2 칩의 전방 면(44) 상의 제2 접촉 패드들의 배열의 더 양호한 시각화를 위해, 제2 칩의 전방 면(44)을 상방으로 향하게 하여, 조립되지 않은 제2 칩(40)의 도면을 도시함이 유의되어야 한다. 스택(50)에서, 제2 칩은 제1 칩의 전방 면(34) 쪽으로 제2 칩의 전방 면(44)을 향하도록 뒤집힌다. 제1 칩(30)을 나타내는 평면도 상에서, 뒤집힌 제2 칩(40)이 점선 윤곽으로 예시되며; 제2 칩(40)의 윤곽 상의 삼각형 마크는 스택(50)에서, 전방 면(44) 상에 위치된 제2 접촉 포인트들의 포지셔닝을 이해하는 것을 가능하게 만든다.
이전에 언급된 제1 접촉 패드들(31, 32, 33)에 부가하여, 제1 칩(30)은 제1 칩(30)의 전방 면(34) 상에 배치된 적어도 하나의 부가 접촉 패드(331)를 갖는다. 부가 접촉 패드(331)는 제1 칩(30)의 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연된다. 다른 접촉 패드들과 마찬가지로, 그 부가 접촉 패드(331)는 다른 대향 접촉 패드에 조립 또는 용접될 수 있는 전기 전도성 금속 재료로 제조된다.
특히, 본 발명에 따르면, 부가 접촉 패드(331)는 제2 게이트 접촉 패드(41)와 접촉한다. 부가 패드(331)와 제2 게이트 접촉 패드(41)를 접촉시키기 위한 조립은, 서로 대향하는 접촉 패드들을 구성하는 재료들 사이에서, 금속 본딩 방법, 예컨대 열-압착 또는 용접, 또는 브레이징 방법에 의해 수행될 수 있다. 이는, 특히 와이어 연결들과 비교하여, 상당히 감소된 전도 경로로, 부가 패드(331)와 제2 게이트 접촉 패드(41) 사이에 양호한 품질의 전기 접촉을 획득하는 것을 가능하게 만든다.
본 발명에 따르면, 부가 접촉 패드(331)는 제1 칩(30)의 주변 부분 내로 적어도 부분적으로 연장된다. 당연히, 그 부가 접촉 패드(331)는 또한, 제2 칩(40)에 의해 가려질 부분 내로 연장되고, 그에 따라, 그 부가 접촉 패드(331)는 스택(50)에서 제2 칩(40)의 제2 게이트 접촉 패드(41)와 대향하게 된다.
본 발명에 따르면, 제1 게이트 접촉 패드(31)가 또한, 제1 칩(30)의 주변 부분 내로 적어도 부분적으로 연장된다.
아래에서 상세히 설명되는 실시예들 및 변형들에 따르면, 제1 칩(30) 및 제2 칩(40)의 전방 면들(34, 44)의 조립은 제2 소스 접촉 패드(42)와 제1 게이트 접촉 패드(31)의 접촉을 발생시킬 수 있거나, 또는 제2 드레인 접촉 패드(43)와 제1 소스 접촉 패드(32)의 접촉을 발생시킬 수 있거나, 또는 2개의 위에서 언급된 접촉들을 발생시킬 수 있다.
유리하게, 집적 회로(100)는 하우징(10)을 포함하며, 그 하우징(10)의 절연 부분(15)은 집적 회로(100)의 전자 컴포넌트들을 봉지하도록 의도되고, 전기 절연 재료, 전형적으로는 수지에 의해 형성된다. 도 2d에 도시된 바와 같이, 하우징(10)은 적어도 3개의 전기 단자들, 즉, 하나의 게이트 단자(11), 하나의 소스 단자(12), 및 하나의 드레인 단자(13)를 갖는다. 구체적으로, 전기 단자는 집적 회로(100)의 외부 전기 접촉을 형성하기 위한 핀(도 2d에 도시됨) 또는 금속 패드 또는 다른 수단을 의미하며: 그러면, 그 외부 접촉은, 예컨대 인쇄 회로 상의 다른 엘리먼트들에 연결될 수 있다.
하우징(10)은 또한, 구조적 전도성 플레이트(14)를 갖는다. 구조적 플레이트(14)는 집적 회로(100)의 전자 컴포넌트들을 지지하도록 의도된다. 구조적 플레이트(14)는 3개의 단자들(11, 12, 13) 중 하나에 연결되며; 도 2d에 도시된 경우에서, 구조적 플레이트(14)는 소스 단자(12)에 연결된다. 이러한 설명에서, “연결된”은, 직접적으로, 즉 2개의 연결된 엘리먼트들 사이의 직접적인 접촉에 의해, 또는 간접적으로, 즉 전기적으로 연결된 엘리먼트들과 자체적으로 접촉하는 중간 엘리먼트에 의해, 전기적으로 연결된 것을 의미하며; 상기 중간 엘리먼트는, 예컨대, 전기 연결 클립 또는 하나 이상의 와이어 연결(들)일 수 있다. 구조적 플레이트(14)는 일반적으로, 하우징(10)의 절연 부분(15)에서 봉지되며, 이는 집적 회로(100)의 전자 컴포넌트들도 마찬가지이다.
스택(50)은 구조적 플레이트(14) 상에 배치되며; 특히, 소스 단자(12)에 연결된, 하우징(10)의 구조적 플레이트(14) 상에 제1 칩(30)의 후방 면(35)이 배치된다. 예컨대, 제1 칩(30)의 후방 면(35)은 구조적 플레이트(14) 상의 전기 전도성 재료와 직접적으로 접촉하거나 또는 조립된 전도성 블록을 가질 수 있다. 다른 예에 따르면, 제1 칩(30)의 후방 면(35)은 구조적 플레이트(14) 상의 전기 전도성 접착 재료를 사용하여 조립될 수 있다.
본 발명에 따른 집척 회로(100)의 2개의 칩들(30, 40) 사이의 전기 연결들은 스택(50)에서 제공되는 직접적인 접촉으로 인해 상당히 더 짧은 길이들을 갖는다. 부가하여, 제1 칩(30)의 전방 면(34) 상의 부가 접촉 패드(331)의 존재는 또한, 제2 칩(40)의 게이트 접촉 패드(41)가, 하우징(10)의 게이트 단자(11)에 대한 연결을 위해, 제1 칩(30)의 전방 면(34) 상에서 액세스 가능하게 되고 효과적으로 연결될 수 있게 한다. 이는 관련된 연결 노드들에서 기생 저항들 및 인덕턴스들을 상당히 감소시킨다.
본 발명에 따른 집적 회로(100)의 스택(50)은 또한, 제1 칩(30)의 치수들로 제한된 측방향 치수들을 갖는 감소된 공간을 점유하는 이점을 갖는다. 마지막으로, 스택(50)의 구성은, 2개의 칩들 지지하고 함께 연결하기 위해 일반적으로 사용되는 상호연결 기판을 사용하지 않을 수 있게 한다.
본 발명의 제1 실시예에 따르면, 하우징(10)은 3개의 전기 단자들(11, 12, 13)을 포함한다. 집적 회로(100)의 스택(50)은 도 3a 및 도 3b에 도시된 바와 같다.
제2 소스 접촉 패드(42)와 접촉하는 제1 게이트 접촉 패드(31)는 제1 칩(30)의 트랜지스터의 활성 구역 위로 연장되며, 이는 트랜지스터의 필수 존재 표면(활성 구역)의 이점을 취할 수 있게 하고, 그에 따라, 트랜지스터의 비-활성 구역들 상의 접촉 패드들의 범위를 제한할 수 있게 한다. 고전압 공핍-모드 트랜지스터의 활성 구역은, 전류 전도 채널을 포함하는, 트랜지스터의 소스 전극과 드레인 전극 사이의 구역에 대응함이 유의되어야 한다.
제1 게이트 접촉 패드(31)는 제1 칩(30)과 제2 칩(40) 사이에 주 조립 표면을 형성한다. 주 조립 표면은 제1 칩(30)의 전방 면(34) 상의 가장 큰 표면으로서 정의되며, 이는, 대향 접촉 패드들 사이의 전기 접촉을 설정하는 것에 부가하여, 2개의 칩들(30, 40) 사이의 기계적 저항을 보장하기 위해 사용될 것이다. 제2 소스 접촉 패드(42)는 또한, 제2 칩(40)의 전방 면(44) 상에 연장 표면을 가지며, 그 연장 표면은 제1 게이트 접촉 패드(31)와 접촉하게 될 것이다.
유리하게, 제2 칩(40)의 후방 면(45) 상의 제2 드레인 접촉 패드(43)는, 전기 연결 클립(20)에 의해, 제1 칩(30)의 주변 부분에 위치된 제1 소스 접촉 패드(32)에 연결된다(도 3a).
마지막으로, 도 3b에 도시된 바와 같이, 부가 접촉 패드(331), 제1 게이트 접촉 패드(31), 및 제1 드레인 접촉 패드(33)는 게이트 단자(11), 소스 단자(12), 및 드레인 단자(13)에 각각 연결된다. 바람직하게, 적어도, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결, 및 제1 드레인 접촉 패드(33)와 드레인 단자(13) 사이의 연결이, 전기 연결 클립들(20)에 의해 제공된다. 변형예(미도시)에 따르면, 제1 게이트 접촉 패드(31)와 하우징(10)의 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결이 제공되며, 소스 단자(12)는 구조적 플레이트(14)에 전기적으로 연결된다.
부가 접촉 패드(331)와 게이트 단자(11) 사이의 연결은 와이어 연결 또는 전기 연결 클립(20)에 의해 제공될 수 있다.
본 발명의 제1 실시예에 따르면, 집적 회로(100)가 획득되며, 그 집적 회로(100)의 제1 칩(30) 및 제2 칩(40)은 캐스코드 배열로 연결되고, 여기서, 회로(100)의 전류 경로들 상의 와이어 연결들 대신, 전기 연결 클립들의 우선적인 사용, 및 크게 감소된 연결 경로들로 인해, 집적 회로(100)의 상이한 컴포넌트들 및 엘리먼트들 사이의 전기 연결들에 관련된 기생 저항들 및 인덕턴스들이 감소된다.
본 발명의 제2 실시예에 따르면, 하우징(10)은 또한, 3개의 전기 단자들(11, 12, 13)을 포함하며, 집적 회로(100)의 스택(50)은 도 4a 및 도 4b에 도시된 바와 같다.
제1 소스 접촉 패드(32)는 제2 드레인 접촉 패드(43)와 접촉하고, 그 제1 소스 접촉 패드(32)는 제1 칩(30)의 활성 트랜지스터 구역 위로 연장되고, 제1 칩(30)과 제2 칩(40) 사이의 주 조립 표면을 형성한다. 제2 드레인 접촉 패드(43)는 또한, 제2 칩(40)의 전방 면(44) 상에 연장 표면을 가지며, 그 연장 표면은 제1 소스 접촉 패드(32)와 접촉하게 될 것이다.
유리하게, 제2 칩(40)의 후방 면(45) 상의 제2 소스 접촉 패드(42)는 전기 연결 클립(20)에 의해 제1 게이트 접촉 패드(31)에 연결된다.
마지막으로, 도 4b에 도시된 바와 같이, 부가 접촉 패드(331), 제1 게이트 접촉 패드(31), 및 제1 드레인 접촉 패드(33)는 게이트 단자(11), 소스 단자(12), 및 드레인 단자(13)에 각각 연결된다. 바람직하게, 적어도, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결, 및 제1 드레인 접촉 패드(33)와 드레인 단자(13) 사이의 연결이, 전기 연결 클립(20)에 의해 제공된다. 도 4b에 도시된 바와 같이, 제1 게이트 접촉 패드(31)와 하우징(10)의 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결이 제공될 수 있으며, 소스 단자(12)는 구조적 플레이트(14)에 전기적으로 연결된다.
부가 접촉 패드(331)와 게이트 단자(11) 사이의 연결은 와이어 연결 또는 전기 연결 클립(20)에 의해 제공될 수 있다.
본 발명의 이러한 제2 실시예에 따르면, 집적 회로(100)가 획득되며, 그 집적 회로(100)의 제1 칩(30) 및 제2 칩(40)은 캐스코드 배열로 연결되고, 여기서, 집적 회로(100)의 다양한 컴포넌트들 및 엘리먼트들 사이의 전기 연결들과 연관된 기생 저항들 및 인덕턴스들은 종래 솔루션들과 비교하여 크게 감소된다.
본 발명의 제3 실시예에 따르면, 하우징(10)은 또한, 3개의 전기 단자들(11, 12, 13)을 포함하며, 집적 회로(100)의 스택(50)은 도 5a 및 도 5b에 도시된 바와 같다. 제2 게이트 접촉 패드(41), 제2 소스 접촉 패드(42), 및 제2 드레인 접촉 패드(43)가 제2 칩(40)의 전방 면(44) 상에 위치된다(도 5b).
제1 소스 접촉 패드(32)는 제2 드레인 접촉 패드(43)와 접촉하고, 그 제1 소스 접촉 패드(32)는 제1 칩(30)의 트랜지스터의 활성 구역 위로 연장되고, 제1 칩(30)과 제2 칩(40) 사이의 주 조립 표면을 형성한다. 제2 드레인 접촉 패드(43)는 또한, 제2 칩(40)의 전방 면(44) 상에 연장 표면을 가지며, 그 연장 표면은 제1 소스 접촉 패드(32)와 접촉하게 될 것이다.
유리하게, 제2 칩(40)의 전방 면(44) 상의 제2 소스 접촉 패드(42)는 제1 게이트 접촉 패드(31)와 접촉한다(도 5a).
마지막으로, 도 5b에 도시된 바와 같이, 부가 접촉 패드(331), 제1 게이트 접촉 패드(31), 및 제1 드레인 접촉 패드(33)는 게이트 단자(11), 소스 단자(12), 및 드레인 단자(13)에 각각 연결된다. 바람직하게, 적어도, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결, 및 제1 드레인 접촉 패드(33)와 드레인 단자(13) 사이의 연결이, 전기 연결 클립들(20)에 의해 제공된다.
이전의 실시예들에서 언급된 바와 같이, 제1 게이트 접촉 패드(31)와 하우징(10)의 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 제1 게이트 접촉 패드(31)와 소스 단자(12) 사이의 연결이 제공될 수 있으며, 소스 단자(12)는 구조적 플레이트(14)에 전기적으로 연결된다.
부가 접촉 패드(331)와 게이트 단자(11) 사이의 연결은 와이어 연결 또는 전기 연결 클립(20)에 의해 제공될 수 있다.
본 발명의 이러한 제3 실시예에 따르면, 집적 회로(100)가 획득되며, 그 집적 회로(100)의 제1 칩(30) 및 제2 칩(40)은 캐스코드 배열로 연결되고, 여기서, 집적 회로(100)의 다양한 컴포넌트들 및 엘리먼트들 사이의 전기 연결들과 연관된 기생 저항들 및 인덕턴스들은 종래 솔루션들과 비교하여 크게 감소된다. (전방 면(44) 상의) 제2 칩(40)의 모든 제2 접촉 패드들이 제1 칩(30)의 전방 면(34) 상의 접촉 패드들과 직접적으로 접촉하기 때문에, 제2 칩(40)의 후방 면(45)과 제1 칩(30)의 전방 면(34) 사이의 연결이 또한 제거되며, 이는 전도 경로 그리고 그에 따라 연관된 인덕턴스들 및 기생 저항들을 상당히 감소시킨다.
본 발명의 제4 실시예에 따르면, 하우징(10)은 적어도 4개의 전기 단자들, 즉, 게이트 단자(11), 소스 단자(12), 드레인 단자(13), 및 부가 게이트 단자(111)를 포함한다.
집적 회로(100)의 스택(50)은 도 6a 및 도 6b에 도시된 바와 같다. 제2 게이트 접촉 패드(41), 제2 소스 접촉 패드(42), 및 제2 드레인 접촉 패드(43)가 제2 칩(40)의 전방 면(44) 상에 위치된다(도 6b).
유리하게, 제1 칩(30)은 보충 부가 접촉 패드(332)를 포함하며, 그 보충 부가 접촉 패드(332)는 제1 칩(30)의 전방 면(34) 상에 위치되고, 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연되며, 제1 칩(30)의 주변 부분으로 적어도 부분적으로 연장된다. 제1 소스 접촉 패드(32)는 제1 칩(30)의 활성 트랜지스터 구역 위로 연장되고, 제1 칩(30)과 제2 칩(40) 사이의 주 조립 표면을 형성한다. 제2 드레인 접촉 패드(43)는 또한, 제2 칩(40)의 전방 면(44) 상에 연장 표면을 가지며, 그 연장 표면은 제1 소스 접촉 패드(32)와 접촉하게 될 것이다.
유리하게, 제2 칩(40)의 전방 면 상의 제2 소스 접촉 패드(42)는 제1 칩(30)의 보충 부가 접촉 패드(332)와 접촉한다.
마지막으로, 부가 접촉 패드(331), 보충 부가 접촉 패드(332), 제1 드레인 접촉 패드(33), 및 제1 게이트 접촉 패드(31)는 각각, 게이트 단자(11), 소스 단자(12), 드레인 단자(13), 및 부가 게이트 단자(111)에 연결된다.
바람직하게, 적어도, 보충 부가 접촉 패드(332)와 소스 단자(12) 사이의 연결, 및 제1 드레인 접촉 패드(33)와 드레인 단자(13) 사이의 연결이, 전기 연결 클립들(20)에 의해 제공된다. 대안적으로, 보충 부가 접촉 패드(332)와 하우징(10)의 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 보충 부가 접촉 패드(332)와 소스 단자(12) 사이의 연결이 제공될 수 있으며, 소스 단자(12)는 구조적 플레이트(14)에 전기적으로 연결된다.
부가 접촉 패드(331)와 게이트 단자(11) 사이의 연결, 및 제1 게이트 접촉 패드(31)와 부가 게이트 단자(111) 사이의 연결은 와이어 연결들 또는 전기 연결 클립들(20)에 의해 제공된다.
본 발명의 이러한 제4 실시예에 따르면, 집적 회로(100)의 제1 칩(30) 및 제2 칩(40)이 캐스케이드 배열로 연결된 집적 회로(100)가 획득되며: (부가 게이트 단자(111)에 연결된) 제1 칩(30)의 고전압 공핍-모드 트랜지스터의 게이트는 (게이트 단자(11)에 연결된) 제2 칩(40)의 인핸스먼트 모드 디바이스의 게이트와 독립적으로 제어될 수 있다.
집적 회로(100)의 전류 경로들 상의 와이어 연결들 대신, 전기 연결 칩들의 우선적인 사용 및 크게 감소된 연결 경로들로 인해, 집적 회로(100)의 다양한 컴포넌트들 및 엘리먼트들 사이의 전기 연결들과 연관된 기생 저항들 및 인덕턴스들이 종래 솔루션들과 비교하여 다시 상당히 감소된다.
본 발명의 상이한 실시예들에 따른 집적 회로(100)에서, 제2 칩(40)에 포함된 인핸스먼트 모드 디바이스는 인핸스먼트 모드 트랜지스터를 포함할 수 있으며, 그 인핸스먼트 모드 트랜지스터의 게이트 전극은 제2 칩(40)의 제2 게이트 접촉 패드(41)에 연결된다. 이어서, 제2 게이트 접촉 패드(41)에 연결된, 하우징(10)의 게이트 단자(11)는 인핸스먼트 모드 트랜지스터(예컨대, 실리콘 상의 MOSFET)의 게이트를 제어하기 위해 전기 신호를 송신한다.
대안적으로, 제2 칩(40)에 포함된 인핸스먼트 모드 디바이스는 인핸스먼트 모드 트랜지스터 및 제어 컴포넌트를 포함할 수 있으며: 이 경우에, 인핸스먼트 모드 트랜지스터의 게이트 전극은 제어 컴포넌트의 입력에 연결되고, 제어 컴포넌트의 출력은 제2 칩(40)의 제2 게이트 접촉 패드(41)에 연결된다. 여기서, 제2 게이트 접촉 패드(41)에 연결된, 하우징(10)의 게이트 단자(11)는 제어 컴포넌트에 전기 신호를 전송하는 것을 가능하게 만들며; 이어서, 그 제어 컴포넌트는 인핸스먼트-모드 트랜지스터의 게이트를 제어하기 위해 그 신호를 프로세싱할 수 있다.
당연히, 본 발명은 설명된 실시예들로 제한되지 않으며, 청구 범위에 의해 정의되는 본 발명의 범위 내에서 대안적인 실시예들이 제공될 수 있다.

Claims (21)

  1. 고전압 공핍-모드 트랜지스터를 포함하는 제1 칩(30) 및 인핸스먼트-모드 디바이스를 포함하는 제2 칩(40)을 포함하는 집적 회로(100)로서,
    상기 제1 칩(30)은 전방 면 상에 제1 게이트 접촉 패드(31), 제1 소스 접촉 패드(32), 및 제1 드레인 접촉 패드(33)를 갖고, 상기 제2 칩(40)은 제2 게이트 접촉 패드(41), 제2 소스 접촉 패드(42), 및 제2 드레인 접촉 패드(43)를 포함하고,
    상기 집적 회로(100)는:
    ● 상기 제1 칩(30) 및 상기 제2 칩(40)이 이들의 각각의 전방 면들(34, 44)에서 서로 접합되어 스택(50)을 형성하고, 상기 제1 칩(30)의 전방 면(34)의 표면은, 상기 제1 칩(30)의 전방 면(34)의 주변 부분이 상기 제2 칩(40)에 의해 마스킹되지 않도록, 상기 제2 칩(40)의 전방 면의 표면보다 더 크고,
    ● 상기 제1 칩(30)이 적어도 하나의 부가 접촉 패드(331)를 포함하며, 상기 적어도 하나의 부가 접촉 패드(331)는 상기 제1 칩(30)의 전방 면(34) 상에 배치되고, 상기 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연되고, 상기 제2 게이트 접촉 패드(41)와 접촉하고,
    ● 상기 제1 게이트 접촉 패드(31)가 상기 제2 소스 접촉 패드(42)와 접촉하고, 그리고/또는 상기 제1 소스 접촉 패드(32)가 상기 제2 드레인 접촉 패드(43)와 접촉하고,
    ● 상기 제1 게이트 접촉 패드(31) 및 상기 부가 접촉 패드(331)가 상기 제1 칩(30)의 주변 부분으로 적어도 부분적으로 연장되는 것
    을 특징으로 하는,
    집적 회로.
  2. 제1항에 있어서,
    적어도 3개의 전기 단자들, 즉, 게이트 단자(11), 소스 단자(12), 및 드레인 단자(13)를 갖는 하우징(10)을 포함하며,
    상기 하우징(10)에는 스택(50)이 배치되며,
    상기 소스 단자(12)에 연결된 상기 하우징(10)의 구조적 플레이트(14) 상에 상기 제1 칩(30)의 후방 면(35)이 배치되는,
    집적 회로.
  3. 제2항에 있어서,
    상기 제2 소스 접촉 패드(42)와 접촉하는 상기 제1 게이트 접촉 패드(31)는 상기 제1 칩(30)의 트랜지스터의 활성 구역 위로 연장되고, 상기 제1 칩(30)과 상기 제2 칩(40) 사이의 주 조립 표면을 형성하는,
    집적 회로.
  4. 제3항에 있어서,
    상기 제2 칩(40)의 후방 면(45) 상의 상기 제2 드레인 접촉 패드(43)는, 전기 연결 클립(20)에 의해, 상기 주변 부분에 위치된 상기 제1 소스 접촉 패드(32)에 연결되는,
    집적 회로.
  5. 제2항에 있어서,
    상기 제2 드레인 접촉 패드(43)와 접촉하는 상기 제1 소스 접촉 패드(32)는 상기 제1 칩(30)의 트랜지스터의 활성 구역 위로 연장되고, 상기 제1 칩(30)과 상기 제2 칩(40) 사이의 주 조립 표면을 형성하는,
    집적 회로.
  6. 제5항에 있어서,
    상기 제2 칩(40)의 후방 면(45) 상의 상기 제2 소스 접촉 패드(42)는, 전기 연결 클립(20)에 의해, 상기 제1 게이트 접촉 패드(31)에 연결되는,
    집적 회로.
  7. 제5항에 있어서,
    상기 제2 칩(40)의 전방 면(44) 상의 상기 제2 소스 접촉 패드(42)는 상기 제1 게이트 접촉 패드(31)와 접촉하는,
    집적 회로.
  8. 제4항, 제6항, 또는 제7항 중 어느 한 항에 있어서,
    상기 부가 접촉 패드(331), 상기 제1 게이트 접촉 패드(31), 및 상기 제1 드레인 접촉 패드(33)는 각각, 상기 게이트 단자(11), 상기 소스 단자(12), 및 상기 드레인 단자(13)에 연결되는,
    집적 회로.
  9. 제8항에 있어서,
    적어도, 상기 제1 게이트 접촉 패드(31)와 상기 소스 단자(12) 사이의 연결, 및 상기 제1 드레인 접촉 패드(33)와 상기 드레인 단자(13) 사이의 연결은 전기 연결 클립들(20)에 의해 제공되는,
    집적 회로.
  10. 제9항에 있어서,
    상기 제1 게이트 접촉 패드(31)와 상기 하우징(10)의 상기 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 상기 제1 게이트 접촉 패드(31)와 상기 소스 단자(12) 사이의 연결이 제공되며, 상기 소스 단자(12)는 상기 구조적 플레이트(14)에 전기적으로 연결되는,
    집적 회로.
  11. 제8항에 있어서,
    상기 부가 접촉 패드(331)와 상기 게이트 단자(11) 사이의 연결은 와이어 연결 또는 전기 연결 클립(20)에 의해 제공되는,
    집적 회로.
  12. 제1항에 있어서,
    적어도 4개의 전기 단자들, 즉, 게이트 단자(11), 소스 단자(12), 드레인 단자(13), 및 부가 게이트 단자(111)를 갖는 하우징(10)을 포함하며,
    상기 하우징(10)에는 상기 스택(50)이 배치되며,
    상기 소스 단자(12)에 연결된 상기 하우징(10)의 구조적 플레이트(14) 상에 상기 제1 칩(30)의 후방 면(35)이 배치되는,
    집적 회로.
  13. 제12항에 있어서,
    상기 제1 칩(30)은 보충 부가 접촉 패드(332)를 포함하며,
    상기 보충 부가 접촉 패드(332)는 상기 제1 칩(30)의 전방 면(34) 상에 배치되고, 상기 고전압 공핍-모드 트랜지스터로부터 전기적으로 절연되며, 상기 제1 칩(30)의 주변 부분으로 적어도 부분적으로 연장되는,
    집적 회로.
  14. 제13항에 있어서,
    상기 제2 드레인 접촉 패드(43)와 접촉하는 상기 제1 소스 접촉 패드(32)는 상기 제1 칩(30)의 상기 트랜지스터의 활성 구역 위로 연장되고, 상기 제1 칩(30)과 상기 제2 칩(40) 사이의 주 조립 표면을 형성하는,
    집적 회로.
  15. 제13항 또는 제14항에 있어서,
    상기 제2 칩(40)의 전방 면(44) 상의 상기 제2 소스 접촉 패드(42)는 상기 보충 부가 접촉 패드(332)와 접촉하는,
    집적 회로.
  16. 제15항에 있어서,
    상기 부가 접촉 패드(331), 상기 보충 부가 접촉 패드(332), 상기 제1 드레인 접촉 패드(33), 및 상기 제1 게이트 접촉 패드(31)는 각각, 상기 게이트 단자(11), 상기 소스 단자(12), 상기 드레인 단자(13), 및 상기 부가 게이트 단자(111)에 연결되는,
    집적 회로.
  17. 제16항에 있어서,
    적어도, 상기 보충 부가 접촉 패드(332)와 상기 소스 단자(12) 사이의 연결, 및 상기 제1 드레인 접촉 패드(33)와 상기 드레인 단자(13) 사이의 연결은 전기 연결 클립들(20)에 의해 제공되는,
    집적 회로.
  18. 제17항에 있어서,
    상기 보충 부가 접촉 패드(332)와 상기 하우징(10)의 상기 구조적 플레이트(14) 사이의 전기 연결 클립(20)에 의해, 상기 보충 부가 접촉 패드(332)와 상기 소스 단자(12) 사이의 연결이 제공되며, 상기 소스 단자(12)는 상기 구조적 플레이트(14)에 전기적으로 연결되는,
    집적 회로.
  19. 제16항에 있어서,
    상기 부가 접촉 패드(331)와 상기 게이트 단자(11) 사이의 연결, 및 상기 제1 게이트 접촉 패드(31)와 상기 부가 게이트 단자(111) 사이의 연결은 와이어 연결들 또는 전기 연결 클립들(20)에 의해 제공되는,
    집적 회로.
  20. 제1항 내지 제7항 및 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 칩(40)에 포함된 인핸스먼트-모드 디바이스는 인핸스먼트-모드 트랜지스터를 포함하며,
    상기 인핸스먼트-모드 트랜지스터의 게이트 전극은 상기 제2 칩(40)의 상기 게이트 접촉 패드(41)에 연결되는,
    집적 회로.
  21. 제1항 내지 제7항 및 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 칩(40)에 포함된 인핸스먼트-모드 디바이스는 인핸스먼트-모드 트랜지스터 및 제어 컴포넌트를 포함하며,
    상기 인핸스먼트-모드 트랜지스터의 게이트 전극은 상기 제어 컴포넌트의 입력에 연결되고, 상기 제어 컴포넌트의 출력은 상기 제2 칩(40)의 상기 게이트 접촉 패드(41)에 연결되는,
    집적 회로.
KR1020197016779A 2016-11-23 2017-11-20 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로 KR102350735B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1661379 2016-11-23
FR1661379A FR3059155B1 (fr) 2016-11-23 2016-11-23 Circuit integre forme d'un empilement de deux puces connectees en serie
PCT/FR2017/053169 WO2018096245A1 (fr) 2016-11-23 2017-11-20 Circuit integre forme d'un empilement de deux puces connectees en serie

Publications (2)

Publication Number Publication Date
KR20190082892A KR20190082892A (ko) 2019-07-10
KR102350735B1 true KR102350735B1 (ko) 2022-01-14

Family

ID=57861101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197016779A KR102350735B1 (ko) 2016-11-23 2017-11-20 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로

Country Status (6)

Country Link
US (1) US10672746B2 (ko)
EP (1) EP3545551B1 (ko)
KR (1) KR102350735B1 (ko)
CN (1) CN110226226B (ko)
FR (1) FR3059155B1 (ko)
WO (1) WO2018096245A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3739756A1 (en) 2019-05-17 2020-11-18 Nexperia B.V. Cascode semiconductor device and method of manufacture
CN110491933B (zh) * 2019-08-26 2023-04-11 黄山学院 低寄生电感高可靠级联增强型GaN HEMT器件
CN113394209B (zh) * 2020-03-12 2023-01-13 青岛聚能创芯微电子有限公司 氮化镓器件封装结构
TWI763213B (zh) * 2020-12-29 2022-05-01 新唐科技股份有限公司 封裝結構
CN116913911B (zh) * 2023-09-05 2023-12-22 深圳智芯微电子科技有限公司 级联型GaN HEMT封装器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222905A (ja) 2012-04-18 2013-10-28 Sharp Corp 半導体装置および電子機器
JP2015056564A (ja) 2013-09-12 2015-03-23 古河電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5443837B2 (ja) * 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US8896131B2 (en) * 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
US8847408B2 (en) 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US9343440B2 (en) * 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
KR101708162B1 (ko) * 2011-09-30 2017-02-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9425176B2 (en) * 2014-12-31 2016-08-23 National Taiwan University Cascode transistor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222905A (ja) 2012-04-18 2013-10-28 Sharp Corp 半導体装置および電子機器
JP2015056564A (ja) 2013-09-12 2015-03-23 古河電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2018096245A1 (fr) 2018-05-31
US20190378823A1 (en) 2019-12-12
CN110226226A (zh) 2019-09-10
FR3059155B1 (fr) 2018-11-16
EP3545551A1 (fr) 2019-10-02
CN110226226B (zh) 2023-04-14
EP3545551B1 (fr) 2020-11-04
US10672746B2 (en) 2020-06-02
KR20190082892A (ko) 2019-07-10
FR3059155A1 (fr) 2018-05-25

Similar Documents

Publication Publication Date Title
KR102350735B1 (ko) 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로
JP3847676B2 (ja) パワー半導体装置
US20120228696A1 (en) Stacked die power converter
US9263440B2 (en) Power transistor arrangement and package having the same
JP2013045979A (ja) 半導体デバイスパッケージ及び半導体デバイスパッケージの製造方法
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
US9646920B2 (en) Power semiconductor device with small contact footprint and the preparation method
WO2014192348A1 (ja) 半導体装置
US20090045480A1 (en) Semiconductor integrated circuit
JP7470086B2 (ja) 半導体装置
US20190258302A1 (en) Power supply module
US11842949B2 (en) Semiconductor device
US7989964B2 (en) Semiconductor integrated circuit
KR102009590B1 (ko) 반도체 장치
US20220384318A1 (en) Switching device, semiconductor device, and switching device manufacturing method
JP2013187266A (ja) リードフレーム及び半導体モジュール
JP7434750B2 (ja) 半導体装置
JP2016001654A (ja) 半導体装置
WO2022236665A1 (zh) 半导体器件
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
JP2023075744A (ja) 半導体装置
JP2023104908A (ja) 半導体装置
JP4126984B2 (ja) 半導体装置
CN116093057A (zh) 半导体器件、半导体芯片及其制造方法
EP2869336A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant