JP2013201228A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2013201228A
JP2013201228A JP2012068014A JP2012068014A JP2013201228A JP 2013201228 A JP2013201228 A JP 2013201228A JP 2012068014 A JP2012068014 A JP 2012068014A JP 2012068014 A JP2012068014 A JP 2012068014A JP 2013201228 A JP2013201228 A JP 2013201228A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
semiconductor substrate
die pad
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012068014A
Other languages
English (en)
Other versions
JP5856883B2 (ja
Inventor
Hirobumi Harada
博文 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012068014A priority Critical patent/JP5856883B2/ja
Priority to TW102108673A priority patent/TWI576975B/zh
Priority to US13/846,584 priority patent/US9136145B2/en
Priority to KR1020130029716A priority patent/KR101970364B1/ko
Publication of JP2013201228A publication Critical patent/JP2013201228A/ja
Application granted granted Critical
Publication of JP5856883B2 publication Critical patent/JP5856883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ピン配置構成を柔軟性に決められる半導体集積回路装置を提供する。
【解決手段】半導体集積回路を絶縁ペーストでダイパッドに接着し、ダイパッドは半導体集積回路表面のＡｌパッドからボンディングワイヤで電位固定する。このときに半導体基板がＰ型であれば、ダイパッドは半導体集積回路動作上の最低電位となる端子以外の端子となるようにする。
【選択図】図１

Description

本発明は、半導体集積回路の実装形態に関する。
半導体集積回路を作製するにあたり用いられる半導体基板には用途に応じて様々なものがあるが、多くはリンをはじめとするＮ型不純物を含むＮ型半導体基板もしくはボロンなどのＰ型不純物を含むＰ型半導体基板である。
ＣＭＯＳ回路を含む半導体集積回路を作製する場合、Ｎ型半導体基板を使用するときには、図４（１）のような構成とする。すなわちＮ型半導体基板２にＰ型ウェル領域６を設け、このＰ型領域内にＮチャネル型ＭＯＳトランジスタ（以下ＮＭＯＳと称す）１０２、それ以外のＮ型半導体基板上にＰチャネル型ＭＯＳトランジスタ（以下ＰＭＯＳと称す）１０１を集積しこれらを金属配線で結線して回路を構成する。この時このＰ型ウェル領域及びＮ型半導体基板を確実に分離・絶縁するために、Ｐ型ウェル領域を半導体集積回路内の最低電位（以下ＶＳＳ電位と称す）とし、Ｎ型半導体基板を半導体集積回路内の最高電位（以下ＶＤＤ電位と称す）となるよう電位固定し、Ｎ型半導体基板とＰ型ウェル領域において順方向電流が流れる事を防いでいる。
具体的には、Ｎ型半導体基板上に電位導通させるためのＮ型高濃度拡散領域１３を設け、ＰＭＯＳのソース端子をはじめ、回路内でＶＤＤ電位となる全ての端子と接続し、またＰ型ウェル領域にＰ型高濃度拡散領域１２を設け、ＮＭＯＳのソース端子をはじめ、回路内でＶＳＳ電位となる全ての端子と接続する。
一方Ｐ型半導体基板上に半導体素子を集積した場合は図４（２）のように、Ｐ型半導体基板１と電位導通させるためのＰ型高濃度拡散領域１２を設け、ＮＭＯＳのソース端子をはじめ、回路内でＶＳＳ電位となる全ての端子と接続し、Ｎ型ウェル領域７にＮ型高濃度拡散領域１３を設け、ＰＭＯＳのソース端子をはじめ、回路内でＶＤＤ電位となる全ての端子と接続する。
上記のように構成した場合、Ｎ型半導体基板を用いた半導体集積回路は半導体基板表面の素子形成領域を除いた半導体基板内部・底面・側面のＮ型領域全体がＶＤＤ電位となり、Ｐ型半導体基板を用いた半導体集積回路は半導体基板表面の素子形成領域を除いた半導体基板内部・底面・側面のＰ型領域全体がＶＳＳ電位となる。そのためダイシング工程等を経てチップ個片化した場合、半導体基板表面以外の部分でＶＤＤ電位もしくはＶＳＳ電位となるような半導体基板が露出することになる。
このＮ型半導体基板／Ｐ型半導体基板は様々な理由で使い分けられ、例えば搭載するトランジスタなどの素子の性能や回路的な要請、さらには半導体集積回路装置を搭載するモジュール基板、モジュール回路の構成上の都合などに依存する。
一つの例として、回路動作の制約上、半導体集積回路内の特定のＭＯＳのバックバイアスをコントロールする場合が想定される。例えばＮＭＯＳのバックバイアスを回路的にコントロールする場合、図４（１）において特定のＮＭＯＳ１０２のＰ型ウェル領域６内のＰ型高濃度拡散領域１２とＮＭＯＳのソースの結線を外し、Ｐ型高濃度拡散領域に通じる配線をバックバイアスコントロール用の回路に接続することで実現できる。このようにＮ型半導体基板の場合は、ＮＭＯＳを搭載するＰ型ウェル領域を独立に分割形成する事が可能であるため、特定のＰ型ウェル領域の電位を変化させＮＭＯＳのバックバイアスをコントロールする事が可能となる。
ところが、図４（２）のようにＰ型半導体基板を使用する場合、ＮＭＯＳを搭載するＰ型領域が全てつながっており同一電位となるため、特定のＮＭＯＳのバックバイアスをコントロールすることが不可能である。このような回路的な要請があれば、Ｎ型半導体基板を選ぶことになる。
図２はこのようなＮ型半導体基板を使用した半導体集積回路を、ダイシング工程等を経て個片化し、パッケージに実装した様子を表している。図２（１）では個片化した半導体集積回路チップを、成形された金属製のリードフレーム内のダイパッド９に接着用ペースト８で接着し、しかるのちに形成するボンディングワイヤ１０を通じて半導体集積回路上に形成している金属のパッドとダイパッドを電気的に接続させている。図２（２）に例示してあるように、半導体集積回路チップは通常複数の電気的接続用パッドを有しており、リードフレーム側もそれぞれそのパッドに対応したリード（端子）を用意しそれぞれボンディングワイヤで接続する。
このとき通常接着用ペーストには半導体集積回路チップ下のダイパッドと、むきだしになっている半導体基板との電気的な接続を得るために銀ペーストを用いている。この例では半導体集積回路チップはＮ型半導体基板を用いているのでＮ型半導体基板と銀ペーストを介して接着するダイパッドはそのままＶＤＤ端子とし、図２（２）のように半導体集積回路チップ表面に形成するＶＤＤパッド１０３とボンディングワイヤを通じて接続する構成をとる。
半導体集積回路チップをダイパッドに接着しボンディングワイヤで導通させる方法は、例えば特許文献１に開示されている。
特開平５−１６０３３３号公報
しかしながら、半導体基板の極性を変えた場合、従来の実装方法には以下のような課題があった。
半導体集積回路装置のラインナップバラエティを増やしていく際、既存半導体集積回路装置が実装されているモジュールを変更せずに半導体集積回路装置のみ新しい性能のものに付け替えるという制約がある場合、既存モジュールの端子と半導体集積回路装置のダイパッドにつながる端子の属性を一致（ピンコンパチブル化）させる必要が生じる。その場合、最もピンコンパチブル化を阻害する要因が半導体基板の極性の違いである。
例えばＮ型半導体基板を用いた例である図２で用いているダイパッドにはＰ型半導体基板を用いて作製した同様の機能をもつ半導体集積回路チップを搭載する事はできない。なぜなら図３に示すようにＰ型半導体基板の電位はＶＳＳ電位に設定するので、銀ペーストを通じて接続するダイパッドもそのままＶＳＳ端子となり、図２（２）におけるＶＤＤ端子は図３（２）の例ではＶＳＳ端子に変えざるを得ない。そのため同一のダイパッドを使用するためにはＮ型半導体基板を予定した回路設計を行う必要があるが、回路的な要請によりそれが不可能な場合があり、設計柔軟性を著しく阻害する。
最も確実な方法は、半導体集積回路装置に設計変更を加えず、既存モジュールのピン配置構成に合わせた新たなダイパッドを、搭載するモジュール基板毎に設計・製造する方法が挙げられるが、これは新規ダイパッド作製のためのコストと立ち上げ・確認期間が必要なことや量産効果面でもコスト増につながるというデメリットがある。
そのため、既存モジュール基板のピン属性に関わらず半導体集積回路チップを設計でき、しかも容易に実装工程でピンコンパチブル化を実現できる方法が望まれていた。
上記課題を解決するために本発明では以下の手段を用いた。
まず、Ｐ型の半導体基板を有する半導体集積回路と、前記半導体集積回路を搭載する金属のダイパッドと、前記半導体集積回路と前記ダイパッドとを接着する１×１０12Ω・ｃｍ以上の体積抵抗率を有する絶縁性ペーストと、からなり、前記ダイパッドが、半導体集積回路動作上の最低電位となる端子以外の端子となっていることを特徴とする半導体集積回路装置とした。
さらに、前記半導体集積回路動作上の最低電位となる端子以外の端子が、半導体集積回路動作上の最高電位となる端子であることを特徴とする半導体集積回路装置とした。
また、Ｎ型の半導体基板を有する半導体集積回路と、前記半導体集積回路を搭載する金属のダイパッドと、前記半導体集積回路と前記ダイパッドとを接着する１×１０12Ω・ｃｍ以上の体積抵抗率を有する絶縁性ペーストと、からなり、前記ダイパッドが、半導体集積回路動作上の最高電位となる端子以外の端子となっていることを特徴とする半導体集積回路装置とした。
さらに、前記半導体集積回路動作上の最高電位となる端子以外の端子が、半導体集積回路動作上の最低電位となる端子であることを特徴とする半導体集積回路装置とした。
本発明によれば、半導体基板のＰ，Ｎ極性に関わらず同一ダイパッドを採用できる半導体集積回路装置の実装方法を提供することができる。
（１）本発明の第１の実施例の半導体集積回路装置を含む模式断面図である。（２）本発明の第１の実施例の半導体集積回路装置を含む平面図である。 （１）従来の半導体集積回路装置を含む模式断面図である。（２）従来の半導体集積回路装置の平面図である。 （１）従来の別の半導体集積回路装置を含む模式断面図である。（２）従来の別の半導体集積回路装置の平面図である。 （１）Ｐ半導体基板上に構成されたＣＭＯＳ回路を含む模式断面図である。（２）Ｎ半導体基板上に構成されたＣＭＯＳ回路を含む模式断面図である。
以下に本発明の実施の形態を図面に基づいて説明する。図１（１）、（２）は、本発明の実装方法を採用した半導体集積回路装置の断面図及び平面図である。
図１においては、Ｐ型半導体基板１を用いた半導体集積回路チップを、接着用ペースト８を介してダイパッド９に接着している。ここで接着用ペーストは１×１０12Ω・ｃｍ以上の抵抗率を有する絶縁ペーストを用いている。そのためＰ半導体基板とその下のダイパッドは電気的な絶縁がなされ、それぞれの電位が異なっても電流が流れる事はない。
またこのＰ型半導体基板を接着したダイパッド９にはボンディングワイヤ１０を介して半導体集積回路の最大電位であるＶＤＤ端子１０３と導通する構成をとっている。このＶＤＤ端子は、図示はしないが、金属配線とＮ型高濃度拡散領域を介してＮ型ウェル領域７（図４（２））に接続している。一方、ＶＳＳ端子１０４は別の端子にボンディングワイヤを介して導通する構成をとっており、回路上の最低電位となるＰ型ウェル領域６や最低電位となる他の素子端子と接続している。
この半導体集積回路チップ及びボンディングワイヤはモールド樹脂１１に囲まれ、外界の環境から守られている。一方、複数のリードの一端は図１（２）のようにモールド樹脂から外に露出され、他の回路基板と接続できるようにしている。
この端子構成は図２におけるＮ型半導体基板を使用した半導体集積回路装置と同様の端子配置になっており、ピンコンパチブル化が確保されている事が分る。その理由は上述の通り、Ｐ型半導体基板を使っているにも関らず、絶縁性ペーストでダイパッドに接着しているためこのダイパッドの電位を上の半導体集積回路チップの基板によらず自由に設定できるからであり、従来例ではＶＳＳ端子となるはずのものをＶＤＤ端子とすることが可能となっている。
図１、図２の例ではＶＤＤ端子、ＶＳＳ端子の取り扱いの自由度について述べたが、本発明では半導体集積回路チップを載せるダイパッドの電位を独立に設定できる事から、ＶＤＤ端子、ＶＳＳ端子以外の端子、例えば出力電圧端子、ＯＮ／ＯＦＦスイッチ端子などあらゆる端子に対応可能であることはいうまでもなく、幅の広いピンコンパチビリティが実現できていることがわかる。
また、これまで図１に基づき、Ｐ型半導体基板に搭載した半導体集積回路を例に説明したが、この技術はＮ型半導体基板にも同様に適用することはいうまでもない。すなわち、絶縁ペーストを介して半導体集積回路を搭載したＮ型半導体基板をダイパッドに接着した場合、このＮ型半導体基板下ダイパッドの電位は従来必ずＶＤＤとなるはずだったものを任意の端子に設定することが出来る。そのため、既存のＰ型半導体基板を使用している半導体集積回路装置に対しＮ型半導体基板を使用した半導体集積回路装置で容易にピンコンパチブル化が達成できる。
さらにＮ型半導体基板を使用した半導体集積回路装置におけるメリットは、Ｎ型半導体基板を接着するダイパッドの電位を低電位にすることで、金属マイグレーション現象を考慮する必要がない、ということが挙げられる。
ところで、本発明で必須となる絶縁性ペーストは一般に熱伝導率が金属ペーストに比べて低いため、半導体集積回路チップが大量の電流を扱う場合、その大電流に起因する発熱を逃がしにくいという特徴がある。これは実装パッケージの許容損失を低下させることにつながるため、高温環境下、大電流動作には適していない。そのため本発明は熱伝導率が気にならない程度の発熱で収まる１００μＡ以下の消費電流をもつ半導体集積回路にとって好ましい技術といえる。
１ Ｐ型半導体基板
２ Ｎ型半導体基板
３ ゲート絶縁膜
４ ソース・ドレイン領域
５ Ａｌパッド
６ Ｐ型ウェル領域
７ Ｎ型ウェル領域
８ 接着用ペースト
９ ダイパッド
１０ ボンディングワイヤ
１１ モールド樹脂
１２ Ｐ型高濃度拡散領域
１３ Ｎ型高濃度拡散領域
１０１ Ｐチャネル型ＭＯＳトランジスタ
１０２ Ｎチャネル型ＭＯＳトランジスタ
１０３ ＶＤＤ端子
１０４ ＶＳＳ端子

Claims (5)

  1. Ｐ型の半導体基板を有する半導体集積回路と、
    前記半導体集積回路を搭載する金属のダイパッドと、
    前記半導体集積回路と前記ダイパッドとを接着する１×１０12Ω・ｃｍ以上の体積抵抗率を有する絶縁性ペーストと、
    からなり、
    前記ダイパッドが、半導体集積回路動作上の最低電位となる端子以外の端子となっていることを特徴とする半導体集積回路装置。
  2. 前記半導体集積回路動作上の最低電位となる端子以外の端子が、半導体集積回路動作上の最高電位となる端子であることを特徴とする請求項１記載の半導体集積回路装置。
  3. Ｎ型の半導体基板を有する半導体集積回路と、
    前記半導体集積回路を搭載する金属のダイパッドと、
    前記半導体集積回路と前記ダイパッドとを接着する１×１０12Ω・ｃｍ以上の体積抵抗率を有する絶縁性ペーストと、
    からなり、
    前記ダイパッドが、半導体集積回路動作上の最高電位となる端子以外の端子となっていることを特徴とする半導体集積回路装置。
  4. 前記半導体集積回路動作上の最高電位となる端子以外の端子が、半導体集積回路動作上の最低電位となる端子であることを特徴とする請求項３記載の半導体集積回路装置。
  5. 前記半導体集積回路の消費電流が１００μＡ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路装置。
JP2012068014A 2012-03-23 2012-03-23 半導体集積回路装置 Expired - Fee Related JP5856883B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012068014A JP5856883B2 (ja) 2012-03-23 2012-03-23 半導体集積回路装置
TW102108673A TWI576975B (zh) 2012-03-23 2013-03-12 半導體積體電路裝置
US13/846,584 US9136145B2 (en) 2012-03-23 2013-03-18 Semiconductor integrated circuit device
KR1020130029716A KR101970364B1 (ko) 2012-03-23 2013-03-20 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068014A JP5856883B2 (ja) 2012-03-23 2012-03-23 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2013201228A true JP2013201228A (ja) 2013-10-03
JP5856883B2 JP5856883B2 (ja) 2016-02-10

Family

ID=49211054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068014A Expired - Fee Related JP5856883B2 (ja) 2012-03-23 2012-03-23 半導体集積回路装置

Country Status (4)

Country Link
US (1) US9136145B2 (ja)
JP (1) JP5856883B2 (ja)
KR (1) KR101970364B1 (ja)
TW (1) TWI576975B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120974A (ja) * 1995-08-14 1997-05-06 Samsung Electron Co Ltd 半導体装置
JP2002270758A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2004102345A (ja) * 2002-09-04 2004-04-02 Sharp Corp 安定化電源装置及びそれを備える電子機器
JP2010229346A (ja) * 2009-03-27 2010-10-14 Asahi Kasei Chemicals Corp 絶縁性樹脂組成物、それを用いた半導体装置及び絶縁性樹脂組成物の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160333A (ja) 1991-12-05 1993-06-25 Sharp Corp 半導体集積回路装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US20100122904A1 (en) * 2008-11-17 2010-05-20 Board Of Regents, The University Of Texas System Incorporating cmos integrated circuits in the design of affinity-based biosensor systems
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120974A (ja) * 1995-08-14 1997-05-06 Samsung Electron Co Ltd 半導体装置
JP2002270758A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2004102345A (ja) * 2002-09-04 2004-04-02 Sharp Corp 安定化電源装置及びそれを備える電子機器
JP2010229346A (ja) * 2009-03-27 2010-10-14 Asahi Kasei Chemicals Corp 絶縁性樹脂組成物、それを用いた半導体装置及び絶縁性樹脂組成物の製造方法

Also Published As

Publication number Publication date
TW201349417A (zh) 2013-12-01
US9136145B2 (en) 2015-09-15
JP5856883B2 (ja) 2016-02-10
KR101970364B1 (ko) 2019-04-18
US20130249119A1 (en) 2013-09-26
KR20130108145A (ko) 2013-10-02
TWI576975B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US9842797B2 (en) Stacked die power converter
US20120228696A1 (en) Stacked die power converter
US10698021B2 (en) Device including a compound semiconductor chip
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
CN104170087A (zh) 半导体装置
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US9888601B2 (en) Semiconductor module arrangement and method for producing a semiconductor module arrangement
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
US20140210061A1 (en) Chip arrangement and chip package
KR20190082892A (ko) 2개의 직렬-연결된 칩들의 스택으로 형성된 집적 회로
US11315850B2 (en) Semiconductor device
US8963303B2 (en) Power electronic device
US9275944B2 (en) Semiconductor package with multi-level die block
JP2016035966A (ja) 半導体集積回路装置
JP5856883B2 (ja) 半導体集積回路装置
JP2011199039A (ja) 半導体装置
CN116097439A (zh) 半导体装置
JP2009182304A (ja) 半導体装置
JP2004342880A (ja) 半導体装置
JP2006108507A (ja) 熱電変換装置
US20160379919A1 (en) Electronic device and method of manufacturing the same
JP2009141083A (ja) 半導体装置
JP6500766B2 (ja) 半導体装置
US9595487B2 (en) Circuit arrangement and method for manufacturing the same
US20230307430A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5856883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees