JPS6143436A - ボンデイング方法 - Google Patents

ボンデイング方法

Info

Publication number
JPS6143436A
JPS6143436A JP59164958A JP16495884A JPS6143436A JP S6143436 A JPS6143436 A JP S6143436A JP 59164958 A JP59164958 A JP 59164958A JP 16495884 A JP16495884 A JP 16495884A JP S6143436 A JPS6143436 A JP S6143436A
Authority
JP
Japan
Prior art keywords
wire
bonding
pellet
bonded
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59164958A
Other languages
English (en)
Inventor
Kunizo Sawara
佐原　邦造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59164958A priority Critical patent/JPS6143436A/ja
Publication of JPS6143436A publication Critical patent/JPS6143436A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野ｊ 本発明は、半導体装置、特に半導体装置のペレットとリ
ード部の電気的接続に適用して有効な技術に関するもの
である。
［背景技術］ 半導体装置の小型化、高集積化に伴い、リードフレーム
またはセラミック等の上に形成された外部導電部用のリ
ード部も微細化する１頃向にある。
しかし、リード部の微細化は電気的抵抗の増大、リード
部の成形またはリード配線パターンの形成が困難になる
等の問題がある。
そのため、一つのリード部上の幅方向に並列に複数のワ
イヤをボンディングすることにより上記問題点を解決す
ることも考えられるが、かかる方法では正確なボンディ
ングを行うためにリード部の幅を広くせざるを得す、特
に多ピンの半導体装置では不具合であることが本発明者
によって明らかにされた。
なお、ワイヤボンディング技術は、たとえば工業調査会
発行、ｒＩＣ化実装技術」、日本マイクロエレクトロニ
クス協会績、１９８０年１月１５日発行、Ｐ、　９９〜
１０３に示されている。
［発明の目的］ 本発明の目的は半導体装置のボンディングワイヤの電気
的抵抗を低減することのできる技術を提１共することに
ある。
本発明の他の目的は、リード部の幅を大きくすることを
防止することのできる技術を提供することにある。
本発明の他の目的は高集積化した半導体装置のペレット
とリード部の電気的接続に関し有効な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明Ｒ１１ｌの記述および添付図面から明らかになるであ
ろう。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、リード部の長さ方向の同一直線上に複数本の
ワイヤをボンディングすることにより、前記目的を達成
するものである。
［実施例１］ 第１図（ａｌ、（ｂｌは、それぞれ本発明によるボンデ
ィング方法の一実施例の工程を順次示す斜視図、第２図
は本発明によるボンディング方法によりボンディングさ
れたペレットおよびリード部の部分平面図である。
この実施例においては、まず第１図ｆａｌに示すように
ペレット１のボンディングパッド２に第１ワイヤ３の端
部をボンディングした後、他方の端部をリードフレーム
のリード部４の長さ方向のベレット１寄りにボンディン
グし、第１ワイヤ３のボンディングを完了する。
次に第１図（ｂｌに示すようにボンディングパッド２に
第２ワイヤ５の端部をボンディングした後、第１ワイヤ
３に接触しないようループ高さを該第１ワイヤ３のそれ
よりも十分高くとった上で第２ワイヤ５の他方の端部を
リード部４の長さ方向の前記第１ワイヤ３と同一直線上
でかつ該第１ワイヤ３のボンディング位置よりもペレッ
ト２から離れた位置にボンディングし、第２ワイヤ５の
ボンディングを完了する。
本実施例の特徴は第１ワイヤ３および第２ワイヤ５のリ
ード部側の端部をリード部の長さ方向の同一直線上にボ
ンディングし、一方の端部は同一ペレットにボンディン
グしたことにある。
すなわち、本実施例に示すボンディング方法によりリー
ド部４の幅を広くすることなく、同一リード部４上に複
数のワイヤ３．５がボンディングできるため、電気的抵
抗を低減することができるのである。
また、第１ワイヤ３と第２ワイヤ５のループ高さが異な
っているためワイヤのシッートをより確実に防止するこ
とができる。
この実施例は電源線（たとえば５Ｖ、ＯＶ）のワイヤの
抵ｔＪｔが問題となるような場合に有効である。
［実施例２］ 第３図は本発明によるボンディング方法の他の実施例を
示す平面図である。
この実Ｊｅｉ例においては、まずペレット１のボンディ
ングパッド６に第１ワイヤ３の端部をボンディングした
後、他方の端部をリード部４の長さ方向ペレットｌ寄り
にボンディングし第１ワイヤ３のボンディングを完了す
る。
次にペレットｌの別のボンディングパッド７に第２ワイ
ヤ５の端部をボンディングした後、第１ワイヤ３に接触
しないようループ高さをコ亥第１ワイヤ３のそれよりも
十分高くとった上で第２ワイヤ５の他方の端部をリード
部４の長さ方向の前記第１ワイヤ３と同一直線上でかつ
該第１ワイヤ３のボンディング位置よりもペレット２か
ら離れた位置にボンディングし、第２ワイヤ５のボンデ
ィングを完了する。
本実施例２が実施例１と異なる点は、第１ワイヤ３およ
び第２ワイヤ５によって電気的に接続されるペレット側
のボンディングパッドが異なるパッドであることにある
。
すなわち、本実施例２に示すボンディング方法により、
リード部４の幅を広くすることなく複数のボンディング
パット“６．７との電気的接続が可能となる。
［効果］ （ｌ）、リード部の長さ方向の同一直線上に複数のワイ
ヤをボンディングすることによりリード部の幅を広くす
ることなく複数のワイヤをボンディングすることができ
る。　　　　　− （２）、ペレット側のボンディングパッドを同一パッド
にすることにより、ボンディングワイヤの電気的抵抗を
低減することができる。
（３）、複数のワイヤのループ高さをそれぞれ異ならせ
ることにより、ワイヤのシッートをより確実に防止する
ことができる。
（４１，一つのリード部で複数のワイヤをボンディング
することができるため、リード部の本数を減少でき、半
導体装置が小型化、高集積化してもリード部の成形、加
工が容易である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、リードに替えて、セラミック基板上に形成さ
れた、たとえばＡ　ｕ　／　Ｎ　ｉ　／　Ｍ　ｏの３層
積層構造の配線層を用いる場合にも、本発明は有効であ
る。また、複数本のワイヤのループ高さは同じにするこ
ともでき、特にワイヤに絶縁性被膜を被覆することによ
り、同一ループ高さでもワイヤシッートを防止できる。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるリードフレームを用
いたワイヤボンディングに適用した場合について説明し
たが、それに限定されるものではなく、たとえば、セラ
ミックパッケージ上に形成された外部導電部用のリード
配線上にワイヤボンディングする場合等にも適用できる
。
【図面の簡単な説明】
第１図（ａｌ、世）はそれぞれ本発明による実施例１で
あるボンディング方法の工程を順次示す斜視図、第２図
は本発明による実施例１であるボンディング方法により
ボンディングされたペレットおよびリード部の部分平面
図、 第３図は本発明による実施例２であるボンディング方法
によりボンディングされたペレットおよびリード部の部
分平面図である。 ｌ・・・ペレット、２・・・ボンディングパッド、３・
・・第１ワイヤ、４・・・リード部、５・・・第２ワイ
ヤ、６・・・ボンディングパッド、７・・・ボンディン
グパソ下。 第　　１　　図 （（Ｌ）

Claims (1)

  1. 【特許請求の範囲】 １、半導体装置のペレットと外部導電部用のリード部と
    をワイヤで接続するワイヤボンディング方法において、
    リード部の長さ方向の同一直線上に複数本のワイヤをボ
    ンディングすることを特徴とするボンディング方法。 ２、ペレット側のボンディングパッドが同一パッドであ
    ることを特徴とする特許請求の範囲第１項記載のボンデ
    ィング方法。 ３、複数本のワイヤのループ高さが互いに異なることを
    特徴とする特許請求の範囲第１項または第２項記載のボ
    ンディング方法。
JP59164958A 1984-08-08 1984-08-08 ボンデイング方法 Pending JPS6143436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164958A JPS6143436A (ja) 1984-08-08 1984-08-08 ボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164958A JPS6143436A (ja) 1984-08-08 1984-08-08 ボンデイング方法

Publications (1)

Publication Number Publication Date
JPS6143436A true JPS6143436A (ja) 1986-03-03

Family

ID=15803092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164958A Pending JPS6143436A (ja) 1984-08-08 1984-08-08 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS6143436A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205541A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JPH03209733A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd 半導体装置
JPH05144859A (ja) * 1991-11-18 1993-06-11 Toowa Kk 電子部品の樹脂封止成形方法
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
JP2008047679A (ja) * 2006-08-15 2008-02-28 Yamaha Corp 半導体装置及びワイヤーボンディング方法
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205541A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JPH03209733A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd 半導体装置
JPH05144859A (ja) * 1991-11-18 1993-06-11 Toowa Kk 電子部品の樹脂封止成形方法
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
JP2008047679A (ja) * 2006-08-15 2008-02-28 Yamaha Corp 半導体装置及びワイヤーボンディング方法
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
JP2004071947A (ja) 半導体装置
JPH04348045A (ja) 半導体装置及びその製造方法
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JPS6143436A (ja) ボンデイング方法
JPH09120974A (ja) 半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JPH0287637A (ja) 半導体集積回路装置の製造方法
JPH01137660A (ja) 半導体装置
JPH0256942A (ja) 半導体装置
JPH02133942A (ja) セラミックチップキャリア型半導体装置
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP2507852B2 (ja) 半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH0546271Y2 (ja)
JP2990120B2 (ja) 半導体装置
KR20010004527A (ko) 칩 스캐일 패키지
JP2636808B2 (ja) 半導体装置
JPH0714657U (ja) 半導体装置
JP2581278B2 (ja) 半導体装置
JPS615537A (ja) 半導体装置
JPS6143437A (ja) 半導体装置