JPS615537A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS615537A JPS615537A JP59125172A JP12517284A JPS615537A JP S615537 A JPS615537 A JP S615537A JP 59125172 A JP59125172 A JP 59125172A JP 12517284 A JP12517284 A JP 12517284A JP S615537 A JPS615537 A JP S615537A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- pellets
- pellet
- unit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の小型化に適用して有効な技術に
関するもので、たとえばマルチチップ型の半導体装置に
適用して特に有効な技術に関するものであるわ 〔背景技術〕 多数のペレット又はＩＣを同一基板に塔載してなる半導
体装置である、いわゆるマルチチップモ゛ジュールは、
通常はガラス、ガラスエポキシまたはセラミック等の基
板上に、多数のペレット又はＩＣを塔載して形成されて
なるものである。以降、ペレットに限定して説明するも
のとする。前記半導体装置では、ペレット取付部および
該ペレット取付部周囲に形成されている配線が、銅等の
金属をエツチング等の方法で同一基板上に被着すること
により形成されているので、各ペレットはその周囲に配
線領域を確保した上で取り付けられる必要がある。その
ため、各ペレットの配線領域が広くなれば、それだけペ
レットを塔載する基板に配線のための広い面積が必要父
れるため、結果としてペレット塔載密度が小さいものと
なる。
関するもので、たとえばマルチチップ型の半導体装置に
適用して特に有効な技術に関するものであるわ 〔背景技術〕 多数のペレット又はＩＣを同一基板に塔載してなる半導
体装置である、いわゆるマルチチップモ゛ジュールは、
通常はガラス、ガラスエポキシまたはセラミック等の基
板上に、多数のペレット又はＩＣを塔載して形成されて
なるものである。以降、ペレットに限定して説明するも
のとする。前記半導体装置では、ペレット取付部および
該ペレット取付部周囲に形成されている配線が、銅等の
金属をエツチング等の方法で同一基板上に被着すること
により形成されているので、各ペレットはその周囲に配
線領域を確保した上で取り付けられる必要がある。その
ため、各ペレットの配線領域が広くなれば、それだけペ
レットを塔載する基板に配線のための広い面積が必要父
れるため、結果としてペレット塔載密度が小さいものと
なる。
特に、多数のペレットを同一基板上にほぼ一列に配列し
て塔載し、かつ各ペレットの周囲に形成されている配線
の接続の端子を、ペレットの列に対しほぼ平行な状態で
該ペレットの例の近傍に配列してなる半導体装置（ＬＣ
Ｄドライバーやイメージセンサ）の場合は、ペレットの
列に対して垂直な方向のペレット上面縁部に、配列され
ているポンディングパッドと前記配線の接続端子とを電
気的に導通させるためには、該ポンディングパッドとワ
イヤボンディングを行なえる位置にボンディングエリア
を有する配線を該ボンディングエリアを一端とし、かつ
前記接続端子を他端とするように連続して形成せしめる
必要がある。
て塔載し、かつ各ペレットの周囲に形成されている配線
の接続の端子を、ペレットの列に対しほぼ平行な状態で
該ペレットの例の近傍に配列してなる半導体装置（ＬＣ
Ｄドライバーやイメージセンサ）の場合は、ペレットの
列に対して垂直な方向のペレット上面縁部に、配列され
ているポンディングパッドと前記配線の接続端子とを電
気的に導通させるためには、該ポンディングパッドとワ
イヤボンディングを行なえる位置にボンディングエリア
を有する配線を該ボンディングエリアを一端とし、かつ
前記接続端子を他端とするように連続して形成せしめる
必要がある。
配線を連続して形成せしめるには、まずペレットに近接
して形成されているボンディングエリアから隣接するペ
レット方向に向って所定長さの配線を延長せしめた後、
ペレットの列に対しほぼ垂直な方向に曲げ、それを延長
せしめることによす対応する端子と連結させることで形
成することが苛能となる。
して形成されているボンディングエリアから隣接するペ
レット方向に向って所定長さの配線を延長せしめた後、
ペレットの列に対しほぼ垂直な方向に曲げ、それを延長
せしめることによす対応する端子と連結させることで形
成することが苛能となる。
従って、ペレットの列に対し垂直方向に配列されている
前記ポンディングパッドが多い場合は、前記配線が並列
に形成されることになるため必然的に隣接するペレット
の方向に延長せられる配線の長さを伸ばさざるを得なく
なり、その結果ペレッ・ト間の距離は長くなり、ペレッ
トの塔載密度が減少していくことになる。
前記ポンディングパッドが多い場合は、前記配線が並列
に形成されることになるため必然的に隣接するペレット
の方向に延長せられる配線の長さを伸ばさざるを得なく
なり、その結果ペレッ・ト間の距離は長くなり、ペレッ
トの塔載密度が減少していくことになる。
それ故、ペレット列にほぼ平行に配列形成されている配
線の接続端子間の距離を狭めることにより、該接続端子
の高密度化を行なうことが技術的に可能であっても、ペ
レット間隔を狭めることができないことにより半導体装
置の高密度化も不可能であるという問題が本発明者によ
り見い出された。
線の接続端子間の距離を狭めることにより、該接続端子
の高密度化を行なうことが技術的に可能であっても、ペ
レット間隔を狭めることができないことにより半導体装
置の高密度化も不可能であるという問題が本発明者によ
り見い出された。
本発明の目的は・複数のＳＬ／ットを塔載してなる
−半導体装置の小型化に適用して有効な技術
を提供 １することにある。
−半導体装置の小型化に適用して有効な技術
を提供 １することにある。
本発明の前記ならび番；その他の目的と新規な特徴は１
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば１次の通りである。
を簡単に説明すれば１次の通りである。
すなわち、複数のペレットを塔載してなる半導体装置に
おいて、ペレットと電気的導通番とるため該ペレット周
囲に形成されている配線領域を、隣接するペレット同志
の間で互いに重ね合せることにより、または、隣接する
ペレット間に形成されている配線領域をペレット塔載面
より上方に位置せしめることにより、ペレット間距離を
小さくすることができることによって、前記目的を有効
に達成することができるものである。
おいて、ペレットと電気的導通番とるため該ペレット周
囲に形成されている配線領域を、隣接するペレット同志
の間で互いに重ね合せることにより、または、隣接する
ペレット間に形成されている配線領域をペレット塔載面
より上方に位置せしめることにより、ペレット間距離を
小さくすることができることによって、前記目的を有効
に達成することができるものである。
〔実施例１〕
第１図は、本発明による実施例１である半導体装置の概
略を手す平面図である。
略を手す平面図である。
本実施例１の半導体は、２つのペレットｌおよび１ａを
１図中横方向に配列して塔載してなるもので、該ペレッ
ト下面縁部には、ペレット配列方向である横方向に一列
、該左右両縁部である縦方向に対向する２列のポンディ
ングパッド２が形成されており、その周囲には各ポンデ
ィングパッド２に近接する位置からペレット近傍に配線
されている接続端子３まで延長する配線４が形成されて
いるものである。なお、接続端子３はペレット列に対し
ほぼ平行に配列形成されている。また、ポンディングパ
ッドと配線４ａとを電気的に接続す。
１図中横方向に配列して塔載してなるもので、該ペレッ
ト下面縁部には、ペレット配列方向である横方向に一列
、該左右両縁部である縦方向に対向する２列のポンディ
ングパッド２が形成されており、その周囲には各ポンデ
ィングパッド２に近接する位置からペレット近傍に配線
されている接続端子３まで延長する配線４が形成されて
いるものである。なお、接続端子３はペレット列に対し
ほぼ平行に配列形成されている。また、ポンディングパ
ッドと配線４ａとを電気的に接続す。
るボンディングワイヤを示しである。
本実施例１の半導体装置は、第１図の右側に示す、図中
下方にくびれた六角形のポリイミドフィルム５の上面に
塔載されているペレット１とその周囲に形成されている
配線４とで構成される、フィルムをキャリアとする半導
体装置を単位装置６とし、他のペレット１ａを塔載する
単位装置の６８の配線領域の上に前記単位装置６の配線
領域を互いに重ね合せて形成されてなるものである。
下方にくびれた六角形のポリイミドフィルム５の上面に
塔載されているペレット１とその周囲に形成されている
配線４とで構成される、フィルムをキャリアとする半導
体装置を単位装置６とし、他のペレット１ａを塔載する
単位装置の６８の配線領域の上に前記単位装置６の配線
領域を互いに重ね合せて形成されてなるものである。
第２図は１本実施例１の半導体装置番；おける、２つの
単位装置の配線形成領域が重なっている状態を示す。第
１図のｎ−ｎ線上で切断した際の拡大部分断面図である
。
単位装置の配線形成領域が重なっている状態を示す。第
１図のｎ−ｎ線上で切断した際の拡大部分断面図である
。
第２図では、ペレット１を塔載してなる単位装置６の配
線領域を、ペレット１ａを塔載してなる他の単位装置６
ａの配線形成領域の上に重ねることにより、丁度単位装
置６ａの配線４が２枚のポリイミドフィルムを挾れてい
る状態が示しである。
線領域を、ペレット１ａを塔載してなる他の単位装置６
ａの配線形成領域の上に重ねることにより、丁度単位装
置６ａの配線４が２枚のポリイミドフィルムを挾れてい
る状態が示しである。
前記単位装置６におけるペレット１は、ポリイミドフィ
ルム５上面に接着剤１０で取り付けられており、配線４
は銅等の金属をエツチングする等の方法で形成され、さ
らに該配線４のボンディングエリアとペレット１のポン
ディングパッド２とは金等のワイヤ７で電気的に接続さ
れた後、ペレット部がエポキシ樹脂等からなる絶縁層８
で被覆されてなるものである。該単位装置６は、ハンダ
付等によるアウターボンディングにより回路基板１１に
固着されるものとする。
ルム５上面に接着剤１０で取り付けられており、配線４
は銅等の金属をエツチングする等の方法で形成され、さ
らに該配線４のボンディングエリアとペレット１のポン
ディングパッド２とは金等のワイヤ７で電気的に接続さ
れた後、ペレット部がエポキシ樹脂等からなる絶縁層８
で被覆されてなるものである。該単位装置６は、ハンダ
付等によるアウターボンディングにより回路基板１１に
固着されるものとする。
以上説明した如く、本実施例１の半導体装置は、はぼ同
一平面上に配線を形成してなる同種の半導体装置に比べ
、重ねられた配線領域の長さ分だけ隣接するペレット１
と１８とを接近させることができ、小型化もできるもの
である。また、キャリアがフィルムであるため、非常に
薄型でかつ変形容易であるという性質も備えている。
一平面上に配線を形成してなる同種の半導体装置に比べ
、重ねられた配線領域の長さ分だけ隣接するペレット１
と１８とを接近させることができ、小型化もできるもの
である。また、キャリアがフィルムであるため、非常に
薄型でかつ変形容易であるという性質も備えている。
〔実施例２〕
第３図は１本発明による実施例２である半導体装置の概
略を示す部分断面図である。
略を示す部分断面図である。
本実施例の半導体装置は、前記実施例１で説明した単位
装置の複数を、丁度各配線形成領域を重ねずに、各単位
装置のポリイミドの端部を互いに連結する形状からなる
一枚のポリイミドフィルムで形成されてなるものであ−
っで、隣接するペレット１および１ａの間に形成され゛
ている配線形成領域のポリイミドフィルムを持ち上げて
、ペレット塔載基板面より上方に位置せしめることによ
り、ペレット１および１ａを接近せしめたものである。
装置の複数を、丁度各配線形成領域を重ねずに、各単位
装置のポリイミドの端部を互いに連結する形状からなる
一枚のポリイミドフィルムで形成されてなるものであ−
っで、隣接するペレット１および１ａの間に形成され゛
ている配線形成領域のポリイミドフィルムを持ち上げて
、ペレット塔載基板面より上方に位置せしめることによ
り、ペレット１および１ａを接近せしめたものである。
なお、前記半導体装置は、その形状保持のため保持板９
の上に形成されぞいる。
の上に形成されぞいる。
本実施例２の半導体装置は１．一枚のポリイミドフィル
ム上に形成されている以外は、前記実施例１に示す半導
体装置とほぼ同様のものである。
ム上に形成されている以外は、前記実施例１に示す半導
体装置とほぼ同様のものである。
【実施例３〕
第４図は、本発明の実施例３である半導体装置の概略を
示す部分断面図である。
示す部分断面図である。
本実施例３の半導体装置は、前記実施例２の半導体装置
と基本的に同一のものであるが、本実施例３の方が配線
４の数が多い上に、実施例２の場合より隣接するペレッ
ト１および１ａの間隔を、さらに接近させた構造からな
るものである。
と基本的に同一のものであるが、本実施例３の方が配線
４の数が多い上に、実施例２の場合より隣接するペレッ
ト１および１ａの間隔を、さらに接近させた構造からな
るものである。
また、本実施例３の半導体装置では、ペレット塔載面よ
り上方に位置せしめた配線形成領域のポリイミドフィル
ムが、第４図に示すようにその裏面を互いに接して形成
されており、さらにその表面およびペレット等を被覆す
る絶縁層８が形成されているものである。
り上方に位置せしめた配線形成領域のポリイミドフィル
ムが、第４図に示すようにその裏面を互いに接して形成
されており、さらにその表面およびペレット等を被覆す
る絶縁層８が形成されているものである。
本実施例３は、隣接するペレットｌおよび１８間に多数
の配線４が形成されている、複数の高集積度のペレット
を高密度に塔載してなる半導体装置に適しているもので
あり、高集積度の半導体装置を大巾に小型化できる。
の配線４が形成されている、複数の高集積度のペレット
を高密度に塔載してなる半導体装置に適しているもので
あり、高集積度の半導体装置を大巾に小型化できる。
〔実施例４〕
第５図は、本発明による実施例４である半導体装置の概
略を示す平面図である。
略を示す平面図である。
本実施例４の半導体は、２つの半導体装置たとえばＦ
ｌａｔ Ｐ ａｃｋ Ｐ ａｃｋａｇｅ型半導体装置（
以下ＦＰＰという）および１２ａを図中横方向に配列し
て塔載してなるもので、該ＰＰＰ下面縁部には、ＰＰＰ
配列方向である横方向に一列、該左右両縁部である縦方
向に対向する２列のリード１３が形成されており、その
周囲には各リート１３に配列されている接続端子３まで
延長する配線４が形成されているものである。なお、接
続端子３はＦＰＰ列に対しほぼ平行に配列形成されてい
る。また、ポンディングパッドと配線４ａとを電気的に
接続するボンディングワイヤを示しである。
ｌａｔ Ｐ ａｃｋ Ｐ ａｃｋａｇｅ型半導体装置（
以下ＦＰＰという）および１２ａを図中横方向に配列し
て塔載してなるもので、該ＰＰＰ下面縁部には、ＰＰＰ
配列方向である横方向に一列、該左右両縁部である縦方
向に対向する２列のリード１３が形成されており、その
周囲には各リート１３に配列されている接続端子３まで
延長する配線４が形成されているものである。なお、接
続端子３はＦＰＰ列に対しほぼ平行に配列形成されてい
る。また、ポンディングパッドと配線４ａとを電気的に
接続するボンディングワイヤを示しである。
本実施例４の半導体装置は、第５図の右側に示す、図中
下方にくびれだ六角形のポリイミドフィルム５の上面に
塔載されているＰＰＰ］２とその周囲に形成されている
配線４とで構成される、フィルムをキャリアとする半導
体装置装置を単位実装装置６とし、他のＦＰＰ １２
ａを塔載する単位実装装置６ａの配線領域の上に前記単
位実装装置６の配線領域を互いに重ね合せて形成されて
なるものである。
下方にくびれだ六角形のポリイミドフィルム５の上面に
塔載されているＰＰＰ］２とその周囲に形成されている
配線４とで構成される、フィルムをキャリアとする半導
体装置装置を単位実装装置６とし、他のＦＰＰ １２
ａを塔載する単位実装装置６ａの配線領域の上に前記単
位実装装置６の配線領域を互いに重ね合せて形成されて
なるものである。
第２図は、本実施例４の半導体装置における、２つの単
位実装装置の配線形成領域が重なっている状態を示す、
第５図のＶｌ−Ｖ１線上で切断した際の拡大部分断面図
である。
位実装装置の配線形成領域が重なっている状態を示す、
第５図のＶｌ−Ｖ１線上で切断した際の拡大部分断面図
である。
第６図°では、ＦＰＰ１２を塔載してなる単位実装装置
６の配線領域を、ペレット１ａを塔載してなる他の単位
実装装置６ａの配線形成領域の上に重ねることにより、
丁度単位実装装置６・挑配線４が２枚のポリイミドフィ
ルムを挾れている状態が示しである。該単位実装装置６
は、ハンダ付等によるアウターボンディングにより、回
路基板１１に固着されるものとする。
６の配線領域を、ペレット１ａを塔載してなる他の単位
実装装置６ａの配線形成領域の上に重ねることにより、
丁度単位実装装置６・挑配線４が２枚のポリイミドフィ
ルムを挾れている状態が示しである。該単位実装装置６
は、ハンダ付等によるアウターボンディングにより、回
路基板１１に固着されるものとする。
以上説明した如く、本実施例１の半導体装置は、はぼ同
一平面上に配線を形成してなる同種の半導体装置に比べ
、重ねられた配線領域の長さ分だけ隣接するＦＰＰ １
と１８とを接近させることができ、小型化できるもので
ある。また、キャリアがフィルムであるため、非常に薄
型で、かつ変形容易であるという性質も備えている。
一平面上に配線を形成してなる同種の半導体装置に比べ
、重ねられた配線領域の長さ分だけ隣接するＦＰＰ １
と１８とを接近させることができ、小型化できるもので
ある。また、キャリアがフィルムであるため、非常に薄
型で、かつ変形容易であるという性質も備えている。
〔実施例５］
第７図は、本発明による実施例５である半導体装置の概
略を示す部分断面図である。
略を示す部分断面図である。
本実施例の半導体装置は、前記実施例４で説明した単位
装置の複数を、丁度各配線形成領域を重ねずに、各単位
装置のポリイミドの端部を互いに連結する形状からなる
一枚のポリイミドフィルムで形成されてなるものであっ
て、隣接するＰＰＰ１２および１２ａの間に形成されて
いる配線形成領域のポリイミドフィルムを持ち上げて、
塔載基板面より上方に位置せしめることにより、ＰＰＰ
１２および１２ａを接近せしめたものである。なお、前
記半導体装置は、その形状保持のため保持板９の上に形
成されている。
装置の複数を、丁度各配線形成領域を重ねずに、各単位
装置のポリイミドの端部を互いに連結する形状からなる
一枚のポリイミドフィルムで形成されてなるものであっ
て、隣接するＰＰＰ１２および１２ａの間に形成されて
いる配線形成領域のポリイミドフィルムを持ち上げて、
塔載基板面より上方に位置せしめることにより、ＰＰＰ
１２および１２ａを接近せしめたものである。なお、前
記半導体装置は、その形状保持のため保持板９の上に形
成されている。
本実施例５の半導体装置は、一枚のポリイミド７′’／
１ｚＡｌ″＠ｊｌｔｂｉ”ｂ゛−６Ｊ！４＊ｔ −＊
” ” ＊ ＠ ｐｌに示す半導体装置とほぼ
同様のものである。 １（実施例６〕 第８図は、本発明の実施例６である半導体装置の概略を
示す部分断面図である。
１ｚＡｌ″＠ｊｌｔｂｉ”ｂ゛−６Ｊ！４＊ｔ −＊
” ” ＊ ＠ ｐｌに示す半導体装置とほぼ
同様のものである。 １（実施例６〕 第８図は、本発明の実施例６である半導体装置の概略を
示す部分断面図である。
本実施例６の半導体装置は、前記実施例５の半導体装置
と基本的に同一のものであるが、本実施例６の方が配線
４の数が多い上に、実施例５の場合より隣接するＦＰＰ
１２および１２ａの間隔を、さらに接近させた構造から
なるものである。
と基本的に同一のものであるが、本実施例６の方が配線
４の数が多い上に、実施例５の場合より隣接するＦＰＰ
１２および１２ａの間隔を、さらに接近させた構造から
なるものである。
また、本実施例６の半導体装置では、ペレット塔載面よ
り上方に位置せしめた配線形成領域のポリイミドフィル
ムが、第８図に示すようにその裏面を互いに接して形成
されておる。
り上方に位置せしめた配線形成領域のポリイミドフィル
ムが、第８図に示すようにその裏面を互いに接して形成
されておる。
本実施例６は、隣接するＦＰＰ間に多数の配線４が形成
されている複数の高集積度のペレットを高密度に塔載し
てなる半導体装置に適しているものであり、高集積度の
半導体装置を大巾に小型化できる。
されている複数の高集積度のペレットを高密度に塔載し
てなる半導体装置に適しているものであり、高集積度の
半導体装置を大巾に小型化できる。
（１）複数のペレットを塔載してなる半導体装置におい
て、ペレット周囲に形成されている配線領域を、隣接す
るペレットどうしで互いに重ね合せることにより、隣接
するペレット間距離を小さくすることができるめで、ペ
レットを高密度で塔載してなる半導体装置を提供するこ
とができる。
て、ペレット周囲に形成されている配線領域を、隣接す
るペレットどうしで互いに重ね合せることにより、隣接
するペレット間距離を小さくすることができるめで、ペ
レットを高密度で塔載してなる半導体装置を提供するこ
とができる。
（２）１または２以上のペレットが塔載されている半導
体装置を単位装置として、予め用意しておくことにより
、任意のペレット数および形状からなる前記（１）に記
載する半導体装置を容易に製造することができる。
体装置を単位装置として、予め用意しておくことにより
、任意のペレット数および形状からなる前記（１）に記
載する半導体装置を容易に製造することができる。
（３）予め単位装置のみを製造しておくことにより、前
記（１）の半導体装置が容易に製造することができるの
で、該半導体装置の製造の自動化が容易である。
記（１）の半導体装置が容易に製造することができるの
で、該半導体装置の製造の自動化が容易である。
（４）複数のペレットを塔載してなる半導体装置におい
て、隣接するペレットの間に形成されている配線領域を
、ペレット取付面より上方に位置せしめることにより、
隣接するペレット間の距離を小さくすることができるの
で、ペレットを高密度で塔載してなる半導体装置を提供
することができる。
て、隣接するペレットの間に形成されている配線領域を
、ペレット取付面より上方に位置せしめることにより、
隣接するペレット間の距離を小さくすることができるの
で、ペレットを高密度で塔載してなる半導体装置を提供
することができる。
（５）半導体装置をプラスチックフィルムをキャリアに
用いて製造することにより、薄型の変形自在な半導体装
置を提供することができる。
用いて製造することにより、薄型の変形自在な半導体装
置を提供することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記実施例１
では、１つのペレットを塔載している単位装置が２つ用
いられている例について示したが、これに限るものでな
いことは言うまでもなく、３以上の単位装置を同様に重
ね合せて形成するものに適用して、一段と大きな効果が
発揮できるものである。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記実施例１
では、１つのペレットを塔載している単位装置が２つ用
いられている例について示したが、これに限るものでな
いことは言うまでもなく、３以上の単位装置を同様に重
ね合せて形成するものに適用して、一段と大きな効果が
発揮できるものである。
また、前記各実施例では、ペレットを一列に配列したも
のについて説明したが、２列以上からなるものであって
も、また必ずしも直線上に配列するものでなくともよい
ことは言うまでもない。
のについて説明したが、２列以上からなるものであって
も、また必ずしも直線上に配列するものでなくともよい
ことは言うまでもない。
なお、キャリアとしてはポリイミドフィルムを用いたも
のを示したが、他の梗脂のフィルムでもよく、またフィ
ルムでなくともよい。
のを示したが、他の梗脂のフィルムでもよく、またフィ
ルムでなくともよい。
さらに、半導体装置として、絶縁層で被覆されているも
のを示したが、必ずしも該絶縁層を形成する必要はない
。
のを示したが、必ずしも該絶縁層を形成する必要はない
。
また、本願の説明は前述の通りペレットに限ったが、ペ
レットをＩＣに置きかえ、ワイヤーボンディングをアウ
ターリードボンディングに置きかえれば、ＩＣによる実
施例の説明となる。
レットをＩＣに置きかえ、ワイヤーボンディングをアウ
ターリードボンディングに置きかえれば、ＩＣによる実
施例の説明となる。
第１図は、本発明による実施例１である半導体装置の概
略を示す平面図。 第２図は、前記実施例１の半導体装置の部分拡大断面図 第３図は、本発明による実施例２である半導体装置を示
す部分断面図、 第４図は、本発明による実施例３である半導体装置を示
す部分断面図である。 第５図〜第８図は第１図〜第４図において、ペレットを
ＩＣに置き換えた部分拡大図である。 ■、１ａ・・・ペレット、２・・・ポンディングパッド
。 ３・・・接続端子、４・・配線、５・・・ポリイミドフ
ィル第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 ｔＬ
略を示す平面図。 第２図は、前記実施例１の半導体装置の部分拡大断面図 第３図は、本発明による実施例２である半導体装置を示
す部分断面図、 第４図は、本発明による実施例３である半導体装置を示
す部分断面図である。 第５図〜第８図は第１図〜第４図において、ペレットを
ＩＣに置き換えた部分拡大図である。 ■、１ａ・・・ペレット、２・・・ポンディングパッド
。 ３・・・接続端子、４・・配線、５・・・ポリイミドフ
ィル第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 ｔＬ
Claims (1)
- 【特許請求の範囲】 １、単一の回路基板上に複数のＩＣ又はペレットが塔載
されてなる半導体装置において、隣接するペレット又は
ＩＣの周囲の互いに独立しているところの配線領域が、
重なり合った状態で形成されていることを特徴とする半
導体装置。 ２、配線領域を有する基板がフレキシブルフィルムであ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 ３、回路基板の同一平面上に複数のペレット又はＩＣが
塔載されてなる半導体装置において、隣接するペレット
又はＩＣ間の配線領域が、折り曲げてペレット又はＩＣ
取付平面を離脱して、位置する状態で形成されているこ
とを特徴とする半導体装置。 ４、回路基板が一枚のフレキシブルフィルムであること
を特徴とする特許請求の範囲第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125172A JPS615537A (ja) | 1984-06-20 | 1984-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125172A JPS615537A (ja) | 1984-06-20 | 1984-06-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615537A true JPS615537A (ja) | 1986-01-11 |
Family
ID=14903668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125172A Pending JPS615537A (ja) | 1984-06-20 | 1984-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615537A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6763578B2 (en) | 1988-09-30 | 2004-07-20 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| US6983536B2 (en) | 1991-06-04 | 2006-01-10 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
-
1984
- 1984-06-20 JP JP59125172A patent/JPS615537A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6763578B2 (en) | 1988-09-30 | 2004-07-20 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| US6983536B2 (en) | 1991-06-04 | 2006-01-10 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| US7396763B2 (en) | Semiconductor package using flexible film and method of manufacturing the same | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPS615537A (ja) | 半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| KR20040078807A (ko) | 볼 그리드 어레이 적층 패키지 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JPH02229461A (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0331086Y2 (ja) | ||
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPS60200559A (ja) | メモリモジュール | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JPS63175454A (ja) | 半導体モジュール | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JPH0125973Y2 (ja) | ||
| JPS63122131A (ja) | 半導体装置用キヤリアテ−プ | |
| JPS6236385B2 (ja) | ||
| JPH04154157A (ja) | 半導体装置の製造方法 |