JPS63122131A - 半導体装置用キヤリアテ−プ - Google Patents

半導体装置用キヤリアテ−プ

Info

Publication number
JPS63122131A
JPS63122131A JP61267534A JP26753486A JPS63122131A JP S63122131 A JPS63122131 A JP S63122131A JP 61267534 A JP61267534 A JP 61267534A JP 26753486 A JP26753486 A JP 26753486A JP S63122131 A JPS63122131 A JP S63122131A
Authority
JP
Japan
Prior art keywords
leads
semiconductor device
insulating film
carrier tape
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61267534A
Other languages
English (en)
Inventor
Yoshiaki Wakashima
若島 喜昭
Hirohito Kawagoe
川越 紘人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61267534A priority Critical patent/JPS63122131A/ja
Publication of JPS63122131A publication Critical patent/JPS63122131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、半導体装置、特に、テープキャリア方式の半
導体装置に適用して有効な技術に関するものである。
〔従来の技術〕
テープキャリア方式(又はTAB :工ape Aut
maLed B onding方式)を採用する半導体
装置は。
次のように構成されている。半導体装置は、半導体チッ
プの外部端子(ポンディングパッド)の上部に突起電極
(バンプ)を介在させてリードを接続し、このリードを
基板の配線に接続している。リードは、フィルムテープ
上に形成され、そのインナーリード部を突起電極に接続
している。突起W1極とインナーリードとの接続は、ボ
ンディングツールで適度な加圧及び加熱をし、突起電極
の表面とインナーリードの表面のメッキ層とを溶融する
ことにより行われる。この突起電極とインナーリード部
との接続部分は、電気的及び機械的信頼性を確保するた
めに、エポキシ樹脂等で樹脂封止(保護)されている。
この樹脂封止は、ポツティング技術で行われる。
この種のテープキャリア方式を採用する半導体装置は、
量産に最適でしかも薄型化できる特徴を有している。
なお、テープキャリア方式を採用する半導体装置につい
ては、例えば1日経マグロウヒル社発行。
日経マイクロデバイス、1986年3月号、pp、12
8〜135に記載されている。
〔発明が解決しようとする問題点〕
本発明者は、かかる技術を検討した結果、前記テープキ
ャリア方式を採用する半導体装置において1次の問題点
が生じることを見出した。
前記半導体チップの端子数(突起電極とリードとの接続
数)が増加するに伴ない、半導体装置用キャリアテープ
上に設けられているリード間の間隔が狭くなる。例えば
100μmm、80μmm位に狭くなる。このような狭
い所定の間隔でリードをハンドリングする時に、リード
の少しの位置ずれによりリードの短絡、接続強度不足、
接続不良等の電気的及び機械的不良等が生じる。
本発明の目的は、テープキャリア方式の半導体装置にお
いて、電気的及び機械的信頼性を向上することが可能な
技術を提供することにある。
本発明の他の目的は、テープキャリア方式の半導体装置
において、突起電極とリード部との接続不良を防止する
ことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を説明すれば、下記のとおりである。
テープキャリア方式の半導体装置用キャリアテープにお
いて、各リードのインナーリードの先端部を電気絶縁性
フィルム面上に固定したものである。
〔作 用〕
上記した手段によれば、前記各リードのインナーリード
の先端部を電気絶縁性フィルム面上に固定したことによ
り、キャリアテープの作成時にそのインナーリードの変
形を防止することができる。
また、キャリアテープのボンディング時にインナーリー
ドの先端部が固定されているので、リードの位置ずれを
防止することができ、リードの短絡、接続強度不足、接
続不良等の電気的及び機械的不良等を防止することがで
きる。これにより、半導体装置の電気的及び機械的信頼
性を向上することができる。
以下、本発明の構成について、テープキャリア方式の半
導体装置に本発明を適用した一実施例と共に説明する。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
本発明の一実施例であるキャリアテープを適用した半導
体装置を第1図(要部斜視図)で示し、第1図の■−■
線で切った断面を第2図に示す。
本実施例のテープキャリア方式の半導体装置は、第1図
に示すように、絶縁性基板1の塔載面の配線2に、突起
電極4及びリード5を介して半導体チップ3を接続して
いる。
絶縁性基板1の塔載面の配線2は、例えば銅等の導電性
材料で形成されている。配線2の表面には1図示しない
が、接着金属としての半田層がメッキされている。
半導体チップ3は1図示されていないが、素子形成面に
外部端子(ポンディングパッド)が設けられている。外
部端子は、半導体チップ3内に延在する配線と同一導電
性材料、例えば、アルミニウム膜又は所定の添加物(C
u、 Si)が含有されるアルミニウム膜で形成される
この外部端子の上部には、バリアメタルIt(図示して
いない)を介して、前記突起電極4が設けられている。
突起電極4は、方形状の半導体チップ3の夫々の周辺に
規則的に複数配置された外部端子の上部に夫々設けられ
ている。突起電極4は。
例えば、金(Au)で構成されている。また、突起電極
4は、銅(Cu)で構成してもよい。
突起電極4の上部には、前記リード5のインナーリード
5Aが接続されるように構成されている。
リード5のアウターリード5Bは、前記配線2に接続さ
れている。リード5は、電気絶縁性フィルムテープ6の
第1リード支持部6Aの表面に規則的に配置され、接着
されている。そして、各インナーリード5Aの先端部は
、その配置間隔が、例えば、80μmlI+又は100
μ+amとなるように、電気絶縁性フィルム6からなる
第2リード支持部材(絶縁性フィルム)7の下面に規則
的に配置され、接着されている。前記リード5は1例え
ば、厚さ18〜35μmmの銅(Cu )箔に11(S
n)メッキ又は(Au)メッキしたものを用いる。フィ
ルムテープ6は、柔軟性を有する例えばポリイミド樹脂
、ガラスエポキシ樹脂等で構成されている。
少なくとも、前記突起電極4及びインナーリード部5A
は、第1図及び第2図に一点llA線で示す樹脂8で封
止されている。樹脂8は、例えば、ポリイミド樹脂を用
い、ポツテング技術で形成される。
前記突起S極4及びインナーリード5Aとの電気的接続
は、第3図(接続工程における半導体装置の要部断面図
)に示すように、真空吸着で半導体チップ3をステージ
9に固着し、突起電極4とインナーリード部5Aとをボ
ンディングツール10で接続する。ボンディングツール
10の加圧若しくは加熱は接続部分に均一になされる。
このように、各リード5のインナーリード5Aの先端部
を第2リード支持部材7の下面に規則的に配置して接着
することにより、キャリアテープの作成時にインナーリ
ード5Aの先端部が固定されているので、そのインナー
リード5Aの変形を防止することができる。
また、キャリアテープのボンディング時にインナーリー
ド5Aの先端部が固定されているので。
突起電極4との位置ずれを防止することができ。
リードの短絡、接続強度不足、接続不良等の電気接続的
及び機械的不良等を防止することができる。
また、これにより、半導体装置の組立の歩留りを向上す
ることができる。また、これにより、キャリアテープ製
作の歩留りを向上することができる。
前記突起電極4とインナーリード5Aとの接続不良を防
止することができるので、電気的信頼性を向上すること
ができる。
また、前記第2リード支持部材(f!!気絶縁性フィル
ム)7として、第4図に示すような四辺形リング状の形
状(イ図)、四辺形リングに十字が入った形状(0図)
、複数のタンザク状のものを四辺形状゛に配置したもの
(ハ図)等を用いることにより1組立後に半導体素子表
面に何らかの処理。
例えば、メモリソフトエラー防止のためのコーティング
、半導体の表面電荷除去のための紫外線照射等を行う場
合に、第2リード支持部材7を取り除かなくてもそのま
まその処理を行なうことができる。
また、前記第2リード支持部材7を、第5図に示すよう
に、電気絶縁性フィルムテープ6と一体に形成すること
もできる。そして、第6図(要部の断面図)に示すよう
に、半導体チップ3の突起電極4とインナーリード5A
の先端部とをボンディングする前に第2リード支持部材
フの吊り部7Aを取り除いてボンディング作業を容易に
する二 ゛ともできる。
また、必要に応じて前記電気絶縁性フィルムテープ6の
第1リード支持部6Aは省略して、第2リード支持部材
7のみにしてもよい。
以上1本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において1種々変形し得ることは勿論である
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すれば、次のと
おりである。
各リードのインナーリードの先端部を電気絶縁性フィル
ム(第2リード支持部材)の表面上に規則的に配置して
接着することにより、キャリアテープの作成時にインナ
ーリードの先端部が固定されているので、そのインナー
リードの変形を防止することができる。
また、キャリアテープのボンデング時にインナーリード
の先端部が固定されるので、半導体チップ上に設けられ
ている突起電極に対する位置ずれを防止することができ
、リードの短絡、接続強度不足、接続不良等の電気的及
び機械的不良等を防止することができる。また、これに
より、キャリアテープ製作の歩留りを向上することがで
きる。
また、これにより、半導体装置の組立の歩留りを向上す
ることができる。前記突起電極とインナーリードとの接
続不良を防止することができるので。
半導体装置の電気的及び機械的信頼性を向上することが
できる。
【図面の簡単な説明】
第1図は1本発明の一実施例であるキャリアテープを適
用した半導体装置の要部斜視図、第2図は、第1図のT
I−n線で切った断面図、第3図は、接続工程における
前記半導体装置の要部断面図、 第4図は、絶縁性フィルムの他の実施例の形状を示す平
面図。 第5図は1本発明の半導体装置用キャリアテープの他の
実施例の構成を示す平面図、 第6図は、第5図に示すキャリアテープを適用した半導
体装置の要部断面図である。 図中、1・・・絶縁性基板、2・・・配線、3・・・半
導体チップ、4・・・突起電極、5・・・リード、5A
・・・インナーリード、5B・・・アウターリード、6
・・・電気絶縁性フィルムテープ、6A・・・第1リー
ド支持部。 7・・・第2リード支持部材、8・・・樹脂である。 第  1  図 、呵 第2図 ゛ 第  3  図 第  5  図 第  6  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップの外部端子に突起電極を介在させてリ
    ードを接続し、この接続部分を樹脂封止するテープキャ
    リア方式の半導体装置用キャリアテープにおいて、前記
    各リードのインナーリードの先端部を電気絶縁性フィル
    ム面上に固定したことを特徴とする半導体装置用キャリ
    アテープ。 2、前記電気絶縁性フィルムの形状は、四辺形リング状
    になっていることを特徴とする特許請求の範囲第1項に
    記載の半導体装置用キャリアテープ。 3、前記電気絶縁性フィルムの形状は、四辺リングに十
    字が入ったものであることを特徴とする特許請求の範囲
    第1項に記載の半導体装置用キャリアテープ。 4、前記電気絶縁性フィルムは、複数のタンザク状のも
    のを四辺形に配置したことを特徴とする特許請求の範囲
    第1項に記載の半導体装置用キャリアテープ。 5、前記電気絶縁性フィルムは、ポリイミド、ガラスエ
    ポキシ樹脂等からなることを特徴とする特許請求の範囲
    第1項乃至第4項の各項に記載の半導体装置用キャリア
    テープ。 6、前記リードは、銅箔に錫メッキ又は金メッキしたも
    のであることを特徴とする特許請求の範囲第1項乃至第
    5項の各項に記載の半導体装置用キャリアテープ。 7、前記特許請求の範囲第1項乃至第6項の各項に記載
    の半導体装置用キャリアテープを用いた半導体装置。
JP61267534A 1986-11-12 1986-11-12 半導体装置用キヤリアテ−プ Pending JPS63122131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61267534A JPS63122131A (ja) 1986-11-12 1986-11-12 半導体装置用キヤリアテ−プ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61267534A JPS63122131A (ja) 1986-11-12 1986-11-12 半導体装置用キヤリアテ−プ

Publications (1)

Publication Number Publication Date
JPS63122131A true JPS63122131A (ja) 1988-05-26

Family

ID=17446157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61267534A Pending JPS63122131A (ja) 1986-11-12 1986-11-12 半導体装置用キヤリアテ−プ

Country Status (1)

Country Link
JP (1) JPS63122131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102553A (ja) * 1988-10-12 1990-04-16 Nec Corp 集積回路装置
FR2674681A1 (fr) * 1991-03-28 1992-10-02 Em Microelectronic Marin Sa Composant electronique ultramince et procede pour sa fabrication.
JPH0574868A (ja) * 1991-09-13 1993-03-26 Nec Corp Tabテープおよびtab−lsi

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102553A (ja) * 1988-10-12 1990-04-16 Nec Corp 集積回路装置
FR2674681A1 (fr) * 1991-03-28 1992-10-02 Em Microelectronic Marin Sa Composant electronique ultramince et procede pour sa fabrication.
JPH0574868A (ja) * 1991-09-13 1993-03-26 Nec Corp Tabテープおよびtab−lsi

Similar Documents

Publication Publication Date Title
JP3238004B2 (ja) 半導体装置の製造方法
US6242283B1 (en) Wafer level packaging process of semiconductor
JPS6281738A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3638750B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
KR19980071599A (ko) 반도체장치 및 그 제조방법
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPS63124434A (ja) 半導体装置の製造方法
JPH0817870A (ja) 半導体装置
JP2936819B2 (ja) Icチップの実装構造
KR0173932B1 (ko) 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지
JPS61225829A (ja) 半導体装置
JPH0451056B2 (ja)
JPH01128532A (ja) 半導体装置の製造方法
JPS63107126A (ja) 半導体装置
JPS6329530A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JPS62296541A (ja) 樹脂封止型半導体装置
JPH04139737A (ja) 半導体チップの実装方法
KR100608331B1 (ko) 멀티 칩 패키지
JP2685945B2 (ja) 半導体装置の製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR200157363Y1 (ko) 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치