KR970001891B1 - 반도체장치와 반도체장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체장치와 반도체장치의 제조방법

제1도는 본 발명의 제1실시예에 따른 반도체장치의 단면도.

제2도는 본 발명의 제1실시예에 따른 수지밀봉전의 반도체장치의 평면도.

제3도는 본 발명에 따른 리드프레임의 평면도.

제4도는 본 발명에 따른 테이프 캐리어의 평면도.

제5도 및 제6도는 본 발명의 제1실시예에 따른 반도체장치의 제조공정을 나타낸 사시도.

제7도는 본 발명의 제2실시예에 따른 반도체장치의 단면도.

제8도는 본 발명의 제3실시예에 따른 반도체장치의 단면도.

제9도는 본 발명의 제3실시예에 따른 수지밀봉 반도체장치의 평면도.

제10도는 본 발명의 제4실시예에 따른 반도체장치의 단면도.

제11도는 본 발명의 제5실시예에 따른 반도체장치의 단면도.

제12도는 본 발명의 제6실시예에 따른 반도체장치의 단면도.

제13도는 본 발명의 제7실시예에 따른 반도체장치의 단면도.

제14도는 본 발명의 제8실시예에 따른 반도체장치의 평면도 및 단면도.

제15도는 본 발명의 제9실시예에 따른 반도체장치의 평면도 및 단면도.

제16도는 본 발명의 칩과 내부리드와의 접속을 설명하는 단면도.

제17도는 종래의 반도체장치의 단면도.

제18도는 종래의 반도체장치의 수지밀봉전의 평면도.

제19도는 종래의 반도체장치의 리드프레임의 평면도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 리드프레임 11 : 반도체장치의 섬영역

12 : 리드프레임의 내부리드 13 : 리드프레임의 외부리드

14 : 리드프레임의 접속리드 15 : 리드프레임의 걸이핀

16 : 본딩와이어 2,2A,2B : 칩

21 : 칩의 범프전극 22 : 절연막

23 : 전극패드 24 : 피복연절연막

3 : 테이프 캐리어 30 : 테이프 캐리어의 범프전극

31 : 수지테이프 32 : 테이프 캐리어의 내부리드

33 : 테이프 캐리어의 외부리드 34 : 테이프 캐리어의 접속리드

35 : 이송용 구멍 36 : 디바이스홀

37 : 외부리드홀 38 : 전극패드

39 : 외부리드의 범프전극 4 : 수지패키지

5 : 배리어금속

[산업상의 이용분야]

본 발명은 멀티칩 패키지(Multi-chip Package)형 반도체장치의 내부구조 및 그 제조방법에 관한 것이다.

[종래의 기술 및 그 문제점]

근래, 반도체장치의 고밀도화 및 소형화를 도모하기 위해서, 복수개의 집적회로소자나 개별 반도체소자 등의 칩을 표준집적회로 디바이스와 같은 형상 혹은 독자적인 형상의 하나의 패키지에 수용하는 멀티칩 패키지가 알려지게 되었다. 이와 같은 멀티칩 패키지는, 새로 집적회로를 개발하는 경우에 복수개의 집적회로 칩을 통합하여 1칩화하는 것보다 TAT(Turn Around Time)가 짧으므로 개발투자를 적은 비용으로 할 수 있다는 이점이 있다. 또, 기존의 LSI나 개별 반도체소자 등을 결합시켜 사용할 수 있을 뿐만 아니라 기존의 LSI와 다름없이 핸들링할 수 있다는 이점이 있다. 따라서 본 발명자들은 복수개의 LSI칩이나 반도체소자 등을 리드프레임에 실장하고, 예컨대 트랜스퍼 몰드에 의해 하나로 패키징하는 멀티칩 패키지 기술을 개발하여 제품화했다. ([니케이(日經) 마이크로디바이스] 1989년 2월호, 95∼101페이지 참조). 이 패키지는 MCP(Multi-chip Package)라고 약칭되는데, 이는 기존의 LSI의 조립 및 시험공정을 그대로 유용할 수 있기 때문에, 예컨대 하이브리드 IC 보다도 커스텀 IC를 제조하는 것이 용이해진다. 새로 개발하는 것은 리드프레임뿐이고, 게다가 외부리드는 이미 패키지 라인업에 갖추어져 있는 형상의 것을 사용하기 때문에 리드프레임의 내부리드부분을 설계하면 되므로, 짧은 TAT로 실시할 수 있다.

제19도는 상기 MCP에 사용되는 리드프레임의 일례를 나타낸 평면도이다. 리드프레임(1)은, 리드와 섬영역(11)을 갖추고 있는 바, 리드로서 내부리드(12)나 외부리드(도시하지 않음)를 포함하는 리드나 칩(2;2A;2B) 사이를 접속하는 접속리드(14)가 형성되어 있고, 섬영역(11)은 걸이핀(15)에 의해 프레임에 고정되어 있다. 이와 같은 상태에 있어서, 칩(2)에 형성된 패드와 내부리드(12)의 사이는 금 등의 본디와이어(16)에 의해 전기적으로 접속되어 있다. 칩(2A)과 다른 칩(2B)의 사이에는 접속리드(14)를 개재시키고, 이것을 통하여 내부리드와 칩 사이 또는 칩끼리를 본딩와이어(16)로 접속한다. 이 도면에서는, 접속리드(14)는 리드프레임과는 별개의 리드프레임으로 형성되어 있고, 이 별개의 리드프레임을 칩(2B)이 놓이는 리드프레임의 섬영역(11)에 고정하고 있다. 따라서, 이 칩(2B)은 섬영역(11)에 대하여 절연되어 있다.

그러나, IC나 LSI 등의 반도체장치의 고(高)집적화가 더욱 진전됨에 따라, 입출력신호나 전원을 공급하기 위한 칩상의 전원패드수는 점점 증가하고, 소비전력도 증대하여 동작속도가 빨라지고 있다. 앞에서 설명한 것처럼 반도체장치의 고집적화가 진전되어 본딩와이어와 접속되는 전극패드가 칩상에 고밀도로 배치되게 되면, 본딩툴(bonding-tool)이 인접하는 본딩와이어와 접촉되어 본딩할 수 없게 되거나, 전극패드의 크기나 피치를 어느 정도 이상 작게 할 수 없기 때문에, 칩의 크기를 작게 하는 데에는 한계가 있어 칩상에서의 신호배선 길이를 작게 할 수 없다고 하는 문제 등도 생기게 된다. 이와 같은 문제를 회피하기 위하여 테이프 캐리어를 사용한 TAB(Tape Automated Bonding) 기술이 제창되었는데, 이 방법은 긴 자모양의 가소성 수지필름에 디바이스홀을 형성하고, 그 디바이스홀을 중심으로 하여 복수개의 리드로 이루어진 금속배선을 실시한 후, 이것과 칩의 전극패드를 돌기전극(범프전극)을 매개로 접속하는 기술로서, 예컨대 GaAs 집적회로 등의 빠른 동작이 요구되는 반도체장치에도 적용된다.

종래의 TAB 방식에 사용되는 테이프 캐리어(TAB 테이프)의 평면도 및 이것에 칩이 수지밀봉되어 부착된 상태의 단면도를 제17도 및 제18도에 나타낸다. 테이프 캐리어(3)의 기본재료로 되는 수지필름(31)은 가소성을 갖는 폴리이미드수지나 폴리에스테르 등의 플라스틱 절연재료로 이루어진다. 제18도에 나타낸 바와같이, 테이프 캐리어(3)는 중앙에 디바이스홀(36)이 형성되어 있고, 그 안에 칩이 탑재되도록 되어 있다. 이 필름(31)은 띠모양의 부재로서 그 양측에는 긴쪽 방향으로 필름을 이동시키는 이송용 구멍(35)이 소정의 간격을 두고 형성되어 있다. 소정의 간격으로 배치되어 있는 리드로 이루어진 배선패턴은 주로 디바이스홀(36)의 각 변을 따라 형성되는데, 이 배선패턴은 통상적인 포토에칭기술을 이용하여 필름(31)에 형성되므로, 배선패턴의 리드의 배선폭이나 간격을 충분히 좁히면서 고(高)정밀도로 설정할 수 있게 된다. 이 리드는 칩과 직접 접속되는 내부리드(32)와, 외부회로와 접속되는 외부리드(33)로 이루어지고, 외부리드(33)는 디바이스홀(36) 주변의 필름(31)위에 형성되며 그 선단은 디바이스홀(36)의 각 변으로부터 디바이스홀(36)의 중심방향으로 돌출되어 있다. 내부리드(32)는 그 외부리드(33)에 연속적으로 접속됨과 더불어 칩(2)에 설치되어 있는 전극패드(도시되지 않음)에 접속되어 있다. 그리고 전극패드와 내부리드(32) 사이에는 통상의 범프전극을 개재시키게 되는데, 이를 미리 범프전극 위에 형성해 둘 것인지 내부리드에 형성해 둘 것인지는 임의(任意)이다. 여기에서는 내부리드(32)에 범프전극(30)을 부착한 예를 나타내고 있다. 또, 외부리드(33)에 범프전극(39)을 부착하는 것도 필요에 따라 행하고 있다. 내부리드(32)가 칩(2)에 접속되고, 칩(2)이 테이프 캐리어(3)에 탑재된 후는, 칩(2)은 에폭시수지 등으로 제17도에 나타낸 바와 같이 수지밀봉(4)된다. 그 방법으로서는, 예컨대 포팅(potting)법 등이 이용된다. 그리고 테이프 캐리어(3)의 이송용 구멍(35) 부분을 포함하는 주변을 예컨대 도면의 절단선(외부리드홀에 형성한 쇄신)을 따라 절단·제거하고, 외부리드(33) 부분을 노출시켜 적당한 형상으로 변형시켜서 TAB 타입의 반도체장치를 형성한다. 수지테이프(31)에는 외부리드(33)에 접속시킬 테스트패드를 설치할 수도 있다.

그러나, 종래의 TAB 패키지는 각각의 칩의 전극을 취출하는 것만이라면 가능하지만, 복수개의 칩 사이에서 회로구멍을 행하는 것은 불가능하여 멀티칩 대응을 할 수 없고, 따라서 상술한 MCP 타입의 반도체장치에 적용하는 것은 곤란하다. 예컨대, 일본국 특허공개 평(平) 2-121343호 공보에는 리드프레임에 탑재된 칩의 전기적 접속에 필름캐리어를 사용하여 접속의 신뢰성을 높이면서 비용을 낮추는 기술이 개시되어 있으나, 필림캐리어는 1개의 칩을 대상으로 하고 있으므로 멀티칩 타입의 반도체장치에 적용하는 것은 불가능하다. 또, 테이프 캐리어는 리드프레임과 같은 열전도율이 양호한 재료를 사용하고 있지 않아 열저항이 크고 방열성이 나쁘므로 TAB 패키지를 사용하는 반도체 디바이스의 종류에 대한 제약이 크다. 더욱이, 외부리드(33)의 강도가 약하므로 테이프 캐리어로부터 절리한 후의 포장이 불가능하고, 사용자측에서 특수한 실장장치를 준비할 필요가 있으므로 범용성이 낮아 TAB 패키지를 사용하는 기기의 비용상승을 초래하게 되는 등 많은 문제를 내포하고 있다.

상술한 바와 같이 리드프레임을 사용한 MCP 타입의 고집적화를 도모하는 테이프 캐리어를 이용하려고 해도, 종래의 TAB 패키지로는 멀티칩에 대응할 수 없고 게다가 방열성이 나쁘며 사용자측에서 특수한 실장장치가 필요하게 되어 사용기기의 비용상승을 초래하는 등 많은 문제가 있었다.

[발명의 목적]

본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 고밀도의 실장을 도모하면서 멀티칩에 대응할 수 있는 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명은, 리드프레임위의 칩 사이의 전기적 접속에 가소성 수지테이프로 형성한 배선패턴을 이용함으로써, 박막화된 반도체장치를 고밀도로 실장화하는 것을 특징으로 한다. 즉, 본 발명의 반도체장치는, 내부리드와 외부리드 및 섬영역을 갖춘 리드프레임과, 이 리드프레임의 상기 섬영역에 탑재된 복수개의 반도체소자 및, 상기 리드프레임의 내부리드에 접속되는 외부리드 및 상기 반도체소자에 형성된 전극패드에 접속되는 내부리드를 갖춘 배선패턴을 구비하고 또한 상기 반도체소자를 1개씩 그 안에 수용하는 복수의 디바이스홀을 갖춘 가소성 수지테이프를 구비하고 있는 것을 특징으로 한다.

상기 리드프레임은, 각각 1개의 반도체소자가 탑재되는 복수의 섬영역을 갖추거나 또는 상기 반도체소자가 복수개 탑재된 섬영역을 적어도 하나 갖추도록 한다. 그 경우, 상기 섬영역의 표면에는 세라믹 또는 내열성이 강한 수지로 이루어진 절연막을 형성할 수 있다. 또, 상기 가소성 수지테이프에 형성된 배선패턴은 상기 복수의 반도체소자에 형성된 상기 전극패드에 접속되고, 상기 반도체소자 사이를 전기적으로 접속하는 접속리드를 구비하도록 하는 것이 가능하다. 상기 전극패드에 접속되는 상기 배선패턴의 내부리드 또는 상기 접속리드와 상기 전극패드와의 사이에는 범프전극을 개재시킬 수 있다. 또, 상기 복수의 반도체소자중 적어도 1개는 다른 것과 소자의 높이를 다르게 할 수 있다. 그리고 상기 반도체소자와 상기 배선패턴을 갖는 가소성 수지테이프 및 상기 리드프레임을 수지밀봉하고, 상기 가소성 수지테이프의 상기 배선패턴이 형성되어 있는 면의 반대쪽 면을 적어도 부분적으로 상기 밀봉 수지로부터 노출시킬 수 있다. 상기 배선패턴중 적어도 1개의 내부리드는 상기 반도체소자의 복수개의 전극패드에 접속시키는 것도 가능하다. 상기 배선패턴중 적어도 1개의 내부리드는 그외의 내부리드보다 길게 상기 디바이스홀내에 돌출하도록 배치하여 상기 반도체소자의 임의의 위치에 형성된 전극패드에 접속하도록 할 수 있다. 상기 반도체소자의 사이는 복수의 상기 가소성 수지테이프의 배선패턴에 의해 전기적으로 접속되고, 인접하는 상기 가소성 수지테이프의 전기적 접속은 한쪽의 가소성 수지테이프의 이면에 형성되어 표면의 배선패턴과 관통구멍을 통하여 접속되어 있는 범프전극과 다른쪽의 가소성 수지테이프의 배선패턴을 적층하여 접속할 수 있다.

또, 본 발명의 테이프 캐리어는, 반도체소자가 탑재되는 복수의 디바이스홀이 형성된 가소성 수지테이프와, 이 가소성 수지테이프위에 형성되고 그 선단이 디바이스홀의 각 변으로부터 그 안쪽으로 돌출되어 있는 내부리드, 상기 가소성 수지테이프위에 형성되고 상기 내부리드와 일체적으로 형성된 외부리드 및, 상기 가소성 수지테이프의 상기 디바이스홀 사이의 영역에 형성되어 상기 디바이스홀에 배치되는 반도체소자의 사이를 전기적으로 접속하는 접속리드를 구비한 것을 특징으로 한다.

더욱이 본 발명의 반도체장치의 제조방법은, 복수개의 반도체소자를 리드프레임의 섬영역에 탑재하는 공정과, 내부리드와 외부리드 및 접속리드를 갖춘 배선패턴을 갖추고 복수의 디바이스홀이 형성된 가소성 수지테이프를 상기 리드프레임의 위에 올려놓는 공정, 상기 가소성 수지테이프의 내부리드를 이 내부리드의 선단 또는 상기 반도체소자의 전극패드에 형성되어 있는 범프전극을 매개로 이 전극패드에 접속하는 공정, 상기 접속리드를 이 접속리드의 선단 또는 상기 반도체소자의 전극패드에 형성되어 있는 상기 범프전극을 매개로 이 전극패드에 접속함으로써 상기 복수의 반도체소자 사이를 전기적으로 접속하는 공정, 상기 가소성 수지테이프의 내부리드를 상기 반도체소자에 형성되어 있는 전극패드에 접속하는 공정, 상기 접속리드를 상기 복수의 반도체소자의 전극패드에 접속하여 상기 복수의 반도체소자 사이를 전기적으로 접속하는 공정 및, 상기 가소성 수지테이프의 외부리드를 상기 리드프레임의 외부리드에 접속하는 공정을 구비하고 있는 것을 특징으로 한다.

[작용]

상기와 같이 구성된 본 발명에 의하면, 리드프레임에 부착된 복수의 칩상호를 테이프 캐리어 등의 가소성 수지테이프의 배선패턴에 의해 전기적으로 접속하여 칩 사이에서의 회로접속을 행하는 것이 가능해지므로, 박막화되고 고집적화된 멀티칩에 대응할 수 있는 반도체장치를 용이하게 실현할 수 있다.

[실시예]

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

우선, 제1도 내지 제6도를 참조하여 본 발명의 제1실시예를 설명한다.

제1도는 완성된 수지밀봉 반도체장치의 단면도이고, 제2도는 그 평면도인데, 수지밀봉부분은 생략되어 있다. 제1도에 나타낸 바와 같이, 이 반도체장치는 리드프레임과 그 위의 복수개의 칩 및 칩 사이 등을 접속하는 배선패턴을 구비한 가소성 수지테이프로 이루어져 있는데, 본 실시예에서는 가소성의 수지테이프로서 테이프 캐리어를 사용하고 있다. 리드프레임(1)은, 예컨대 실리콘 반도체기판으로 형성된 칩(2A,2B)을 수지밀봉한 후 프레임부분을 절단·제거하고, 리드부분을 정형(整刑)하고 있다. 이 리드프레임(1)의 외부리드(13)는 회로기판 등에 탑재하기 쉽도록 선단이 수평으로 되어 있고, 소자 본체는 허공에 뜬 것과 같은 형상을 하고 있다. 리드프레임(1)의 섬영역(11)은 2개 형성되어 있고, 각각 크기가 다른 칩(2A,2B)이 탑재되어 있다. 여기서 섬영역(11)의 수는 제한은 없고, 그 칩(2A,2B)의 크기도 임의이므로 리드프레임의 중심에 배치되는 섬영역(11)군은 적당한 형상으로 통합되어 있다. 칩(2A,2B)과 리드프레임(1)의 외부리드(13)와의 사이 및 칩(2A,2B)끼리의 전기적 접속은, 이송용 구멍(35; 제4도 참조)을 포함한 주변부분을 잘라 버려 외부리드(33)를 노출시킨 형태의 테이프 캐리어(3)를 이용한다. 이 테이프 캐리어(3)는 칩(2A,2B)의 표면이 위를 향하고 있고, 통상 폴리이미드로 이루어진 수지테이프의 아래에 배선이 실시되어 있으므로, 소위 페이스 업/폴리이미드 다운형이라고 칭하고 있다.

테이프 캐리어(3)의 외부리드(33)는 리드프레임(1)의 내부리드(12)와 합금접합에 의해 본딩되고, 테이프 캐리어(3)의 내부리드(32)는 칩(2A,2B)의 전극패드위의 범프(21)에 본딩된다. 그리고, 칩(2A,2B)은 테이프 캐리어(3)의 접속리드(34)를 각각의 위에 형성된 범프(21)에 본딩함으로써 전기적으로 접속된다. 섬영역(11)위에는 예컨대 LSI의 베어칩(bare chip) 등의 소자가 탑재되는데, 이들은 예컨대 Ag계 재료를 사용한 다이본딩에 의해 고정된다. 이들 테이프 캐리어(3), 칩(2A,2B), 리드프레임(1)의 섬영역(11) 및 내부리드(12)는, 예컨대 트랜스퍼몰드에 의해 수지밀봉되어 형성된 수지패키지(4)로 피복된다. 이 경우, 이 수지밀봉 반도체장치의 외관은 예컨대 표면실장형 QFP(Quad Flat Package) 타입의 형상으로 되어 있다.

다음에, 제3도를 참조하여 본 발명에서 사용되는 리드프레임의 일례를 설명한다. 리드프레임(1)은 긴 자모양의 금속재료로 이루어지며, 복수의 소자탑재부가 설치되어 있다. 도면은 그중 하나의 소자탑재부의 평면도를 나타내고 있다. 이 각 소자탑재부를 둘러싸는 프레임에는, 내부리드(12) 및 외부리드(13)로 이루어진 복수개의 리드가 중앙부분에 설치된 섬영역(11)을 향하도록 부착되어 있다. 섬영역(11)은 복수개 형성되어 있고, 각각에 칩(2A,2B)이 부착되도록 되어 있다. 이 섬영역(11)은 걸이핀(15)에 의해 프레임에 지지되어 있다. 섬영역(11)의 크기는, 이 실시예에서는 서로 다르게 되어 있으나, 본 발명에서는 같은 크기라도 다른 크기라도 상관없고, 또 그 수도 임의이다. 각 섬영역(11)의 칩(2A,2B)은 각각 1개씩 탑재되어 있으나, 본 발명에서는 하나의 섬영역에 복수개의 칩을 탑재할 수 있다. 이 리드프레임(1)에는 제19도에 나타낸 종래의 멀티칩 패키지(MCP)에 대응하는 리드프레임과 같이 접속리드(14)를 지지하는 프레임은 형성되어 있지 않다.

다음으로, 제4도를 참조하여 본 발명에서 사용되는 테이프 캐리어 등의 배선패턴을 갖는 가소성 수지테이프의 일례를 설명한다. 테이프 캐리어(3)는 폴리이미드 등으로 이루어지는 긴 자모양의 수지테이프(31)를 기본재료로 하고, 복수의 배선패턴부가 설치되어 있다. 도면은 그중 하나의 배선패턴부를 나타낸 평면도이다. 이 테이프 캐리어(3)가 제17도에 나타낸 종래의 것과 다른 점은, 복수개의 칩을 수용할 수 있도록 복수개의 디바이스홀(36)이 형성되어 있는 점이다. 즉, 종래의 테이프 캐리어가 1개의 칩을 대상으로 하고 있는데 반하여, 이 테이프 캐리어는 리드프레임과 조합시켜 멀티칩 패키지(MCP)에 대응할 수 있다. 이 수지테이프(31)는, 중앙부분으로부터 떨어져서 디바이스홀(36)과 대향하도록 외부리드홀(37)이 4개 형성되어 있고, 테이프(31)의 옆변에는 테이프를 이동시키기 위한 이송용 구멍(35)이 일정한 간격으로 형성되어 있다. 외부 리드홀(37)의 바깥쪽에는 이것과 대향하도록 복수개의 패드(38)가 형성되어 있고, 이 패드(38)로부터 디바이스홀(36)의 안쪽으로 돌출하도록 리드가 형성되어 배선패턴을 구성하고 있다. 리드중에서 상기 디바이스홀(36)의 안쪽으로 돌출하도록 리드가 형성되어 배선패턴을 구성하고 있다. 리드중에서 상기 디바이스홀(36)의 안쪽으로 돌출되어 있는 부분을 내부리드(32)라 하고, 이 부분보다 바깥쪽의 외부리드홀(37)에 걸쳐져 있는 부분을 외부리드(33)라 한다. 디바이스홀(36) 사이의 수지테이프의 위에는 각각의 디바이스홀(36)의 안쪽으로 돌출되는 접속리드(34)가 설치되어 있다. 이 테이프 캐리어(3)를 리드프레임에 부착하여 MCP를 형성하기 위해서는, 내부리드(32)를 리드프레임에 탑재된 칩에 부착하고, 외부리드(33)의 바깥쪽을 제거하고 나서 외부리드(33)를 리드프레임의 내부리드(32)에 부착한다.

상기 리드프레임에는 열전도율이 양호한 재료, 예컨대 Cu 합금이나 Fe-41% Ni 합금 등이 사용되고 있다. 이 수지밀봉 반도체장치는 복수의 칩 상호를 테이프 캐리어의 배선패턴에 의해 접속하여 복수의 칩 사이에서 회로 구성하는 것이 가능해지므로, 멀티칩에 대응하는 수지밀봉 반도체장치를 실현할 수 있다. 또, 열전도율이 양호한 재료로 이루어진 리드프레임의 섬영역위에 복수개의 칩을 탑재하고 있으므로, 열저항이 작아서 방열성이 양호해지고, 실현가능한 반도체 디바이스의 종류에 대한 제약이 적어진다. 리드프레임을 사용한 결과, 외부리드이 강도가 커지고, 사용자측에서 특수한 실장장치를 준비할 필요가 없으므로 범용성이 높아진다. 그 결과, 이 반도체장치를 사용하는 기기의 제조비용을 저감할 수 있다. 또, 복수의 칩 상호를 테이프 캐리어 등의 가소성 수지테이프의 배선패턴에 의해 거의 직선적으로 접속할 수 있으므로 배선길이가 짧아지고, 또 그 임피던스성분을 억제할 수 있으므로 고속성 등을 포함한 전기적 특성을 개선할 수 있다. 더욱이, 복수의 칩 상호를 테이프 캐리어 등의 배선패턴부에 의해 접속하므로, 리드프레임의 섬영역위에 프린트 배선기판을 탑재하고, 이 프린트 배선기판 및 본딩와이어를 매개로 복수의 칩 상호를 접속하는 종래의 경우에 비해 설계, 조립이 용이하고 제조비용을 저감할 수 있다.

다음으로, 이 MCP 타입의 반도체장치의 제조공정에 관하여 제5도 및 제6도를 참조하여 설명한다. 제5도 및 제6도는 제조공정을 사시도로 나타내고 있다. 리드프레임(1)에는 소자탑재부가 반복하여 형성되어 있다(a). 각 소자탑재부에는 2개의 섬영역이 설치되어 있고, 각 섬영역에 그 크기에 적합한 칩(2)을 1개씩 부착한다(b). 그리고 나서, 소자탑재부내의 칩과 내부리드 사이나 칩 사이를 전기적으로 접속하기 위해 불필요한 주분부분을 절단·제거하여 외부리드를 노출시킨 테이프 캐리어(3)를 이 리드프레임(1)위에 올려 놓고, 우선 본딩툴을 사용하여 테이프 캐리어(3)의 내부리드와 칩(2)위의 범프를 본딩함과 동시에, 접속리드를 이용하여 칩(2) 사이를 접속한다. 이때, 칩(2)은 리드프레임(1)의 섬영역에 고정되어 있으므로, 한 번 위치가 결정되면 정확하게 본딩이 실행된다. 그후, 테이프 캐리어(3)의 외부리드를 리드프레임(1)의 내부리드에 본딩하여 배선작업을 완료한다(c). 다음에, 트랜스퍼 몰드 등의 기술을 이용하여 리드프레임(1)과 칩(2) 및 이것들을 접합하는 테이프 캐리어(3)를 에폭시수지 등의 수지로 몰드하고 수지패키지(4)로 피복한다(d). 따라서, 리드프레임(1)에는 수지패키지(4)와 거기로부터 돌출된 외부리드만이 나타나게 된다. 이하의 공정은, 종래의 반도체장치의 제조공정과 마찬가지로 행해진다. 즉, 외부리드를 프레임으로부터 절리하고, 외부리드의 선단을 회로기판 등에 고착하기 쉽도록 절곡(折曲) 가공을 실시하여 반도체장치를 완성한다.

다음에, 제7도를 참조하여 제2실시예를 설명한다. 이 실시예에서는 칩(2A,2B)이 높이가 서로 다르게 되어 있다. 퍼스널 컴퓨터나 워드프로세서 등의 제품은, 휴대용이 많아지고, 그 내부에 사용되어 있는 반도체장치 등의 전자부품도 그에 따라 소형화 또는 박형화된 것이 요구되고 있다. 그러나, 반도체장치에 사용되는 반도체기판(웨이퍼)의 크기는 지름이 8인치 직경과 같은 큰 것이 출현하고 있고, 집적도가 높은 것이 형성되고 있으나, 웨이퍼는 직경이 크면 얇게 한 경우 파손되기 쉬워지므로, 박형화를 기대하여 칩을 낮게 하는데는 한계가 있다. 따라서, 본 실시예와 같이 사용자의 요구에 따라서는 칩의 높이가 다른 칩을 병용하여 집적도를 높이는 것이 점점 증가하는 경향에 있는 것이라고 생각된다. 이와 같이 리드프레임(1)의 섬영역(11)에 탑재된 높이가 다른 칩(2A,2B)을 수지테이프(31)에 형성한 접속리드(34) 등의 배선패턴에 의해 전기적으로 접속하기 위해서는, 필요에 따라 디바이스홀(36)내에 돌출되는 접속리드(34)의 선단부분을 리드프레임(1)의 내부리드(12)에 접속되는 외부리드(33)와 연결되어 있는 내부리드(32)의 선단부분보다 길게 하면, 비교적 용이하게 접속리드(34)가 칩(2B) 위에 형성된 범프전극(21)에 본딩된다. 리드프레임(1)의 외부리드(13) 이외의 주요부는 수지패키지(4)로 피복되어 있다. 여기에서도 와이어본딩을 사용하지 않으므로, 단락사고는 거의 없고, 반도체장치 자체도 현저하게 박막화할 수 있다.

이어, 제8도 및 제9도를 참조하여 본 발명의 제3실시예를 설명한다.

테이프 캐리어는 통상 회로기판에 부착되는 형태에 따라 4가지로 나누어진다. 즉, 칩의 범프전극이 형성되어 있는 표면이 회로기판의 표면과 반대방향을 향하고 있는 경우는 페이스 업형, 이 표면이 회로기판을 향하는 경우는 페이스 다운형이라 하고, 수지테이프가 배선패턴의 리드보다 위에 있는 경우는 테이프 업형, 반대로 수지테이프가 배선패턴의 리드보다 아래에 있는 경우는 테이프 다운형이라고 한다. 이들 형태를 조합시켜 4가지의 부착형태로 나눌 수 있는데, 이 실시예는 패이스 업/테이프 업형이다. 즉, 리드프레임(1)의 섬영역(11)에 탑재되어 있는 칩(2A,2B)의 범프전극(21)이 형성되어 있는 면은 회로기판(도시하지 않음)과 반대의 방향을 향하고 있고, 수지테이프(31)는 배선패턴보다 위에 형성되어 있다. 여기서의 특징은, 테이프 캐리어(3)의 가소성 수지테이프(31)의 아래에 형성된 외부리드(33)는 모두 리드프레임(1)의 내부리드(12)에 접속되어 있으나, 이 외부리드(33)중에는 내부리드(32)가 없어 칩(2A,2B)과 접속되어 있지 않은 것도 있다는 점이다. 이것은 테이프 캐리어(3)의 범용성을 높이기 위함이며, 다른 배선패턴의 반도체장치라도 같은 테이프 캐리어를 이용할 수 있다. 범용성이 있는 테이프 캐리어를 이용하기 위하여 직접 회로에 연결되지 않는 더미(dummy)의 범프전극을 칩의 전극패드위에 형성하고, 거기에 내부리드(32)를 접속하여 내부리드(32)가 없는 외부리드(33)를 없앨 수도 있다.

또, 칩(2A,2B) 사이를 접속하는 접속리드(34)는 회로구성에 따라서는 불필요한 경우도 있는 바, 그 경우에는 접속리드(34)를 사용할 필요가 없다. 더욱이, 테이프 캐리어(3)의 내부리드(32)중에는, 그 밖에 내부리드보다 깊이 디바이스홀(36)에 들어가서 칩(2A,2B)위의 임의의 위치에 형성된 범프전극(21)에 접속된 것이 있다. 이와 같은 예로는, 예컨대 워드프로세서나 퍼스널 컴퓨터 등의 인자부(印字部)의 모터를 구동하는 경우가 있다. 이 구동회로에는 통상 큰 전류가 흐르고 그에 따라 열발산도 상당히 존재한다. 한변의 길이가 5mm인 정방형의 실리콘 칩에서도 이와 같은 열은, 열을 발산하지 않는 제어회로 등의 소자에는 큰 영향을 미치므로, 같은 칩내에서도 가능한한 영향이 적은 배치를 생각하여 회로를 설계한다. 따라서, 예컨대 발열소자의 범프전극(21)은 다른 범프전극과는 떨어진 칩(2A,2B)의 중앙정도에 배치하는 것이 적당하다.

다음으로, 제10도를 참조하여 본 발명의 제4실시예를 설명한다.

이 실시예는 1개의 테이프 캐리어의 내부리드(32)가 칩(2A,2B)에 형성된 복수개의 범프전극(21)에 본딩되어 있는 경우이다. 이 예에서는 전극이 3개 있는 바, 이와 같은 구성으로 하기 위해 내부리드(32)는 다른 내부리드보다 길게 하고 있다. 예컨대, 3개의 전극을 모두 GND 상태로 하고 싶을때에 3개의 리드를 사용하는 것보다 1개의 공통리드를 사용하는 쪽이 배선의 점유면적을 작게 할 수 있으므로, 반도체장치의 소형화를 더욱 진전시킬 수 있다.

이어, 제11도를 참조하여 본 발명의 제5실시예를 설명한다.

지금까지의 실시예에서는 리드프레임(1)의 하나의 섬영역(11)에는 하나의 칩이 탑재되었으나, 여기서는 하나의 섬영역(11)에 복수개의 칩(2A,2B)을 탑재한다. 도면에서는, 2개의 칩(2A,2B)을 탑재하고 있는데, 이것에 한정되는 것은 아니다. 그러나, 이 상태에서는 칩(2A,2B)끼리 단락되어 버리므로, 섬영역(11)의 표면을 절연막(22)으로 피복하고, 그 위에 칩(2A,2B)을 부착한다. 이때, 절연막으로서는 알루미나나 질소알루미늄 등의 세라믹을 사용하지만, 예컨대 폴리이미드 등과 같은 내열성이 큰 수지를 사용해도 좋다. 그러나, 칩(2A,2B)이 모두 예컨대 접지하는 것과 같은 공통의 상태로 하면 이 절연막은 불필요하게 된다. 또, 리드프레임(1)에 1개의 칩을 올려 놓은 섬영역이나 3개 이상의 칩을 올려 놓은 섬영역을 혼재(混載)시켜 MCP 구조의 반도체장치의 집적도를 더욱 향상시킬 수도 있다.

다음으로, 제12도를 참조하여 본 발명의 제6실시예를 설명한다.

제12도는 반도체장치의 단면도를 나트내고 있다. 이 실시예에서는, 방열성을 향상시킨 점에 특징이 있다. 즉, 수지패키지(4)에 의해서는 배선패턴이 형성된 수지테이프(31)와 칩 (2A,2B) 및 리드프레임(1) 등이 피복되어 있다. 그러나, 리드프레임(1)의 섬영역(11)의 칩(2A,2B)이 탑재되어 있지 않은 이면은 수지패키지(4)의 안에는 들어가지 않고 밖으로 노출되어 있다. 이와 같은 구성으로 함으로써, 방열성이 현저하게 향상된다. 따라서 모터의 구동회로에 사용하는 것과 같은 방열성이 높은 전력용 반도체소자 등을 사용할 수 있게 된다. 발열성을 높이기 위해서는 회로기판(도시하지 않음)과 섬영역(11) 사이에 간격을 두는 편이 좋다. 그리고 이 공간에 접착성이 좋은 수지를 개재시켜서 반도체장치를 고정하는 것도 가능하다. 또, 리드프레임(1)의 외부리드(13)를 도면과는 반대의 방향, 즉 윗쪽으로부터 구부려 노출되어 있는 섬영역(11)을 위로 할 수도 있다. 이와 같이 하면, 칩(2A,2B)의 범프전극(21)이 형성되어 있는 표면은 상기 회로기판과 마주 보게되고, 수지테이프(31)는 배선패턴의 아래로 되므로, 이 반도체장치는 페이스 다운/테이프 다운형으로 된다. 이 형태에서는, 섬영역(11)이 최상부분에 배치되므로, 여기에 히트씽크를 부착하면 방열성은 더욱 높아진다.

다음으로, 제13도를 참조하여 제7실시예를 설명한다. 제13도는 반도체장치의 단면도를 나타내고 있다. 이 반도체장치는 페이스 업/테이프 업형이다. 제12도에서는 섬영역(11)이 노출되어 있는데 반해, 여기서는 배선 패턴위에 있는 수지테이프(31)가 부분적으로 노출되어 있다. 즉, 접속리드(34)의 윗부분의 테이프가 노출되어 있다. 이와 같은 구성으로 하면, 수지패키지(4)가 얇아지므로, 금후 진전되는 반도체장치의 박형화 경향에 큰 역할을 담당하게 된다.

다음에, 제14도를 참조하여 제8실시예를 설명한다. 제14도는 리드프레임(1)의 3개의 섬영역(11)에 테이프 캐리어를 부착한 반도체장치의 평면도와 이것에 수지패키지를 실시한 반도체장치의 단면도를 나타내고 있다. 이 예는, 칩(2) 사이를 접속함에 있어서, 중앙에 있는 칩(2)을 건너 뛰어 그 양단에 있는 칩끼리를 접속한 예이다. 여기서 접속에 관계가 없는 한가운데의 칩(2) 위에는 수지테이프(31)가 있고, 그 위에는 접속리드(34)가 배선되어 있으므로, 단락의 염려없이 양단의 칩(2)끼리를 접속리드(34)에 의해 전기적으로 접속할수 있다. 그러나, 이 반도체장치에 적용하기 위해 디바이스홀(36) 사이의 비교적 긴 테이프 캐리어를 특별히 만들지 않으면 안된다. 이 반도체장치도 도면과 같이 수지패키지(4)로 피복된다. 도면의 리드프레임(1)은, 걸이핀(15)에 지지된 섬영역(11)만 표시하고 리드부분은 생략했다. 단면도에서는 리드프레임(11)의 외부리드부분을 생략했다. 이것은 제15도의 경우도 마찬가지이다.

다음으로, 제15도를 참조하여 제9실시예를 설명한다.

이것은, 제8실시예와 마찬가지로 칩(2) 사이를 접속함에 있어서 중앙에 있는 칩(2)을 건너 뛰어 그 양단에 있는 칩끼리를 접속한 예이다. 수지테이프(31)에는, 디바이스홀(36)이 하나씩 형성된 종래의 테이프 캐리어를 2장 사용하고, 그중 1장에는 테이프의 반대쪽으로 돌출되는 범프전극(39)을 외부리드(33)에 부착한다. 그리고, 이 범프전극(39)을 다른 테이프 캐리어의 외부리드(33)에 접속하여 양자를 적층하도록 한다. 이와 같이 하면, 종래의 형식의 테이프 캐리어를 이용하여 앞의 실시예와 같은 효과를 발휘하게 된다. 이와 같이 테이프를 몇 개라도 연결해 가면 아무리 멀리 떨어진 칩이라도 수지테이프에 형성한 리드를 이용하여 전기적으로 접속할 수 있게 된다.

이때 리드프레임에 형성되는 섬영역은 몇 개 형성해도 좋고, 그 크기도 임의이다. 또, 제11도와 같이 하나의 섬영역에 복수의 칩을 탑재할 수도 있다. 복수의 칩이 탑재되어 있는 섬영역과 1개의 칩이 탑재되어 있는 섬영역을 1개의 리드프레임에 혼재시키는 것도 당연히 가능하다.

더욱이, 리드프레임에 종래와 같은 칩 사이에 개재시킨 접속리드를 갖춘 리드프레임을 접합시켜서 칩 사이의 접속을 테이프 캐리어에 의한 경우와 본딩와이어에 의한 경우의 2가지 방법을 병용하는 것도 가능하다.

이상 앞에서 설명한 실시예에서는 칩과 테이프 캐리어의 내부리드와의 접속부에 개재시키는 범프전극이 칩상의 전극패드에 부착되었으나, 이 구조에 한정되는 것은 아니다.제16도는 본 발명에 사용되는 범프전극중 몇가지의 예를 나타내고 있다. 우선, 상술한 실시예에서 나타낸 범프전극(21)은 예컨대 Au 등으로 이루어지고 칩(2)위의 Al 등으로 이루어진 전극패드(23)위에 도금 등의 방법으로 형성된다(a). 칩(2)은 통상 PSG/SiN 등의 피복절연막(24)으로 피복되어 있으나, 전극패드(23)는 노출되어 있다. 범프전극(21)과 전극패드(23)와의 반응을 방지하기 위해서, 양자 사이에 예컨대 Ti/Ni/Pd의 복합층으로 이루어진 배리어금속(도시하지 않음)을 개재시키는 경우도 있다. 범프전극(21)에 접속되는 테이프 캐리어의 내부리드(21) 또는 접속리드는 Cu 리드로 이루어지고, 이 Cu 리드는 Sn 도금되어 있다.

또, 이 범프전극(30)은 내부리드(32) 또는 접속리드에 부착할 수도 있다(b). 테이프 캐리어의 디바이스홀에 돌출된 선단에 접합시키지만, 이 선단을 디바이스홀에 돌출시키지 않는 경우도 있다. 이 경우는, 칩(2)과 내부리드(32) 사이에 테이프 캐리어의 수지테이프를 개재시키면 범프전극(30)이 전극패드(23)에 접촉하지 않으므로, 수지테이프에 관통구멍을 형성하고 거기에 범프전극(30)을 형성할 필요가 있다. 또, 테이프 캐리어의 외부리드에 범프전극(39)을 부착할 수도 있다. 제18도의 종래의 테이프 캐리어에는 그 범프전극(39)이 나타내어져 있으며, 본 발명에서는 제15도에 그 예를 나타냈다. 즉, 한쪽의 테이프 캐리어의 외부리드(33)의 범프전극(39)을 다른쪽의 테이프 캐리어의 외부리드(33)에 접속하여 2장의 테이프 캐리어를 전기적으로 결합하고 있다. 또, 범프전극(30)을 내부리드(32)에 일체적으로 부착할 수도 있다(c). 이 경우는, 내부리드(32)의 표면에 Au 도금을 행하고, 이 도금면이 Al의 전극패드(23)에 접속된다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 리드프레임 및 테이프 캐리어를 사용함으로써, 박형화되어 멀티칩 패키지에 대응하는 고밀도실장의 반도체장치를 실현할 수 있고, 일반용 반도체장치로부터 산업용 반도체장치에 이르기까지 널리 적용할 수 있게 된다.

Claims (12)

1. 내부리드(12)와 외부리드(13) 및 섬영역(11)을 갖춘 리드프레임(1)과, 이 리드프레임(1)의 상기 섬영역(11)에 탑재된 복수개의 반도체소자(2A,2B) 및, 내부리드(32), 외부리드(33), 접속리드(34) 및 상기 반도체소자(2A,2B)를 1개씩 그 안에 수용하는 복수의 디바이스홀(36)을 갖춘 가소성 수지테이프(31)를 구비하고, 상기 수지테이프(31)의 외부리드(33)는 상기 리드프레임(1)의 내부리드(12)에 접속되고, 상기 수지테이프(31)의 내부리드(32)는 상기 반도체소자(2A,2B)에 형성된 전극패드(38)에 접속되며, 상기 수지테이프(31)의 접속리드(34)는 각각의 상기 반도체소자의 상기 전극패드(38)와의 사이에 접속되는 것을 특징으로 하는 반도체장치.
2. 제1항에 있어서, 상기 리드프레임(1)은 복수의 섬영역(11)을 갖추고, 각 섬영역(11)에는 각각 1개의 반도체소자가 탑재되어 있는 것을 특징으로 하는 반도체장치.
3. 제1항에 있어서, 상기 리드프레임(1)은 상기 반도체소자(2A,2B)가 복수개 탑재된 섬영역(11)을 적어도 1개 갖춘 것을 특징으로 하는 반도체장치.
4. 제3항에 있어서, 상기 섬영역(11)의 표면에는 세라믹 또는 내열성이 큰 수지로 된 절연막(22)이 형성되어 있는 것을 특징으로 하는 반도체장치.
5. 제1항에 있어서, 상기 전극패드(38)에 접속되는 상기 배서패턴의 내부리드(12) 또는 상기 접속리드(34)와 상기 전극패드(38)와의 사이에 범프전극(21,30)이 개재되어 있는 것을 특징으로 하는 반도체장치.
6. 제1항에 있어서, 상기 복수개의 반도체소자(2A,2B)중 적어도 1개는 다른 것과 소자의 높이가 다르게 되어 있는 것을 특징으로 하는 반도체장치.
7. 제1항에 있어서, 상기 반도체소자(2A,2B)와 상기 배선패턴을 갖춘 가소성 수지테이프(31) 및 상기 리드프레임(1)이 수지(4) 밀봉되어 있고, 상기 섬영역(11)에서 상기 반도체소자(2A,2B)가 탑재되어 있는 면과 반대쪽의 면이 상기 밀봉수지(4)로부터 노출되어 있는 것을 특징으로 하는 반도체장치.
8. 제1항에 있어서, 상기 반도체소자(2A,2B)와 상기 배선패턴을 갖춘 가소성 수지테이프(31) 및 상기 리드프레임(1)이 수지(4)밀봉되고, 상기 가소성 수지테이프(31)에서 상기 배선패턴이 형성되어 있는 면과 반대쪽의 면이 적어도 부분적으로 상기 밀봉 수지(4)로부터 노출되어 있는 것을 특징으로 하는 반도체장치.
9. 제1항에 있어서, 상기 배선패턴중 적어도 1개의 내부리드(12)가 상기 반도체소자(2A,2B)의 복수개의 전극패드(38)에 접속되어 있는 것을 특징으로 하는 반도체장치.
10. 제1항에 있어서, 상기 배선패턴중 적어도 1개의 내부리드(12)가 그외의 내부리드(12)보다 길게 상기 디바이스홀(36)내에 돌출하도록 배치됨과 더불어, 상기 반도체소자(2A,2B)의 임의의 위치에 형성된 전극패드(38)에 접속되도록 되어 있는 것을 특징으로 하는 반도체장치.
11. 제1항에 있어서, 상기 반도체소자(2A,2B)의 사이가 복수의 상기 가소성 수지테이프(31)의 배선패턴에 의해 전기적으로 접속되고, 인접하는 상기 가소성 수지테이프(31)의 전기적 접속은 한쪽의 가소성 수지테이프(31)의 이면에 형성되어 표면의 배선패턴과 관통구멍을 통하여 접속되어 있는 범프전극(21,30)과 다른쪽의 가소성 수지테이프(31)의 배선패턴을 적층하여 접속함으로써 행해지는 것을 특징으로 하는 반도체장치.
12. 복수의 반도체소자(2A,2B)를 리드프레임(1)의 섬영역(11)에 탑재하는 공정과, 내부리드(32)와 외부리드(33) 및 접속리드(34)를 갖춘 배선패턴을 갖추고, 복수의 디바이스홀(36)이 형성된 가소성 수지테이프(31)를 상기 리드프레임(1)위에 올려 놓는 공정, 상기 가소성 수지테이프(31)의 내부리드(32)를 이 내부리드(32)의 선단 또는 상기 반도체소자의 전극패드(38)에 형성되어 있는 범프전극(21,30)을 매개로 이 전극패드(38)에 접속하는 공정, 상기 접속리드(34)를 이 접속리드(34)의 선단 또는 상기 반도체소자의 전극패드에 형성되어 있는 상기 범프전극을 매개로 이 전극패드에 접속함으로써 상기 복수의 반도체소자 사이를 전기적으로 접속하는 공정 및, 상기 가소성 수지테이프(31)의 외부리드(33)를 상기 리드프레임(1)의 외부리드(13)에 접속하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.