JPH05226415A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05226415A JPH05226415A JP4029567A JP2956792A JPH05226415A JP H05226415 A JPH05226415 A JP H05226415A JP 4029567 A JP4029567 A JP 4029567A JP 2956792 A JP2956792 A JP 2956792A JP H05226415 A JPH05226415 A JP H05226415A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating plate
- semiconductor device
- leads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの端子数が増加しても、外部リ
ード線の線幅やプリント配線板側のボンディングパッド
を小さくすることなしにプリント基板と接続することが
可能な半導体装置を提供する。 【構成】 半導体チップ１上のボンディングパッド２に
絶縁板７の両面に交互に形成されたリード８、９を取り
出して配置し、バンプ３を加熱圧着して取り付ける。
ード線の線幅やプリント配線板側のボンディングパッド
を小さくすることなしにプリント基板と接続することが
可能な半導体装置を提供する。 【構成】 半導体チップ１上のボンディングパッド２に
絶縁板７の両面に交互に形成されたリード８、９を取り
出して配置し、バンプ３を加熱圧着して取り付ける。
Description
【０００１】
【産業上の利用分野】この発明は、例えばＬＳＩ（大規
模集積回路）等でなる半導体装置に係り、特に半導体チ
ップと外部とを電気的に接続するリード部の構造に関す
るものである。
模集積回路）等でなる半導体装置に係り、特に半導体チ
ップと外部とを電気的に接続するリード部の構造に関す
るものである。
【０００２】
【従来の技術】図６は例えばＵＳＰ３６８９９９１号明
細書等に示された従来のＴＡＢ（TapeAutomated Bondin
g）技術を使ってリード部を形成した半導体装置の構成
を示す断面図である。図において、１は例えばＬＳＩ
（大規模集積回路）等の半導体チップ、２はこの半導体
チップ１の上面に設けられた接続用のボンディングパッ
ド、３はこのボンディングパッドに形成されたバンプ
（金属突起）、４はこのバンプ３を介して、このボンデ
ィングパッド２に取り付けられたリード、５はこのリー
ド４を固着するための絶縁板（絶縁フィルム）、６は封
止材である。
細書等に示された従来のＴＡＢ（TapeAutomated Bondin
g）技術を使ってリード部を形成した半導体装置の構成
を示す断面図である。図において、１は例えばＬＳＩ
（大規模集積回路）等の半導体チップ、２はこの半導体
チップ１の上面に設けられた接続用のボンディングパッ
ド、３はこのボンディングパッドに形成されたバンプ
（金属突起）、４はこのバンプ３を介して、このボンデ
ィングパッド２に取り付けられたリード、５はこのリー
ド４を固着するための絶縁板（絶縁フィルム）、６は封
止材である。
【０００３】従来の半導体装置のリード部は上記のよう
に構成され、例えば予め絶縁フィルム５に導体の金属箔
が付けられており、この金属箔をパターニングすること
によってリード４が形成される。その後半導体チップ１
と接続する部分と外部のプリント配線板（図示せず）と
接続する部分の絶縁フィルム５をエッチング等で除去
し、半導体チップ１のボンディングパッド２と接続され
るリード４の内部端にバンプ３を付け、このバンプ３を
用いて半導体チップ１とリード４を加熱圧着させ電気的
に接続固定する。さらにトランスファ・モールド封止材
６を使って半導体チップ１とリード４の内部端を封止し
固定保護する。そして、最後にリード４の外部端を適当
な長さに切断し整形する。
に構成され、例えば予め絶縁フィルム５に導体の金属箔
が付けられており、この金属箔をパターニングすること
によってリード４が形成される。その後半導体チップ１
と接続する部分と外部のプリント配線板（図示せず）と
接続する部分の絶縁フィルム５をエッチング等で除去
し、半導体チップ１のボンディングパッド２と接続され
るリード４の内部端にバンプ３を付け、このバンプ３を
用いて半導体チップ１とリード４を加熱圧着させ電気的
に接続固定する。さらにトランスファ・モールド封止材
６を使って半導体チップ１とリード４の内部端を封止し
固定保護する。そして、最後にリード４の外部端を適当
な長さに切断し整形する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置のリ
ード部は以上のように構成されているので、ＬＳＩが高
密度化し、ピン数が増加すると接続用のボンディングパ
ッド２の数が多くなり、リード４の内部端側の線幅と間
隔が狭くなるため、これと接続される外部のプリント配
線板上のボンディングパッドの幅も狭くしなければなら
ない。このためパッド間ではんだのブリッジが発生しシ
ョートする可能性が高くなり、またパッド幅が狭くなる
とリード４との接続強度が低下する。そして、パッドの
幅をそのまま維持しようとする場合には、半導体チップ
１のリード４を長くして広げる必要がある。しかしなが
ら、リード４を長くするとインダクタンスが大きくなり
高速で動作させることが困難になる等という問題点があ
った。
ード部は以上のように構成されているので、ＬＳＩが高
密度化し、ピン数が増加すると接続用のボンディングパ
ッド２の数が多くなり、リード４の内部端側の線幅と間
隔が狭くなるため、これと接続される外部のプリント配
線板上のボンディングパッドの幅も狭くしなければなら
ない。このためパッド間ではんだのブリッジが発生しシ
ョートする可能性が高くなり、またパッド幅が狭くなる
とリード４との接続強度が低下する。そして、パッドの
幅をそのまま維持しようとする場合には、半導体チップ
１のリード４を長くして広げる必要がある。しかしなが
ら、リード４を長くするとインダクタンスが大きくなり
高速で動作させることが困難になる等という問題点があ
った。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、リードの数が増加しても、リー
ドの接続強度の低下およびボンディングパッド間のショ
ートの防止ならびに動作の高速化が可能な半導体装置を
提供することを目的とするものである。
ためになされたもので、リードの数が増加しても、リー
ドの接続強度の低下およびボンディングパッド間のショ
ートの防止ならびに動作の高速化が可能な半導体装置を
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、表面に複数のボンディングパッドが形
成された半導体チップと、この半導体チップの周囲を所
定の間隙を介して囲繞する絶縁板と、この絶縁板の一方
の面に一端が固着され他端は上記ボンディングパッドの
いずれかに接続された第１のリードと、上記絶縁板の他
方の面に一端が固着され他端は上記ボンディングパッド
のいずれかに接続された第２のリードとを備えたもので
あり、請求項２の半導体装置は、上記第１のリードおよ
び第２のリードを交互に配設したものであり、請求項３
の半導体装置は、上記第１および第２のリードのうちい
ずれか一方の一端を上記絶縁板を貫通させて他方の面ま
で延在させたものであり、請求項４の半導体装置は、上
記絶縁板を熱伝導の大きい部材で形成したものである。
の半導体装置は、表面に複数のボンディングパッドが形
成された半導体チップと、この半導体チップの周囲を所
定の間隙を介して囲繞する絶縁板と、この絶縁板の一方
の面に一端が固着され他端は上記ボンディングパッドの
いずれかに接続された第１のリードと、上記絶縁板の他
方の面に一端が固着され他端は上記ボンディングパッド
のいずれかに接続された第２のリードとを備えたもので
あり、請求項２の半導体装置は、上記第１のリードおよ
び第２のリードを交互に配設したものであり、請求項３
の半導体装置は、上記第１および第２のリードのうちい
ずれか一方の一端を上記絶縁板を貫通させて他方の面ま
で延在させたものであり、請求項４の半導体装置は、上
記絶縁板を熱伝導の大きい部材で形成したものである。
【０００７】
【作用】この発明における半導体装置の第１および第２
のリードはそれぞれ一端側が絶縁板の両面に分かれ、
又、交互に固着されているので各リードの一端側の線幅
および間隔を狭くする必要がなく、また、一方のリード
は一端側が絶縁板を貫通して他方のリード側に延在して
いるので、プリント基板との接続が容易となり、さら
に、絶縁板は熱伝導率が大きいので、半導体チップで発
生した熱を外部に発散する。
のリードはそれぞれ一端側が絶縁板の両面に分かれ、
又、交互に固着されているので各リードの一端側の線幅
および間隔を狭くする必要がなく、また、一方のリード
は一端側が絶縁板を貫通して他方のリード側に延在して
いるので、プリント基板との接続が容易となり、さら
に、絶縁板は熱伝導率が大きいので、半導体チップで発
生した熱を外部に発散する。
【０００８】
【実施例】実施例１．以下、この発明の実施例を図につ
いて説明する。図１および図２はこの発明の実施例１に
おける半導体装置の構成を示す断面図および斜視図であ
る。図において、半導体チップ１、ボンディングパッド
２、バンプ３および封止材６は図６における従来装置の
ものと同様である。７は半導体チップ１の周囲を所定の
間隙を介して囲繞する絶縁板で、例えばポリイミド樹脂
フィルム等で形成されている。８はこの絶縁板７の上面
に形成された第１のリード、９はこの絶縁板７の下面に
形成された第２のリードで、これら両リード８、９は交
互に絶縁板７の上下面に配置されている。
いて説明する。図１および図２はこの発明の実施例１に
おける半導体装置の構成を示す断面図および斜視図であ
る。図において、半導体チップ１、ボンディングパッド
２、バンプ３および封止材６は図６における従来装置の
ものと同様である。７は半導体チップ１の周囲を所定の
間隙を介して囲繞する絶縁板で、例えばポリイミド樹脂
フィルム等で形成されている。８はこの絶縁板７の上面
に形成された第１のリード、９はこの絶縁板７の下面に
形成された第２のリードで、これら両リード８、９は交
互に絶縁板７の上下面に配置されている。
【０００９】上記のように構成された実施例１の半導体
装置においては、半導体チップ１に形成されたパッド２
上に絶縁板７の上面に形成された第１のリード８と、下
面に形成され絶縁板７の上面に合わせて曲げられた第２
のリード９が来るように位置合わせを行い、次に両リー
ド８、９の先端に予め形成されたバンプ３を加熱するこ
とによって、両リード８、９をボンディングパッド２に
圧着接合する。そして、半導体チップ１と両リード８、
９の接合部をトランスファ・モールド封止材６により樹
脂封して完成される。
装置においては、半導体チップ１に形成されたパッド２
上に絶縁板７の上面に形成された第１のリード８と、下
面に形成され絶縁板７の上面に合わせて曲げられた第２
のリード９が来るように位置合わせを行い、次に両リー
ド８、９の先端に予め形成されたバンプ３を加熱するこ
とによって、両リード８、９をボンディングパッド２に
圧着接合する。そして、半導体チップ１と両リード８、
９の接合部をトランスファ・モールド封止材６により樹
脂封して完成される。
【００１０】実施例２．図３はこの発明の実施例２にお
ける半導体装置の構成を示す部分断面図である。上記実
施例１では両リード８、９をボンディングパッド２に接
続する位置を、絶縁板７の一方の面に合わせるものとし
ているが、本実施例においては、図から明らかなように
両リード１０、１１をボンディングパッド２に接続する
位置を、絶縁板７の厚みのほぼ中央部としたものであ
り、実施例１と同様の効果を奏することは勿論のこと、
両リード８、９を同一形状のもので済ますことができ
る。
ける半導体装置の構成を示す部分断面図である。上記実
施例１では両リード８、９をボンディングパッド２に接
続する位置を、絶縁板７の一方の面に合わせるものとし
ているが、本実施例においては、図から明らかなように
両リード１０、１１をボンディングパッド２に接続する
位置を、絶縁板７の厚みのほぼ中央部としたものであ
り、実施例１と同様の効果を奏することは勿論のこと、
両リード８、９を同一形状のもので済ますことができ
る。
【００１１】実施例３．図４はこの発明の実施例３にお
ける半導体装置の構成を示す部分断面図および平面図で
ある。図において、半導体チップ１、ボンディングパッ
ド２、バンプ３、封止材６、絶縁板７および第２のリー
ド９は上記図１に示した実施例１のものと同様である。
１２は絶縁板７の上面に配設される側の一端１２ａが、
絶縁板７を貫通して絶縁板７の下面側に延在する第１の
リードである。なお、第１のリード１２の一端１２ａが
絶縁板７を貫通する穴（バイアホール）の内部には金属
膜が形成されている。上記のように構成された実施例３
における半導体装置によれば、第１のリード１２は第２
のリード９と同一面にリード端が形成されるので、プリ
ント基板（図示せず）との接続固定が容易となる。
ける半導体装置の構成を示す部分断面図および平面図で
ある。図において、半導体チップ１、ボンディングパッ
ド２、バンプ３、封止材６、絶縁板７および第２のリー
ド９は上記図１に示した実施例１のものと同様である。
１２は絶縁板７の上面に配設される側の一端１２ａが、
絶縁板７を貫通して絶縁板７の下面側に延在する第１の
リードである。なお、第１のリード１２の一端１２ａが
絶縁板７を貫通する穴（バイアホール）の内部には金属
膜が形成されている。上記のように構成された実施例３
における半導体装置によれば、第１のリード１２は第２
のリード９と同一面にリード端が形成されるので、プリ
ント基板（図示せず）との接続固定が容易となる。
【００１２】実施例４．上記、各実施例１、２、３にお
ける絶縁板７を、熱伝導度の大きい部材で構成すれば、
半導体チップ１で発生した熱は各リードを通して外部に
効率よく放散される。
ける絶縁板７を、熱伝導度の大きい部材で構成すれば、
半導体チップ１で発生した熱は各リードを通して外部に
効率よく放散される。
【００１３】このように、上記各実施例においては、例
えばＬＳＩ等のように半導体チップ１が高密度化し、接
続端子数が増大しパッド数すなわちリード数が増大して
も、リードを絶縁板７の両面に振り分けるような構造が
とられているので、リード幅を縮小することなしにプリ
ント基板に接続することができる。ところで、上記説明
ではこの発明をＴＡＢ技術を利用する場合の半導体装置
について述べたが、その他のＱＦＰ（Quad Flat Packag
e）型の半導体装置や抵抗、コンデンサを集積した場合
あるいは半導体チップを複数搭載した半導体素子モジュ
ール等にも利用できることはいうまでもない。
えばＬＳＩ等のように半導体チップ１が高密度化し、接
続端子数が増大しパッド数すなわちリード数が増大して
も、リードを絶縁板７の両面に振り分けるような構造が
とられているので、リード幅を縮小することなしにプリ
ント基板に接続することができる。ところで、上記説明
ではこの発明をＴＡＢ技術を利用する場合の半導体装置
について述べたが、その他のＱＦＰ（Quad Flat Packag
e）型の半導体装置や抵抗、コンデンサを集積した場合
あるいは半導体チップを複数搭載した半導体素子モジュ
ール等にも利用できることはいうまでもない。
【００１４】
【発明の効果】以上のように、この発明によれば表面に
複数のボンディングパッドが形成された半導体チップ
と、この半導体チップの周囲を所定の間隙を介して囲繞
する絶縁板と、この絶縁板の一方の面に一端が固着され
他端は上記ボンディングパッドのいずれかに接続された
第１のリードと、上記絶縁板の他方の面に一端が固着さ
れ他端は上記ボンディングパッドのいずれかに接続され
た第２のリードとを備え、又、両リードを交互に配設し
たので、リードの数が増加しても、リードの接続強度の
低下およびボンディングパッド間のショートの防止なら
びに動作の高速化が可能であり、さらに、両リードのリ
ード端を絶縁板の一方の面にまとめて取り出すようにし
たので、プリント基板との接続が容易であり、さらに
又、絶縁板を熱伝導度の大きい部材で形成したので、半
導体チップで発生した熱をリードを通して効率より放散
できる半導体装置の提供が可能となる。
複数のボンディングパッドが形成された半導体チップ
と、この半導体チップの周囲を所定の間隙を介して囲繞
する絶縁板と、この絶縁板の一方の面に一端が固着され
他端は上記ボンディングパッドのいずれかに接続された
第１のリードと、上記絶縁板の他方の面に一端が固着さ
れ他端は上記ボンディングパッドのいずれかに接続され
た第２のリードとを備え、又、両リードを交互に配設し
たので、リードの数が増加しても、リードの接続強度の
低下およびボンディングパッド間のショートの防止なら
びに動作の高速化が可能であり、さらに、両リードのリ
ード端を絶縁板の一方の面にまとめて取り出すようにし
たので、プリント基板との接続が容易であり、さらに
又、絶縁板を熱伝導度の大きい部材で形成したので、半
導体チップで発生した熱をリードを通して効率より放散
できる半導体装置の提供が可能となる。
【図１】この発明の実施例１における半導体装置の構成
を示す断面図である。
を示す断面図である。
【図２】図１における半導体装置の構成を示す斜視図で
ある。
ある。
【図３】この発明の実施例２における半導体装置の構成
を示す部分断面図である。
を示す部分断面図である。
【図４】この発明の実施例３における半導体装置の構成
を示す部分断面図である。
を示す部分断面図である。
【図５】図４における半導体装置の構成を示す平面図で
ある。
ある。
【図６】従来の半導体装置の構成を示す断面図である。
１ 半導体チップ ２ ボンディングパッド ３ バンプ ６ 封止材 ７ 絶縁板 ８、１０、１２ 第１のリード ９、１１ 第２のリード １２ａ 一端
Claims (4)
- 【請求項１】 表面に複数のボンディングパッドが形成
された半導体チップと、この半導体チップの周囲を所定
の間隙を介して囲繞する絶縁板と、この絶縁板の一方の
面に一端が固着され他端は上記ボンディングパッドのい
ずれかに接続された第１のリードと、上記絶縁板の他方
の面に一端が固着され他端は上記ボンディングパッドの
いずれかに接続された第２のリードとを備えたことを特
徴とする半導体装置。 - 【請求項２】 第１のリードおよび第２のリードは交互
に配設されていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 いずれか一方のリードの一端は絶縁板を
貫通して他方の面まで延在していることを特徴とする請
求項１または請求項２記載の半導体装置。 - 【請求項４】 絶縁板は熱伝導の大きい部材で形成され
ていることを特徴とする請求項１ないし請求項３のいず
れかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029567A JPH05226415A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029567A JPH05226415A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226415A true JPH05226415A (ja) | 1993-09-03 |
Family
ID=12279708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029567A Pending JPH05226415A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977617A (en) * | 1996-05-10 | 1999-11-02 | Nec Corporation | Semiconductor device having multilayer film carrier |
-
1992
- 1992-02-17 JP JP4029567A patent/JPH05226415A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977617A (en) * | 1996-05-10 | 1999-11-02 | Nec Corporation | Semiconductor device having multilayer film carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949224A (en) | Structure for mounting a semiconductor device | |
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US6414391B1 (en) | Module assembly for stacked BGA packages with a common bus bar in the assembly | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US5530282A (en) | Semiconductor device having a multilayer interconnection structure | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| KR100508682B1 (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US5742477A (en) | Multi-chip module | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JPS6220707B2 (ja) | ||
| JPH05226415A (ja) | 半導体装置 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH0462457B2 (ja) | ||
| JP2968704B2 (ja) | 半導体装置 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| JP2990120B2 (ja) | 半導体装置 |