JPH0714657U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0714657U
JPH0714657U JP4781393U JP4781393U JPH0714657U JP H0714657 U JPH0714657 U JP H0714657U JP 4781393 U JP4781393 U JP 4781393U JP 4781393 U JP4781393 U JP 4781393U JP H0714657 U JPH0714657 U JP H0714657U
Authority
JP
Japan
Prior art keywords
support plate
semiconductor device
main surface
chip
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4781393U
Other languages
English (en)
Other versions
JP2587722Y2 (ja
Inventor
和美 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP4781393U priority Critical patent/JP2587722Y2/ja
Publication of JPH0714657U publication Critical patent/JPH0714657U/ja
Application granted granted Critical
Publication of JP2587722Y2 publication Critical patent/JP2587722Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 モールド型半導体装置の小型化を達成する。 【構成】 支持板３の表面と裏面に第１及び第２のチッ
プ１、２を絶縁性接着層４、５で固着する。第２のチッ
プ２に支持板３よりも張り出した部分２ａ、２ｂを設け
る。この張り出した部分２ａ、２ｂに金属細線９ａ、９
ｂを接続する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、複数の半導体素子を含む半導体装置に関する。
【０００２】
【従来の技術】
リードフレームの支持板の一方の主面に複数の半導体素子（以下、チップとい う）を固着し、このチップの電極とリードフレームの外部リードとを金属細線に よって電気的に接続した半導体装置は公知である。
【０００３】
【考案が解決しようとする課題】
ところで、半導体装置の高機能化を図るためにはチップ数を増加しなければな らない。上述のような支持板を使用する半導体装置において、チップ数を増加す る場合には、１枚の支持板に複数のチップを搭載することができるように支持板 の面積を大きくするか、複数のチップを支持するために複数の支持板を用意する ことが必要になり、装置の大型化を招いた。
【０００４】 そこで、本考案の目的は小型化が達成できるのみでなく、製作しやすい構造を 有している半導体装置を提供することにある。
【０００５】 上記目的を達成するための本考案は、支持板の一方の主面に第１の半導体素子 が固着され、前記支持板の他方の主面に第２の半導体素子が固着され、前記第２ の半導体素子は前記支持板の一方の主面側から見て前記支持板及び前記第１の半 導体素子よりも張り出した部分を有し、この張り出した部分の前記支持板に近い 側の主面に電気的接続用金属細線が接続されていることを特徴とする半導体装置 に係わるものである。
【０００６】
【考案の作用及び効果】
本考案においては支持板の一方の主面と他方の主面の両方に半導体素子を固着 するので、半導体装置の小型化が達成される。更に、第２の半導体素子は支持板 及び第１の半導体素子よりも張り出した部分を有するので、この張り出した部分 を接続領域として使用して第２の半導体素子に対する金属細線の接続を支持板の 一方の主面側から容易に達成することが可能になる。
【０００７】
【実施例】
次に、図１を参照して本考案の実施例に係わる半導体装置を説明する。 この半導体装置は、第１及び第２の半導体素子としての第１及び第２のモノリ シックＩＣチップ１、２と、これ等を支持する金属平板から成る支持板３と、接 着層４、５と、複数の外部リード６、７と、内部接続用金属細線８ａ、８ｂ、９ ａ、９ｂと、絶縁性被覆樹脂体１０とから成る。
【０００８】 第１のチップ１は支持板３の一方の主面（表面）に絶縁性接着層４で固着され 、第２のチップ２は支持板３の他方の主面（裏面）に絶縁性接着剤５で固着され ている。第１及び第２のチップ１、２は種々の半導体領域や電極層が周知の方法 で設けられているが、図１では省略されている。第１のチップ１は支持板３より も幾らか小さく形成され、この表面にリード細線接続用電極即ちボンディングパ ッド１１、１２を有し、これ等に金属細線８ａ、８ｂの一端が周知のワイヤボン ディング方法で固着されている。金属細線８ａ、８ｂの他端は一方及び他方の側 の複数の外部リード６、７から選択されたものに固着されている。
【０００９】 第２のチップ２は矢印１３で示すように支持板３の一方の主面側から見て支持 板３から張り出した部分２ａ、２ｂを有し、この表面（支持板３に近い側の面） にボンディングパッド１４、１５が設けられ、これ等に金属細線９ａ、９ｂの一 端が周知のワイヤワボンディング法で固着されている。金属細線９ａ、９ｂの他 端は一方及び他方の側の複数の外部リード６、７から選択されたものに固着され ている。なお、この実施例では、支持板３及び第２のチップ２が共に平面形状四 角形であり、第２のチップ２の外部リード６、７側の２辺に沿った帯状領域が張 り出し部分２ａ、２ｂとなっている。
【００１０】 第２のチップ２の上面中央領域に配線導体層（図示せず）が存在するが、絶縁 性接着層５で被覆されているために支持板３から電気的に分離されている。なお 、第２のチップ２の上面の配線導体層の上に特別に絶縁層を設け、第２のチップ ２と支持板３との電気的絶縁をより確実に達成することもできる。また、第１の チップ１の下面の一部又は全部及び第２のチップ２の上面の一部又は全部を必要 に応じて支持板３に半田等で電気的に結合することもできる。
【００１１】 支持板３と外部リード６、７はリードフレームから得たものであり、製作段階 においてはそれぞれが相互に連結されている。複数の外部リード６、７の中の１ 本又は２本が支持板に連結されている。絶縁被覆樹脂体１０は周知のモールド法 によって第１及び第２のチップ１、２と支持板３と金属細線８ａ、８ｂ、９ａ、 ９ｂと外部リード６、７の一部とを被覆するように形成されている。
【００１２】 半導体装置を図１の構造にすれば、支持板３の両主面を第１及び第２のチップ １、２の固着に使用できるので、半導体装置の小型化が達成される。 また、第２のチップ２は張り出した部分２ａ、２ｂを有するので、ここを使用 して金属細線９ａ、９ｂによる接続を第１のチップ１と同一主面側から容易に達 成することができる。
【図面の簡単な説明】
【図１】実施例の半導体装置を示す中央縦断面図であ
る。
【符号の説明】
１、２ 第１及び第２のチップ ３ 支持板 ２ａ、２ｂ 張り出し部分

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 支持板の一方の主面に第１の半導体素子
    が固着され、前記支持板の他方の主面に第２の半導体素
    子が固着され、前記第２の半導体素子は前記支持板の一
    方の主面側から見て前記支持板及び前記第１の半導体素
    子よりも張り出した部分を有し、この張り出した部分の
    前記支持板に近い側の主面に電気的接続用金属細線が接
    続されていることを特徴とする半導体装置。
JP4781393U 1993-08-09 1993-08-09 半導体装置 Expired - Lifetime JP2587722Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4781393U JP2587722Y2 (ja) 1993-08-09 1993-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4781393U JP2587722Y2 (ja) 1993-08-09 1993-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0714657U true JPH0714657U (ja) 1995-03-10
JP2587722Y2 JP2587722Y2 (ja) 1998-12-24

Family

ID=12785810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4781393U Expired - Lifetime JP2587722Y2 (ja) 1993-08-09 1993-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2587722Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102979854A (zh) * 2012-08-29 2013-03-20 鹤壁汽车工程职业学院 大传动比柔性减速器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102979854A (zh) * 2012-08-29 2013-03-20 鹤壁汽车工程职业学院 大传动比柔性减速器

Also Published As

Publication number Publication date
JP2587722Y2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
JPH064595Y2 (ja) ハイブリッドｉｃ
JPH03169062A (ja) 半導体装置
JPWO2002095824A1 (ja) 電源回路装置
JPS622628A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPH06291230A (ja) 複合半導体装置の製造方法
JPH0714657U (ja) 半導体装置
JP3942495B2 (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JP3234614B2 (ja) 半導体装置及びその製造方法
JPH02133942A (ja) セラミックチップキャリア型半導体装置
JP2003124251A5 (ja)
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
JPH0451489Y2 (ja)
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
JPH0442942Y2 (ja)
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JPS6130286Y2 (ja)
JPS6236299Y2 (ja)
JP4502489B2 (ja) マルチチップ半導体装置
JPH0451488Y2 (ja)
JPH0451476Y2 (ja)
JPH08250624A (ja) 半導体装置およびその製造方法
JP2562773Y2 (ja) 半導体集積回路素子
JPH0119395Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071023

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081023

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081023