JPWO2002095824A1 - 電源回路装置 - Google Patents
電源回路装置 Download PDFInfo
- Publication number
- JPWO2002095824A1 JPWO2002095824A1 JP2002592190A JP2002592190A JPWO2002095824A1 JP WO2002095824 A1 JPWO2002095824 A1 JP WO2002095824A1 JP 2002592190 A JP2002592190 A JP 2002592190A JP 2002592190 A JP2002592190 A JP 2002592190A JP WO2002095824 A1 JPWO2002095824 A1 JP WO2002095824A1
- Authority
- JP
- Japan
- Prior art keywords
- pin
- lead
- mosfet
- circuit device
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
課題パワーＭＯＳＦＥＴモノシリック集積回路装置や複合素子などの電源回路装置では、パッケージから導出するリードピンが等間隔の５ピンであり、高電位となる第３ピンと隣接する他のピンとの沿面距離が十分に保てず、安全上好ましくなかった。解決手段本発明は、第３ピンと隣接する他のピンとの距離を他のピン同士の距離よりも広げ、更に第３ピンを上段、隣接する他のピンを下段、それ以外のピンを中段にフォーミングするものである。これにより、高電位の第３ピンと隣接する他のピンとの沿面距離を十分に確保できるため、安全上好ましい構造となる。さらにフルモールドパッケージにすることにより、ヘッダー部が露出しないため、取り扱いも容易となる。
Description
発明の属する技術分野
本発明は電源回路装置に係り、特にパッケージ本体から導入されるリード形状に改良を施したＩＣパッケージを用いた電源回路装置に関する。
従来の技術
周知の如く、ＩＣチップとリード（リードピン）をワイヤボンディング等で接続し、樹脂からなるパッケージ本体で外装したＩＣパッケージが採用されている。
第２図は、従来のＩＣパッケージについて、リードピンが５本の場合を例に示す。第２図（Ａ）が上面図、第２図（Ｂ）は第２図（Ａ）のＢ−Ｂ線の断面図、第２図（Ｃ）は、第２図（Ｂ）を矢印方向からみた側面図である。
パワーＭＯＳＦＥＴ１１を含むモノシリック集積回路や複合素子などではパワーＭＯＳＦＥＴ１１の上にＩＣ１２を実装するため、５本のピンピッチが等間隔（ｄ３）なリードピンを用いるのが一般的である。第２図（Ａ）によれば、このパッケージ本体１３の一側壁には５本のリードピン１４が設けられている。この場合では、中心の第３ピン１４ｃがＭＯＳＦＥＴのドレイン端子、第５ピン１４ｅがソース端子と接続し、第１ピン１４ａ、第２ピン１４ｂおよび第４ピン１４ｄがＩＣの制御端子に接続する。通常、ＭＯＳＦＥＴ１１のドレイン端子には高電位がかかり、ソース端子はＧＮＤに接地されるので、これら両端子の電位差は非常に大きくなるため、リードピン１４が隣接しないように、第３ピン１４ｃ、第５ピン１４ｅを使用している。
第２図（Ｂ）には、このパッケージを実装する場合のフォーミングを示す。図に示すように第１ピン１４ａ、第３ピン１４ｃ、第５ピン１４ｅを上方向に曲折し、隣接する第２ピン１４ｂ、および第４ピン１４ｄとの沿面距離を稼いでいる（第２図（Ｃ）参照）。これは、こうした構造のＩＣパッケージを回路基板面に半田付けにより実装する場合、隣接するリードピン同士のショートや、プリント基板上に半田接続する場合の半田ブリッジの発生を抑えるために用いられる手段である。
発明が解決しようとする課題
一般的には、組み立て上の都合でリードピンの間隔は等間隔（ｄ３）で、中央のピンに内部の素子の裏面が接続されている。つまりパワーＭＯＳＦＥＴであれば裏面のドレイン電極が導電性接着剤などにより直接固着されている。パワーＭＯＳＦＥＴのパッケージでは一般的に３ピンであり、高電位となるドレインが接続する端子（中央の端子）と隣接する他の端子の沿面距離は十分取れていた。しかし、前述したようなパワーＭＯＳＦＥＴを含むモノシリック集積回路や複合素子などではパワーＭＯＳＦＥＴの上にＩＣを実装するため、５本の等間隔なリードピンを用いるのが一般的である。この場合、やはり、中央の第３ピンはパワーＭＯＳＦＥＴのドレイン電極と接続するため、８００Ｖ等耐圧の高いパワーＭＯＳＦＥＴを搭載する場合、等間隔のリードピンでは隣接する他のピンとの沿面距離が十分保てない。つまり、こうした構造のＩＣパッケージを回路基板面に半田付けにより実装する場合、高電位となる第３ピンと隣接する第２、第４ピンとの沿面距離が小さいと、塵埃等によるショートを起こしやすい問題がある。更に、プリント基板上に半田接続する場合に、半田はリードピン間よりも広がるため半田ブリッジを起こしやすくなる問題があった。例えば動作電圧が７００Ｖの場合、沿面距離は１．９ｍｍ必要であるとされており、従来構造においてリードピンを上下方向に曲折するフォーミングをしても沿面距離が１．７ｍｍ程度しか確保できない場合には安全基準を満たさない恐れもある。すなわち、従来のリードピンの構造では、沿面距離の確保が不充分であった。
更に、従来のパッケージでは第３ピンと一体形成するなどして接続されたヘッダー１４ｈ部分は、８００Ｖ等の高電位となるドレイン電極が接続するにも係わらず、むき出しの構造となっており、製品を取り扱う上で安全上好ましくない問題もあった。
課題を解決するための手段
本発明はかかる課題に鑑みてなされ、第１に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくして所望の沿面距離を設けることにより解決するものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
また、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
第２に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記複数のリードピンのうち最も低電位となるリードピンを下段に、前記中央のリードピンを上段に、他のリードピンを上段と下段の間の中段に曲折し、前記高電位となる中央のリードピンと前記低電位となるリードピンの間に所望の沿面距離を設けることにより解決するものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
また、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
第３に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する５本のリードピンとを有し、中央に位置する第３のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる第３のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記第３のリードピンと隣接する低電位の第２および第４のリードピンと所望の沿面距離を設けることにより解決するものである。
また、前記第３のリードピンから第２および第４のリードピンまでの間隔が、第１と第２のリードピンおよび第４と第５のリードピンの間隔よりも離れることを特徴とするものである。
また、前記第２および第４のリードピンを下段に、前記第３のリードピンを上段に、前記第１および第５のリードピンを上段と下段の間の中段に曲折し、前記第３のリードピンと前記第２および第４のリードピンの間に所望の沿面距離を設けることを特徴とするものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
更に、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
すなわち、高電位となる第３ピンと、隣接する他のリードピンとの間隔を広げ、更にリードピンのフォーミングを上段、中段、下段の３段階にすることによって、安全上十分な沿面距離を確保するものである。
また、パッケージ本体をフルモールド構造にすることにより、第３ピンと同一工程で形成されるパッケージ裏面のフレームが露出しないので、ドレイン端子として高電圧がかかっても、安全に取り扱うことができるパッケージを提供するものである。
発明の実施の形態
本発明の実施の形態を５本のリードピンのパッケージを例に第１図を参照して詳細に説明する。
第１図（Ａ）は上面図であり、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ線の断面図であり、第１図（Ｃ）は第１図（Ｂ）を矢印方向からみた側面図である。
本発明の、電源回路装置は、ＭＯＳＦＥＴ１と、ＩＣ２と、パッケージ３と、５本のリードピン４とから構成される。
ＭＯＳＦＥＴ１は、その中に多数のＭＯＳＦＥＴのセルを含む。裏面がドレイン電極であり、第３ピン４ｃと一体形成されるなどして接続するヘッダー４ｈに導電性接着剤により固着される（第１図（Ｂ）参照）。
ＩＣ２は、ＭＯＳＦＥＴ１の上に実装されてＭＯＳＦＥＴ１のソース電極およびドレイン電極と接続し、更に各制御端子が第１ピン４ａ、第２ピン４ｂおよび第４ピン４ｄに接続される。（第１図（Ｂ）参照）。
パッケージ３は、ＭＯＳＦＥＴ１およびＩＣ２をトランスファーモールドなどにより絶縁性樹脂で封止したものである。パッケージ３はフルモールド構造であるため、ＭＯＳＦＥＴ１のドレイン電極が固着するリードのヘッダー４ｈ裏面まで樹脂で被覆されており、高電圧がかかるヘッダー４ｈが露出しないため、製品の取り扱いも安全上好ましいものとなっている。
５本のリードピン４は、パッケージ本体３の一側壁から導出する。ここでは、図の如く端のピンから第１ピン４ａ、第２ピン４ｂ、第３ピン４ｃ、第４ピン４ｄ、第５ピン４ｅとする。中央に位置する第３ピン４ｃはヘッダー４ｈと一体形成するなどして接続しており、ヘッダー４ｈにはＭＯＳＦＥＴ１のドレイン電極が接続され第３ピン４ｃがドレイン端子となり、第５ピン４ｅがソース端子となる。第１ピン４ａ、第２ピン４ｂおよび第４ピン４ｄはＩＣ２の制御端子となる。最も高電位となる第３ピン４ｃと、隣接する第２ピン４ｂおよび第４ピン４ｄの間隔ｄ２は、安全規格を満たす沿面距離を確保して他のリードピン同士、つまり第１ピン４ａ−第２ピン４ｂ間隔ｄ１および第４ピン４ｄ−第５ピン４ｅ間隔ｄ１よりも広くとる。具体的には例えば、第３ピン４ｃ−第２ピン４ｂまたは第３ピン４ｃ−第４ピン４ｄの間隔ｄ２は２．５４ｍｍとし、第１ピン４ａ−第２ピン４ｂおよび第４ピン４ｄ−第５ピン４ｅの間隔ｄ１を０．５ｍｍとする。例えば動作電圧７００Ｖの場合の安全な沿面距離は１．９ｍｍ、８００Ｖの場合２．１ｍｍとされており、本発明の構造によれば、高電圧となる第３ピン４ｃと第２ピン４ｂ、第４ピン４ｄとの間隔は十分となっている。
更に、第１図（Ｂ）および第１図（Ｃ）に示す如く、パッケージ３から導出したリードピン４を上段、中段、下段の３段階になるように上下方向すなわちヘッダー４ｈに対して垂直方向に曲折してフォーミングする。ここでは、第２ピン４ｂおよび第４ピン４ｄを導出したままの形状で下段とし、第３ピン４ｃを最も高い位置にフォーミングして上段、第１ピン４ａおよび第５ピン４ｅを上段および下段の間の位置にフォーミングして中段とする。具体的には、下段と中段の間隔ｈ１が、２．３ｍｍ、中段と上段の間隔ｈ２が２．８ｍｍとする。更にフォーミングする角度により半田付けされるリードピン４の先端部はさらに所望の距離で上下方向に広げることができる。
本発明の特徴は、リードピンの配置にある。高電位となる第３ピンとそれに隣接する第２ピンおよび第４ピンの間隔を第１ピンと第２ピンおよび第４ピンと第５ピンの間隔よりも広げることにより、ヘッダー４ｈに対して水平方向での沿面距離を確保するものである。更に、第３ピンを上段、第１および第５ピンを中段、第２および第４ピンを下段にフォーミングすることにより、ヘッダー４ｈに対して垂直方向においても第３ピンと隣接する第２および第４ピンとの沿面距離を広げるものである。
前述の如く、フォーミング前の段階で、十分な沿面距離を得られているが、プリント基板に実装する際に半田がプリント基板上で広がるため、半田ブリッジによるショートや、塵埃によるショートを防ぐためにはできるだけ沿面距離は確保する方が好ましい。つまり、リードピン間隔を水平方向に離した上、３段のフォーミングにして最も高電圧となる第３ピンを上段に、隣接する第２、第４ピンを下段にすることにより、垂直方向にも沿面距離を広げてショートを防ぎ、安全上望ましいパッケージを実現する。
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー４ｈ裏面が露出しないので、製品の取り扱いも安全で容易となる。
発明の効果
本発明に依れば、高電位となる第３ピンとそれに隣接する他のリードピンの間隔を他のリードピン同士の間隔よりも広げることにより、ヘッダーに対して水平方向での沿面距離を確保するものである。更に、第３ピンを上段、第１および第５ピンを中段、第２および第４ピンを下段にフォーミングすることにより、ヘッダーに対して垂直方向においても離間し、より第３ピンと隣接する第２および第４ピンとの沿面距離を広げるものである。沿面距離が広がれば、プリント基板上で半田ブリッジによるショートや、塵埃等によるショートを防ぐことができる。
具体的には例えば、８００Ｖの場合２．１ｍｍの沿面距離が必要であるとされ、従来の等間隔の５本ピンで１．７ｍｍ程度の沿面距離しか確保できない場合は、安全上不充分であった。しかし、本発明の構造に依れば、第３ピンと隣接する第２および第４ピンの間隔が２．５４ｍｍまで広げられ、更に上段と下段で５．８ｍｍ程度の距離が稼げ、フォーミングする角度によりリードピンの先端部では更に距離を広げられるので、安全上十分な沿面距離が確保できる。
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー部が露出しないので、製品の取り扱いも安全で容易となる。
【図面の簡単な説明】
第１図（Ａ）は本発明の電源回路装置を説明する上面図であり、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ線の断面図であり、第１図（Ｃ）は第１図（Ｂ）を矢印方向からみた側面図であり、第２図（Ａ）は従来技術における電源回路装置を説明する上面図であり、第２図（Ｂ）は第２図（Ａ）のＢ−Ｂ線の断面図であり、第２図（Ｃ）は第２図（Ｂ）を矢印方向からみた側面図である。
１ ＭＯＳＦＥＴ
２ ＩＣ
３ パッケージ
４ リードピン
４ａ 第１ピン
４ｂ 第２ピン
４ｃ 第３ピン
４ｄ 第４ピン
４ｅ 第５ピン
４ｈ ヘッダー
１１ ＭＯＳＦＥＴ
１２ ＩＣ
１３ パッケージ
１４ リードピン
１４ａ 第１ピン
１４ｂ 第２ピン
１４ｃ 第３ピン
１４ｄ 第４ピン
１４ｅ 第５ピン
１４ｈ ヘッダー
本発明は電源回路装置に係り、特にパッケージ本体から導入されるリード形状に改良を施したＩＣパッケージを用いた電源回路装置に関する。
従来の技術
周知の如く、ＩＣチップとリード（リードピン）をワイヤボンディング等で接続し、樹脂からなるパッケージ本体で外装したＩＣパッケージが採用されている。
第２図は、従来のＩＣパッケージについて、リードピンが５本の場合を例に示す。第２図（Ａ）が上面図、第２図（Ｂ）は第２図（Ａ）のＢ−Ｂ線の断面図、第２図（Ｃ）は、第２図（Ｂ）を矢印方向からみた側面図である。
パワーＭＯＳＦＥＴ１１を含むモノシリック集積回路や複合素子などではパワーＭＯＳＦＥＴ１１の上にＩＣ１２を実装するため、５本のピンピッチが等間隔（ｄ３）なリードピンを用いるのが一般的である。第２図（Ａ）によれば、このパッケージ本体１３の一側壁には５本のリードピン１４が設けられている。この場合では、中心の第３ピン１４ｃがＭＯＳＦＥＴのドレイン端子、第５ピン１４ｅがソース端子と接続し、第１ピン１４ａ、第２ピン１４ｂおよび第４ピン１４ｄがＩＣの制御端子に接続する。通常、ＭＯＳＦＥＴ１１のドレイン端子には高電位がかかり、ソース端子はＧＮＤに接地されるので、これら両端子の電位差は非常に大きくなるため、リードピン１４が隣接しないように、第３ピン１４ｃ、第５ピン１４ｅを使用している。
第２図（Ｂ）には、このパッケージを実装する場合のフォーミングを示す。図に示すように第１ピン１４ａ、第３ピン１４ｃ、第５ピン１４ｅを上方向に曲折し、隣接する第２ピン１４ｂ、および第４ピン１４ｄとの沿面距離を稼いでいる（第２図（Ｃ）参照）。これは、こうした構造のＩＣパッケージを回路基板面に半田付けにより実装する場合、隣接するリードピン同士のショートや、プリント基板上に半田接続する場合の半田ブリッジの発生を抑えるために用いられる手段である。
発明が解決しようとする課題
一般的には、組み立て上の都合でリードピンの間隔は等間隔（ｄ３）で、中央のピンに内部の素子の裏面が接続されている。つまりパワーＭＯＳＦＥＴであれば裏面のドレイン電極が導電性接着剤などにより直接固着されている。パワーＭＯＳＦＥＴのパッケージでは一般的に３ピンであり、高電位となるドレインが接続する端子（中央の端子）と隣接する他の端子の沿面距離は十分取れていた。しかし、前述したようなパワーＭＯＳＦＥＴを含むモノシリック集積回路や複合素子などではパワーＭＯＳＦＥＴの上にＩＣを実装するため、５本の等間隔なリードピンを用いるのが一般的である。この場合、やはり、中央の第３ピンはパワーＭＯＳＦＥＴのドレイン電極と接続するため、８００Ｖ等耐圧の高いパワーＭＯＳＦＥＴを搭載する場合、等間隔のリードピンでは隣接する他のピンとの沿面距離が十分保てない。つまり、こうした構造のＩＣパッケージを回路基板面に半田付けにより実装する場合、高電位となる第３ピンと隣接する第２、第４ピンとの沿面距離が小さいと、塵埃等によるショートを起こしやすい問題がある。更に、プリント基板上に半田接続する場合に、半田はリードピン間よりも広がるため半田ブリッジを起こしやすくなる問題があった。例えば動作電圧が７００Ｖの場合、沿面距離は１．９ｍｍ必要であるとされており、従来構造においてリードピンを上下方向に曲折するフォーミングをしても沿面距離が１．７ｍｍ程度しか確保できない場合には安全基準を満たさない恐れもある。すなわち、従来のリードピンの構造では、沿面距離の確保が不充分であった。
更に、従来のパッケージでは第３ピンと一体形成するなどして接続されたヘッダー１４ｈ部分は、８００Ｖ等の高電位となるドレイン電極が接続するにも係わらず、むき出しの構造となっており、製品を取り扱う上で安全上好ましくない問題もあった。
課題を解決するための手段
本発明はかかる課題に鑑みてなされ、第１に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくして所望の沿面距離を設けることにより解決するものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
また、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
第２に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記複数のリードピンのうち最も低電位となるリードピンを下段に、前記中央のリードピンを上段に、他のリードピンを上段と下段の間の中段に曲折し、前記高電位となる中央のリードピンと前記低電位となるリードピンの間に所望の沿面距離を設けることにより解決するものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
また、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
第３に、ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する５本のリードピンとを有し、中央に位置する第３のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、高電位となる第３のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記第３のリードピンと隣接する低電位の第２および第４のリードピンと所望の沿面距離を設けることにより解決するものである。
また、前記第３のリードピンから第２および第４のリードピンまでの間隔が、第１と第２のリードピンおよび第４と第５のリードピンの間隔よりも離れることを特徴とするものである。
また、前記第２および第４のリードピンを下段に、前記第３のリードピンを上段に、前記第１および第５のリードピンを上段と下段の間の中段に曲折し、前記第３のリードピンと前記第２および第４のリードピンの間に所望の沿面距離を設けることを特徴とするものである。
また、前記パッケージはフルモールド構造であることを特徴とするものである。
更に、前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とするものである。
すなわち、高電位となる第３ピンと、隣接する他のリードピンとの間隔を広げ、更にリードピンのフォーミングを上段、中段、下段の３段階にすることによって、安全上十分な沿面距離を確保するものである。
また、パッケージ本体をフルモールド構造にすることにより、第３ピンと同一工程で形成されるパッケージ裏面のフレームが露出しないので、ドレイン端子として高電圧がかかっても、安全に取り扱うことができるパッケージを提供するものである。
発明の実施の形態
本発明の実施の形態を５本のリードピンのパッケージを例に第１図を参照して詳細に説明する。
第１図（Ａ）は上面図であり、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ線の断面図であり、第１図（Ｃ）は第１図（Ｂ）を矢印方向からみた側面図である。
本発明の、電源回路装置は、ＭＯＳＦＥＴ１と、ＩＣ２と、パッケージ３と、５本のリードピン４とから構成される。
ＭＯＳＦＥＴ１は、その中に多数のＭＯＳＦＥＴのセルを含む。裏面がドレイン電極であり、第３ピン４ｃと一体形成されるなどして接続するヘッダー４ｈに導電性接着剤により固着される（第１図（Ｂ）参照）。
ＩＣ２は、ＭＯＳＦＥＴ１の上に実装されてＭＯＳＦＥＴ１のソース電極およびドレイン電極と接続し、更に各制御端子が第１ピン４ａ、第２ピン４ｂおよび第４ピン４ｄに接続される。（第１図（Ｂ）参照）。
パッケージ３は、ＭＯＳＦＥＴ１およびＩＣ２をトランスファーモールドなどにより絶縁性樹脂で封止したものである。パッケージ３はフルモールド構造であるため、ＭＯＳＦＥＴ１のドレイン電極が固着するリードのヘッダー４ｈ裏面まで樹脂で被覆されており、高電圧がかかるヘッダー４ｈが露出しないため、製品の取り扱いも安全上好ましいものとなっている。
５本のリードピン４は、パッケージ本体３の一側壁から導出する。ここでは、図の如く端のピンから第１ピン４ａ、第２ピン４ｂ、第３ピン４ｃ、第４ピン４ｄ、第５ピン４ｅとする。中央に位置する第３ピン４ｃはヘッダー４ｈと一体形成するなどして接続しており、ヘッダー４ｈにはＭＯＳＦＥＴ１のドレイン電極が接続され第３ピン４ｃがドレイン端子となり、第５ピン４ｅがソース端子となる。第１ピン４ａ、第２ピン４ｂおよび第４ピン４ｄはＩＣ２の制御端子となる。最も高電位となる第３ピン４ｃと、隣接する第２ピン４ｂおよび第４ピン４ｄの間隔ｄ２は、安全規格を満たす沿面距離を確保して他のリードピン同士、つまり第１ピン４ａ−第２ピン４ｂ間隔ｄ１および第４ピン４ｄ−第５ピン４ｅ間隔ｄ１よりも広くとる。具体的には例えば、第３ピン４ｃ−第２ピン４ｂまたは第３ピン４ｃ−第４ピン４ｄの間隔ｄ２は２．５４ｍｍとし、第１ピン４ａ−第２ピン４ｂおよび第４ピン４ｄ−第５ピン４ｅの間隔ｄ１を０．５ｍｍとする。例えば動作電圧７００Ｖの場合の安全な沿面距離は１．９ｍｍ、８００Ｖの場合２．１ｍｍとされており、本発明の構造によれば、高電圧となる第３ピン４ｃと第２ピン４ｂ、第４ピン４ｄとの間隔は十分となっている。
更に、第１図（Ｂ）および第１図（Ｃ）に示す如く、パッケージ３から導出したリードピン４を上段、中段、下段の３段階になるように上下方向すなわちヘッダー４ｈに対して垂直方向に曲折してフォーミングする。ここでは、第２ピン４ｂおよび第４ピン４ｄを導出したままの形状で下段とし、第３ピン４ｃを最も高い位置にフォーミングして上段、第１ピン４ａおよび第５ピン４ｅを上段および下段の間の位置にフォーミングして中段とする。具体的には、下段と中段の間隔ｈ１が、２．３ｍｍ、中段と上段の間隔ｈ２が２．８ｍｍとする。更にフォーミングする角度により半田付けされるリードピン４の先端部はさらに所望の距離で上下方向に広げることができる。
本発明の特徴は、リードピンの配置にある。高電位となる第３ピンとそれに隣接する第２ピンおよび第４ピンの間隔を第１ピンと第２ピンおよび第４ピンと第５ピンの間隔よりも広げることにより、ヘッダー４ｈに対して水平方向での沿面距離を確保するものである。更に、第３ピンを上段、第１および第５ピンを中段、第２および第４ピンを下段にフォーミングすることにより、ヘッダー４ｈに対して垂直方向においても第３ピンと隣接する第２および第４ピンとの沿面距離を広げるものである。
前述の如く、フォーミング前の段階で、十分な沿面距離を得られているが、プリント基板に実装する際に半田がプリント基板上で広がるため、半田ブリッジによるショートや、塵埃によるショートを防ぐためにはできるだけ沿面距離は確保する方が好ましい。つまり、リードピン間隔を水平方向に離した上、３段のフォーミングにして最も高電圧となる第３ピンを上段に、隣接する第２、第４ピンを下段にすることにより、垂直方向にも沿面距離を広げてショートを防ぎ、安全上望ましいパッケージを実現する。
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー４ｈ裏面が露出しないので、製品の取り扱いも安全で容易となる。
発明の効果
本発明に依れば、高電位となる第３ピンとそれに隣接する他のリードピンの間隔を他のリードピン同士の間隔よりも広げることにより、ヘッダーに対して水平方向での沿面距離を確保するものである。更に、第３ピンを上段、第１および第５ピンを中段、第２および第４ピンを下段にフォーミングすることにより、ヘッダーに対して垂直方向においても離間し、より第３ピンと隣接する第２および第４ピンとの沿面距離を広げるものである。沿面距離が広がれば、プリント基板上で半田ブリッジによるショートや、塵埃等によるショートを防ぐことができる。
具体的には例えば、８００Ｖの場合２．１ｍｍの沿面距離が必要であるとされ、従来の等間隔の５本ピンで１．７ｍｍ程度の沿面距離しか確保できない場合は、安全上不充分であった。しかし、本発明の構造に依れば、第３ピンと隣接する第２および第４ピンの間隔が２．５４ｍｍまで広げられ、更に上段と下段で５．８ｍｍ程度の距離が稼げ、フォーミングする角度によりリードピンの先端部では更に距離を広げられるので、安全上十分な沿面距離が確保できる。
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー部が露出しないので、製品の取り扱いも安全で容易となる。
【図面の簡単な説明】
第１図（Ａ）は本発明の電源回路装置を説明する上面図であり、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ線の断面図であり、第１図（Ｃ）は第１図（Ｂ）を矢印方向からみた側面図であり、第２図（Ａ）は従来技術における電源回路装置を説明する上面図であり、第２図（Ｂ）は第２図（Ａ）のＢ−Ｂ線の断面図であり、第２図（Ｃ）は第２図（Ｂ）を矢印方向からみた側面図である。
１ ＭＯＳＦＥＴ
２ ＩＣ
３ パッケージ
４ リードピン
４ａ 第１ピン
４ｂ 第２ピン
４ｃ 第３ピン
４ｄ 第４ピン
４ｅ 第５ピン
４ｈ ヘッダー
１１ ＭＯＳＦＥＴ
１２ ＩＣ
１３ パッケージ
１４ リードピン
１４ａ 第１ピン
１４ｂ 第２ピン
１４ｃ 第３ピン
１４ｄ 第４ピン
１４ｅ 第５ピン
１４ｈ ヘッダー
Claims (11)
- ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、
高電位となる前記中央のリードピンと隣接する他のリードピンとの間隔を前記他のリードピン同士の間隔より大きくして所望の沿面距離を設けることを特徴とする電源回路装置。 - 前記パッケージはフルモールド構造であることを特徴とする請求の範囲第１項記載の電源回路装置。
- 前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とする請求の範囲第１項記載の電源回路装置。
- ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、
高電位となる前記中央のリードピンと隣接する他のリードピンとの間隔を前記他のリードピン同士の間隔より大きくし、前記複数のリードピンのうち最も低電位となるリードピンを下段に、前記中央のリードピンを上段に、他のリードピンを上段と下段の間の中段に曲折し、前記高電位となる中央のリードピンと前記低電位となるリードピンの間に所望の沿面距離を設けることを特徴とする電源回路装置。 - 前記パッケージはフルモールド構造であることを特徴とする請求の範囲第４項記載の電源回路装置。
- 前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とする請求の範囲第４項記載の電源回路装置。
- ＭＯＳＦＥＴと該ＭＯＳＦＥＴを封止したパッケージと該パッケージの本体の一側壁から導出する５本のリードピンとを有し、中央に位置する第３のリードピンに前記ＭＯＳＦＥＴのドレイン端子を接続した電源回路装置であって、
高電位となる第３のリードピンと隣接する他のリードピンとの間隔を前記他のリードピン同士の間隔より大きくし、前記第３のリードピンと隣接する低電位の第２および第４のリードピンと所望の沿面距離を設けることを特徴とする電源回路装置。 - 前記第３のリードピンから第２および第４のリードピンまでの間隔が、第１と第２のリードピンおよび第４と第５のリードピンの間隔よりも離れることを特徴とする請求の範囲第７項記載の電源回路装置。
- 前記第２および第４のリードピンを下段に、前記第３のリードピンを上段に、前記第１および第５のリードピンを上段と下段の間の中段に曲折し、前記第３のリードピンと前記第２および第４のリードピンの間に所望の沿面距離を設けることを特徴とする請求の範囲第７項記載の電源回路装置。
- 前記パッケージはフルモールド構造であることを特徴とする請求の範囲第７項記載の電源回路装置。
- 前記ＭＯＳＦＥＴ上にはＩＣが実装されることを特徴とする請求の範囲第７項記載の電源回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149636 | 2001-05-18 | ||
| JP2001149636 | 2001-05-18 | ||
| PCT/JP2002/004774 WO2002095824A1 (fr) | 2001-05-18 | 2002-05-17 | Composant a source de puissance |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007266916A Division JP4651652B2 (ja) | 2001-05-18 | 2007-10-12 | 電源回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002095824A1 true JPWO2002095824A1 (ja) | 2004-09-09 |
| JP4118143B2 JP4118143B2 (ja) | 2008-07-16 |
Family
ID=18994775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002592190A Expired - Fee Related JP4118143B2 (ja) | 2001-05-18 | 2002-05-17 | 電源回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6861732B2 (ja) |
| JP (1) | JP4118143B2 (ja) |
| KR (1) | KR100612165B1 (ja) |
| CN (1) | CN1312767C (ja) |
| WO (1) | WO2002095824A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842877B2 (en) * | 1998-12-18 | 2005-01-11 | Tangis Corporation | Contextual responses based on automated learning techniques |
| US7814155B2 (en) * | 2004-03-31 | 2010-10-12 | Google Inc. | Email conversation management system |
| US7496563B2 (en) * | 2004-08-04 | 2009-02-24 | International Business Machines Corporation | Method for locating documents a user has previously accessed |
| US7493303B2 (en) * | 2004-08-04 | 2009-02-17 | International Business Machines Corporation | Method for remotely searching a local user index |
| CN100464405C (zh) * | 2005-10-31 | 2009-02-25 | 台达电子工业股份有限公司 | 电源模块的封装方法及其结构 |
| US8253225B2 (en) * | 2008-02-22 | 2012-08-28 | Infineon Technologies Ag | Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof |
| US9236330B2 (en) | 2010-11-29 | 2016-01-12 | Toyota Jidosha Kabushiki Kaisha | Power module |
| US9035437B2 (en) * | 2013-03-12 | 2015-05-19 | Infineon Technologies Austria Ag | Packaged device comprising non-integer lead pitches and method of manufacturing the same |
| CN104779234B (zh) * | 2014-01-10 | 2018-03-20 | 万国半导体股份有限公司 | 抑制爬电现象的半导体器件及制备方法 |
| DE102017209904B4 (de) * | 2017-06-13 | 2023-09-21 | Infineon Technologies Ag | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes |
| CN112086409B (zh) * | 2020-09-02 | 2022-07-22 | 东莞市柏尔电子科技有限公司 | 一种塑封型三极管及制作工艺 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0262530B1 (de) * | 1986-09-23 | 1993-06-23 | Siemens Aktiengesellschaft | Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung |
| JP2515406B2 (ja) * | 1989-09-05 | 1996-07-10 | 株式会社東芝 | 樹脂封止型半導体装置 |
| US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
| US6459147B1 (en) * | 2000-03-27 | 2002-10-01 | Amkor Technology, Inc. | Attaching semiconductor dies to substrates with conductive straps |
| JP3602453B2 (ja) * | 2000-08-31 | 2004-12-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| TW529145B (en) * | 2001-11-19 | 2003-04-21 | Chino Excel Technology Corp | Semiconductor device free of bonding wire and method for encapsulating the same |
-
2002
- 2002-05-17 WO PCT/JP2002/004774 patent/WO2002095824A1/ja active Application Filing
- 2002-05-17 KR KR1020037000701A patent/KR100612165B1/ko not_active IP Right Cessation
- 2002-05-17 JP JP2002592190A patent/JP4118143B2/ja not_active Expired - Fee Related
- 2002-05-17 US US10/333,133 patent/US6861732B2/en not_active Expired - Lifetime
- 2002-05-17 CN CNB028016270A patent/CN1312767C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6861732B2 (en) | 2005-03-01 |
| CN1312767C (zh) | 2007-04-25 |
| JP4118143B2 (ja) | 2008-07-16 |
| US20040026770A1 (en) | 2004-02-12 |
| KR20030060870A (ko) | 2003-07-16 |
| KR100612165B1 (ko) | 2006-08-14 |
| WO2002095824A1 (fr) | 2002-11-28 |
| CN1462476A (zh) | 2003-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9029993B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
| JP2007235004A (ja) | 半導体装置 | |
| JP2000068444A (ja) | 半導体装置 | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP4118143B2 (ja) | 電源回路装置 | |
| TWI420988B (zh) | 垂直結構被動元件的裝置和方法 | |
| US8283757B2 (en) | Quad flat package with exposed common electrode bars | |
| JP4651652B2 (ja) | 電源回路装置 | |
| JP3169578B2 (ja) | 電子部品用基板 | |
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| KR19980044211A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2004349300A (ja) | 半導体装置及びその製造方法 | |
| JPH0451489Y2 (ja) | ||
| WO1999018610A1 (fr) | Dispositif semi-conducteur | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
| JPH0722577A (ja) | 混成集積回路装置 | |
| KR200205182Y1 (ko) | 적층이 가능한 핀 그리드 어레이 패키지 | |
| JPH0442942Y2 (ja) | ||
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JPH0714657U (ja) | 半導体装置 | |
| JPH0758268A (ja) | 半導体装置及びリードフレーム | |
| JPH05283574A (ja) | 樹脂モールド型半導体装置 | |
| JP2003060152A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |