WO2002095824A1 - Composant a source de puissance - Google Patents

Composant a source de puissance Download PDF

Info

Publication number
WO2002095824A1
WO2002095824A1 PCT/JP2002/004774 JP0204774W WO02095824A1 WO 2002095824 A1 WO2002095824 A1 WO 2002095824A1 JP 0204774 W JP0204774 W JP 0204774W WO 02095824 A1 WO02095824 A1 WO 02095824A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
pin
circuit device
distance
pins
Prior art date
Application number
PCT/JP2002/004774
Other languages
English (en)
French (fr)
Inventor
Mitsuho Tsuchida
Kenji Ikeda
Madoka Nishikawa
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to JP2002592190A priority Critical patent/JP4118143B2/ja
Priority to US10/333,133 priority patent/US6861732B2/en
Priority to KR1020037000701A priority patent/KR100612165B1/ko
Publication of WO2002095824A1 publication Critical patent/WO2002095824A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a power supply circuit device, and more particularly to a power supply circuit device using an Ic package with an improved lead shape introduced from a package body.
  • Fig. 2 shows an example of a conventional IC package with five lead pins.
  • Fig. 2 (A) is a top view
  • Fig. 2 (B) is a cross-sectional view taken along line BB of Fig. 2 (A)
  • Fig. 2 (C) is a view of Fig. 2 (B) from the direction of the arrow. It is the side view seen.
  • the IC 12 is mounted on the primary MOSFET 11, so that five pin pitches are arranged at equal intervals (d 3). It is generally used.
  • five lead pins 14 are provided on one side wall of the package body 13.
  • the center third pin 14c is connected to the drain terminal of the MOSFET
  • the fifth pin 14e is connected to the source terminal
  • the first pin 14a, the second pin 14b, and the 4 Pin 1 4 d connects to the control terminal of the IC.
  • Fig. 2 (B) shows the forming when this package is mounted.
  • the first pin 14a, the third pin 14c, and the fifth pin 14e are bent upward, and the adjacent second pins 14b and fourth pins 14b are bent. earns creepage distance with d (See Fig. 2 (C)).
  • d See Fig. 2 (C)
  • the lead pins are equally spaced (d 3) for assembly convenience, and the back of the internal element is connected to the center pin.
  • the drain electrode on the back surface is directly fixed by a conductive adhesive or the like.
  • the power MOS FET package generally has three pins, and the creepage distance between the terminal to which the high-potential drain is connected (the center terminal) and the other adjacent terminals is sufficient.
  • monolithic integrated circuits and composite devices that include power MOSFETs use five equally spaced lead bins to mount the IC on the power MOSFET. Is common.
  • the third pin at the center is connected to the drain electrode of the power MOS FET, so if a power MO SFET with a high withstand voltage of 80 OV is mounted, the lead pins at equal intervals may not be connected to other adjacent pins. Creepage distance cannot be maintained sufficiently. In other words, when mounting an Ic package with such a structure on the circuit board surface by soldering, if the creepage distance between the high-potential third pin and the adjacent second and fourth pins is small, dust etc. There is a problem that is likely to cause a short. In addition, when soldering on a printed circuit board, the solder spreads more than the space between the lead pins, causing a problem that solder bridges may occur.
  • the creepage distance is required to be 1.9 mm. Even if the lead pin is bent vertically in the conventional structure, the creepage distance is 1.7 mm. If it is only about mm, the safety standard may not be met. That is, with the conventional lead pin structure, the creepage distance was insufficiently secured.
  • the header 14h portion connected to the third pin for example, by being integrally formed with the third pin, is also connected to the drain electrode that is at a high potential such as 800 V.
  • a high potential such as 800 V.
  • the present invention has been made in view of the above problems.
  • the present invention has a MOS FET, a package encapsulating the MOS SFET, and a plurality of lead pins extending from one side wall of the package main body.
  • a power supply circuit device wherein a drain terminal of the MOSFET is connected to a central lead pin of the lead pins, wherein a distance between the central lead bin having a high potential and another adjacent lead pin is set to the other lead pin.
  • the package is characterized in that it has a full-mold structure.
  • the IC is mounted on the MOS FET.
  • the IC has a MO SFET, a package encapsulating the MO SFET, and a plurality of lead pins extending from one side wall of the package body, and a lead pin at the center of the plurality of lead pins.
  • a power supply circuit device to which a drain terminal of the mosfet is connected, wherein the central lead 't attains a high potential.
  • the distance between the lead pin and the other adjacent lead pin is set to be larger than the distance between the other lead pins. Bend the upper lead and the other lead bin to the middle between the upper and lower stages, and set the desired creepage distance between the high potential central lead pin and the low potential lead bin. It can be solved by providing.
  • the package is characterized in that it has a full mold structure. Further, an IC is mounted on the MO SFET. Third, the MO SFET And five lead pins led out from one side wall of the package, such as a package in which the MO SFET is sealed, and a drain terminal of the MO SFET is connected to a third lead pin located at the center. The distance between the third lead pin having a high potential and another lead pin adjacent to the third lead pin has a high potential. This problem can be solved by increasing the distance between the drive bins and providing a desired creepage distance between the third lead pin and the low-potential second and fourth lead bins adjacent to the third lead pin. You.
  • the distance from the third lead pin to the second and fourth lead pins is larger than the distance between the first and second lead pins and the fourth and fifth lead pins. It is a feature.
  • the second and fourth lead pins are bent at the lower level
  • the third lead pin is positioned at the upper level
  • the first and fifth lead pins are bent at the middle level between the upper and lower levels.
  • a desired creepage distance is provided between the third lead bin and the second and fourth lead bins.
  • the package is characterized in that it has a full mold structure. Further, an IC is mounted on the MOSFET. In other words, by increasing the distance between the high-potential third pin and the other adjacent lead pin, and by forming the lead pin in three stages: upper, middle, and lower, a safer and more secure creepage This is to secure the distance.
  • the package body has a full-mold structure, the frame on the back surface of the package formed in the same process as the third pin is not exposed, so that even if a high voltage is applied as a drain terminal, it is safe. It provides a package that can be handled at any time.
  • FIG. 1 An embodiment of the present invention will be described in detail with reference to FIG. 1 by taking a package of five lead pins as an example.
  • FIG. 1 (A) is a top view
  • FIG. 1 (B) is a cross-sectional view taken along line A—A of FIG. 1 (A)
  • FIG. 1 (C) is a view of FIG. 1 (B). It is the side view seen from the arrow direction.
  • the power supply circuit device includes a MOSFET 1, an IC 2, a package 3, and five lead pins 4.
  • MO SFET 1 includes a number of MO SFET cells therein.
  • the back surface is a drain electrode, and is fixed to the header 4h, which is integrally formed with the third pin 4c, using a conductive adhesive (see Fig. 1 (B)).
  • IC 2 is mounted on MO SFET 1 and connected to the source electrode and drain electrode of MO SFET 1, and each control terminal is connected to the first pin 4a, the second pin 4b, and the fourth pin 4 Connected to d. (See Fig. 1 (B)).
  • Package 3 is obtained by sealing MOS FET 1 and IC 2 with an insulating resin using a transfer mold or the like.
  • Package 3 has a full-molded structure, so the header of the lead, to which the drain electrode of MOSFET 1 is fixed, is covered with resin up to the back of the header for 4 h, and the header, which receives high voltage, is not exposed. As a result, product handling is also favorable for safety.
  • the five lead pins 4 are led out from one side wall of the package body 3.
  • the first pin 4a, the second pin 4b, the third pin 4c, the fourth pin 4d, and the fifth pin 4e are arranged from the end pins.
  • the third pin 4c located at the center is connected to the header 4h by being formed integrally with it.
  • the drain electrode of the MOSFET 1 is connected to the header 4h and the third pin 4c is connected. Is the drain terminal, and the fifth pin 4e is the source terminal.
  • the first pin 4a, the second pin 4b, and the fourth pin 4d are control terminals of the IC2.
  • the distance d2 between the third pin 4c, which has the highest potential, and the adjacent second pin 4b and the fourth pin 4d, is assured by ensuring a creepage distance that meets the safety standard, That is, the distance between the first pin 4a and the second pin 4b is larger than the distance dl and the distance between the fourth pin 4d and the fifth pin 4e is larger than the distance d1.
  • the distance d2 between the third pin 4c and the second pin 4b or the third pin 4c—the fourth pin 4d is 2.54 mm
  • the first pin 4a the second pin
  • the distance dl between pins 4b and 4d—fifth pin 4e is 0.5 mm.
  • the safe creepage distance when the operating voltage is 700 V is 1.9 mm
  • the safe creepage distance is 800 mm when the operating voltage is 800 V.
  • the third The distance between the pin 4c, the second pin 4b, and the fourth pin 4d is sufficient.
  • the lead pin 4 is bent in the vertical direction, that is, perpendicularly to the header 4h, and formed into three stages: upper, middle, and lower.
  • the second pin 4b and the fourth pin 4d are drawn out as the lower row
  • the third pin 4c is formed at the highest position
  • the upper row and the first pin 4a are formed.
  • the interval hi between the lower and middle stages is 2.3 mm
  • the interval h2 between the middle and upper stages is 2.8 mm.
  • the tip of the lead pin 4 to be soldered can be further expanded vertically at a desired distance depending on the forming angle.
  • a feature of the present invention lies in the arrangement of the lead pins.
  • the lead pins are separated horizontally, and the three pins are formed so that the third pin, which has the highest voltage, is in the upper row, and the adjacent second and fourth pins are in the lower row.
  • the creepage distance is extended in the vertical direction to prevent short-circuits and realize a package that is desirable for safety.
  • the package has a full-molded structure, and since the back surface of the header 4 h to which the high-potential drain electrode adheres is not exposed on the back surface, the handling of the product is safe and easy.
  • the invention's effect according to the present invention, by increasing the distance between the third pin, which becomes a high potential, and another lead pin adjacent to the third pin, from the distance between the other lead pins, the creepage in the horizontal direction with respect to the header is achieved. It secures the distance. Further, by forming the third pin in the upper row, forming the first and fifth pins in the middle row, and forming the second and fourth pins in the lower row, the pins are separated from the header even in the vertical direction.
  • the creepage distance between the third pin and the adjacent second and fourth pins increases the creepage distance between the third pin and the adjacent second and fourth pins. If the creepage distance is widened, it is possible to prevent shorts due to solder bridges and shorts due to dust on the printed circuit board. Specifically, for example, in the case of 800 V, it is said that a creepage distance of 2.1 mm is required, and if only a creepage distance of about 1.7 mm can be secured with five equally-spaced conventional pins, It was not enough. However, according to the structure of the present invention, the distance between the third pin and the second and fourth pins adjacent to each other is increased to 2.54 mm, and a distance of about 5.8 mm can be obtained between the upper and lower rows. Depending on the forming angle, the distance at the tip of the lead bin can be further increased, so that a sufficient creepage distance can be secured for safety.
  • the package has a full mold structure, and the header to which the high-potential drain electrode adheres is not exposed on the back surface, making product handling safe and easy.
  • FIG. 1 (A) is a top view illustrating a power supply circuit device of the present invention
  • FIG. 1 (B) is a cross-sectional view taken along line AA of FIG. 1 (A)
  • FIG. ) Is a side view of FIG. 1 (B) as viewed from the direction of the arrow
  • FIG. 2 (A) is a top view illustrating a power supply circuit device according to the prior art
  • FIG. 2 (B) is FIG.
  • FIG. 2 (A) is a cross-sectional view taken along the line BB
  • FIG. 2 (C) is a side view of FIG. 2 (B) viewed from the direction of the arrow.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

明 細 書 電源回路装置 ' . 発明の属する技術分野
本発明は電源回路装置に係り、 特にパッケージ本体から導入される リー ド形状 に改良を施した I cパッケージを用いた電源回路装置に関する。 従来の技術
周知の如く 、 I Cチップと リー ド （リー ドピン） をワイヤボンディ ング等で接 続し、樹脂からなるパッケージ本体で外装した I Cパッケージが採用されている。 第 2図は、 従来の I Cパッケージについて、 リ ー ドピンが 5本の場合を例に示 す。 第 2図 （A) が上面図、 第 2図 （B ) は第 2図 （A) の B— B線の断面図、 第 2図 （ C ) は、 第 2図 （ B ) を矢印方向からみた側面図である。
パワー MO S F E T 1 1 を含むモノ シリ ック集積回路や複合素子などではパヮ 一 MO S F E T 1 1 の上に I C 1 2 を実装するため、 5本のピンピッチが等間隔 ( d 3 ) なリー ドピンを用いるのが一般的である。 第 2図 （A) によれば、 この パッケージ本体 1 3の一側壁には 5本のリ ー ドピン 1 4が設けられている。 この 場合では、 中心の第 3 ピン 1 4 c が MO S F E Tの ドレイ ン端子、 第 5 ピン 1 4 e がソース端子と接続し、 第 1 ピン 1 4 a 、 第 2 ピン 1 4 bおよぴ第 4 ピン 1 4 dが I Cの制御端子に接続する。 通常、 MO S F E T 1 1 の ドレイ ン端子には高 電位がかかり 、 ソース端子は G NDに接地されるので、 これら両端子の電位差は 非常に大き く なるため、 リ ー ドピン 1 4が隣接しないよ う に、 第 3 ピン 1 4 c、 第 5 ピン 1 4 e を使用している。
第 2図 （B) には、 このパッケージを実装する場合のフォーミ ングを示す。 図 に示すよ う に第 1 ピン 1 4 a 、 第 3 ピン 1 4 c、 第 5 ピン 1 4 eを上方向に曲折 し、 隣接する第 2 ピン 1 4 b、 およぴ第 4 ピン 1 4 d との沿面距離を稼いでいる (第 2図 （ C ) 参照）。 これは、 こ う した構造の I Cパッケージを回路基板面に半 田付けによ り実装する場合、 隣接する リー ドピン同士のショー トや、 プリ ン ト基 板上に半田接続する場合の半田プリ ッジの発生を抑えるために用いられる手段で める。 発明が解決じょ う とする課題
一般的には、 組み立て上の都合でリー ドピンの間隔は等間隔 （ d 3 ) で、 中央 のピンに内部の素子の裏面が接続されている。 つま りパワー MO S F E Tであれ ば裏面の ドレイ ン電極が導電性接着剤などによ り直接固着されている。 パワー M O S F E Tのパッケージでは一般的に 3 ピンであり 、 高電位となる ドレイ ンが接 続する端子 （中央の端子） と隣接する他の端子の沿面距離は十分取れていた。 し かし、 前述したよ う なパワー MO S F E Tを含むモノ シリ ック集積回路や複合素 子などではパワー MO S F E Tの上に I Cを実装するため、 5本の等間隔なリ ー ドビンを用いるのが一般的である。 この場合、 やはり 、 中央の第 3 ピンはパワー MO S F E Tの ドレイ ン電極と接続するため、 8 0 O V等耐圧の高いパワー MO S F E Tを搭载する場合、 等間隔のリー ドピンでは隣接する他のピンと の沿面距 離が十分保てない。 つま り、 こ う した構造の I cパッケージを回路基板面に半田 付けによ り実装する場合、 高電位となる第 3 ピンと隣接する第 2、 第 4 ピンと の 沿面距離が小さいと、 塵埃等によるショー トを起こ しやすい問題がある。 更に、 プリ ン ト基板上に半田接続する場合に、 半田はリー ドピン間よ り も広がるため半 田プリ ッジを起こ しゃすく なる問題があった。例えば動作電圧が 7 0 0 Vの場合、 沿面距離は 1 . 9 m m必要である と されており 、 従来構造においてリ ー ドピンを 上下方向に曲折するフォーミ ングをしても沿面距離が 1 . 7 mm程度しか確保で きない場合には安全基準を満たさない恐れもある。 すなわち、 従来のリー ドピン の構造では、 沿面距離の確保が不充分であった。
更に、 従来のパッケージでは第 3 ピンと一体形成するなどして接続されたへッ ダー 1 4 h部分は、 8 0 0 V等の高電位となる ドレイ ン電極が接続するにも係わ らず、 むき出しの構造となっており、 製品を取り扱う上で安全上好ましく ない問 題もあった。 課題を解決するための手段
本発明はかかる課題に鑑みてなされ、 第 1 に、 MO S F E Tと該 MO S F E T を封止したパッケージと該パッケージの本体の一側壁から導出する複数のリ ー ド ピンとを有し、 該複数のリー ドピンのう ち中央のリー ドピンに前記 MO S F E T の ドレイ ン端子を接続した電源回路装置であって、 高電位となる前記中央のリー ドビンと隣接する他の リー ドピンの間隔を前記他のリ ー ドピン同士の間隔よ り大 き く して所望の沿面距離を設けるこ とによ り解決するものである。
また、前記パッケージはフルモール ド構造であるこ とを特徴とするものである。 また、前記 MO S F E T上には I Cが実装されるこ とを特徴とするものである。 第 2に、 MO S F E Tと該 MO S F E Tを封止したパッケージと該パッケージ の本体の一側壁から導出する複数のリー ドピンとを有し、 該複数のリ ー ドピンの う ち中央のリ ー ドピンに前記 MO S F E Tの ドレイン端子を接続した電源回路装 置であって、 高電位となる前記中央のリー ド' t。ンと隣接する他のリー ドピンの間 隔を前記他のリ ー ドピン同士の間隔よ り大き く し、 前記複数のリー ドピンの う ち 最も低電位となる リー ドピンを下段に、 前記中央のリ ー ドピンを上段に、 他のリ 一ドビンを上段と下段の間の中段に曲折し、 前記高電位となる中央のリ ー ドピン と前記低電位となる リ ー ドビンの間に所望の沿面距離を設けることによ り解決す るものである。
また、前記パッケ "ジはフルモールド構造であるこ とを特徴とするものである。 また、前記 MO S F E T上には I Cが実装されるこ とを特徴とするものである。 第 3 に、 MO S F E Tと該 MO S F E Tを封止したパッケージど該パッケージ の本体の一側壁から導出する 5本のリー ドピンとを有し、 中央に位置する第 3の リ ー ドピンに前記 MO S F E Tの ドレイ ン端子を接続した電源回路装置であって. 高電位となる第 3のリ ー ドピンと隣接する他のリ ー ドピンの間隔を前記他のリ一 ドビン同士の間隔よ り大き く し、 前記第 3 のリー ドピンと隣接する低電位の第 2 およぴ第 4のリ ー ドビンと所望の沿面距離を設けるこ とによ り解決するものであ る。
また、 前記第 3のリ ー ドピンから第 2および第 4のリー ドピンまでの間隔が、 第 1 と第 2 のリ ー ドピンおよび第 4 と第 5 のリー ドピンの間隔よ り も離れる こ と を特徴とするものである。
また、 前記第 2およぴ第 4 の リ ー ドピンを下段に、 前記第 3 のリ ー ドピンを上 段に、 前記第 1および第 5のリ ー ドピンを上段と下段の間の中段に曲折し、 前記 第 3のリー ドビンと前記第 2および第 4のリー ドビンの間に所望の沿面距離を設 けるこ とを特徴とするものである。
また、前記パッケージはフルモールド構造であるこ とを特徴とする ものである。 更に、前記 M O S F E T上には I Cが実装されるこ とを特徴とする ものである。 すなわち、 高電位となる第 3 ピンと、 隣接する他のリー ドピンとの間隔を広げ、 更にリ ー ドピンのフォーミ ングを上段、 中段、 下段の 3段階にするこ とによって、 安全上+分な沿面距離を確保するものである。
また、 パッケージ本体をフルモール ド構造にする こ とによ り 、 第 3 ピンと 同一 工程で形成されるパッケージ裏面のフ レームが露出しないので、 ドレイ ン端子と して高電圧がかかっても、 安全に取り扱う こ とができるパッケージを提供するも のである。 発明の実施の形態
本発明の実施の形態を 5本のリー ドピンのパッケージを例に第 1図を参照して詳 細に説明する。
第 1 図 （A ) は上面図であり、 第 1 図 （B ) は第 1 図 （A ) の A— A線の断面 図であり 、 第 1 図 （ C ) は第 1 図 （ B ) を矢印方向からみた側面図である。
本発明の、 電源回路装置は、 M O S F E T 1 と、 I C 2 と、 パッケージ 3 と、 5本のリー ドピン 4 とから構成される。 MO S F E T 1 は、 その中に多数の MO S F E Tのセルを含む。 裏面が ドレイ ン電極であり、 第 3 ピン 4 c と一体形成されるなどして接続するヘッダー 4 hに 導電性接着剤によ り 固着される （第 1図 （B ) 参照）。
I C 2は、 MO S F E T 1 の上に実装されて MO S F E T 1 のソース電極およ び ドレイ ン電極と接続し、 更に各制御端子が第 1 ピン 4 a 、 第 2 ピン 4 bおよび 第 4 ピン 4 dに接続される。 （第 1 図 （B ) 参照）。
パッケージ 3は、 MO S F E T 1および I C 2 を ト ランスファーモール ドなど によ り絶縁性樹脂で封止したものである。 パッケージ 3はフルモール ド構造であ るため、 MO S F E T 1 の ドレイ ン電極が固着する リ一ドのヘッダ一 4 h裏面ま で樹脂で被覆されており、 高電圧がかかるヘッダー 4 hが露出しないため、 製品 の取り极いも安全上好ま しいものとなっている。
5本のリ ー ドピン 4は、 パッケージ本体 3 の一側壁から導出する。 こ こでは、 図の如く 端のピンから第 1 ピン 4 a 、 第 2 ピン 4 b、 第 3 ピン 4 c 、 第 4 ピン 4 d、 第 5 ピン 4 e とする。 中央に位置する第 3 ピン 4 c はへッダー 4 h と一体形 成するなどして接続しており 、 へッダ一 4 hには MO S F E T 1 の ドレイ ン電極 が接続され第 3 ピン 4 c が ドレイ ン端子とな り 、 第 5 ピン 4 e がソース端子とな る。 第 1 ピン 4 a 、 第 2 ピン 4 bおよぴ第 4 ピン 4 dは I C 2の制御端子となる。 最も高電位となる第 3 ピン 4 c と、 隣接する第 2 ピン 4 bおよぴ第 4 ピン 4 dの 間隔 d 2 は、 安全規格を満たす沿面距離を確保して他のリ ー ドピン同士、 つま り 第 1 ピン 4 a —第 2 ピン 4 b 間隔 d lおよぴ第 4 ピン 4 d—第 5 ピン 4 e 間隔 d 1 よ り も広く とる。 具体的には例えば、 第 3 ピン 4 c 一第 2 ピン 4 b または第 3 ピン 4 c —第 4 ピン 4 dの間隔 d 2 は 2. 5 4 mmと し、 第 1 ピン 4 a —第 2 ピ ン 4 bおよぴ第 4 ピン 4 d—第 5 ピン 4 e の間隔 d l を 0. 5 mmとする。 例え ば動作電圧 7 0 0 Vの場合の安全な沿面距離は 1 . 9 mm、 8 0 0 Vの場合 2. l mmと されており 、 本発明の構造によれば、 高電圧となる第 3 ピン 4 c と第 2 ピン 4 b、 第 4 ピン 4 d との間隔は十分となっている。
更に、 第 1 図 （B ) および第 1 図 （C) に示す如く 、 パッケージ 3 から導出し たリー ドピン 4を上段、 中段、 下段の 3段階になるよ う に上下方向すなわちへッ ダー 4 hに対して垂直方向に曲折してフォーミ ングする。 こ こでは、 第 2 ピン 4 bおよぴ第 4 ピン 4 dを導出したままの形状で下段と し、 第 3 ピン 4 c を最も高 い位置にフォーミ ングして上段、 第 1 ピン 4 aおよぴ第 5 ピン 4 e を上段おょぴ 下段の間の位置にフォーミ ングして中段とする。 具体的には、 下段と 中段の間隔 h iが、 2 . 3 m m、 中段と上段の間隔 h 2が 2 . 8 m mとする。 更にフォーミ ングする角度によ り半田付けされる リー ドピン 4の先端部はさ らに所望の距離で 上下方向に広げるこ とがで.きる。
本発明の特徴は、 リ ー ドピンの配置にある。 高電位となる第 3 ピンとそれに隣 接する第 2 ピンおよび第 4 ピンの間隔を第 1 ピンと第 2 ピンおよび第 4 ピンと第 5 ピンの間隔よ り も広げるこ とによ り 、 ヘッダー 4 hに対して水平方向での沿面 距離を確保する ものである。 更に、 第 3 ピンを上段、 第 1および第 5 ピンを中段、 第 2および第 4 ピンを下段にフォーミ ングするこ とによ り 、 ヘッダー 4 hに対し て垂直方向においても第 3 ピンと隣接する第 2およぴ第 4 ピンとの沿面距離を広 げるものである。
前述の如く 、 フォーミ ング前の段階で、 十分な沿面距離を得られているが、 プ リ ン ト基板に実装する際に半田がプリ ン ト基板上で広がるため、 半田ブリ ッジに よるショー トや、 麈埃によるショー トを防ぐためにはできるだけ沿面距離は確保 する方が好ま しい。 つま り、 リー ドピン間隔を水平方向に離した上、 3段のフォ 一ミ ングにして最も高電圧となる第 3 ピンを上段に、 隣接する第 2、 第 4 ピンを 下段にするこ とによ り 、 垂直方向にも沿面距離を広げてショー トを防ぎ、 安全上 望ま しいパッケージを実現する。
また、 パッケージはフルモール ド構造であり 、 裏面には高電位となる ドレイ ン 電極が固着するヘッダー 4 h裏面が露出しないので、 製品の取り扱いも安全で容 易となる。 発明の効果 本発明に依れば、 高電位となる第 3 ピンとそれに隣接する他のリー ドピンの間 隔を他のリー ドピン同士の間隔よ り も広げることによ り、 ヘッダーに対して水平 方向での沿面距離を確保する ものである。 更に、 第 3 ピンを上段、 第 1および第 5 ピンを中段、 第 2およぴ第 4 ピンを下段にフォーミ ングすることによ り、 へッ ダーに対して垂直方向においても離間し、 よ り第 3 ピンと隣接する第 2および第 4 ピンとの沿面距離を広げる ものである。 沿面距離が広がれば、 プリ ン ト基板上 で半田プリ ッジによるショー トや、 麈埃等によるショー トを防ぐことができる。 具体的には例えば、 8 0 0 Vの場合 2 . 1 m mの沿面距離が必要であると され、 従来の等間隔の 5本ピンで 1 . 7 m m程度の沿面距離しか確保できない場合は、 安全上不充分であった。 しかし、 本発明の構造に依れば、 第 3 ピンと隣接する第 2およぴ第 4 ピンの間隔が 2 . 5 4 m mまで広げられ、 更に上段と下段で 5 . 8 m m程度の距離が稼げ、 フォーミ ングする角度によ り リー ドビンの先端部では更 に距離を広げられるので、 安全上十分な沿面距離が確保できる。
また、 パッケージはフルモールド構造であり、 裏面には高電位となる ドレイ ン 電極が固着するヘッダー部が露出しないので、 製品の取り极いも安全で容易とな る。 図面の簡単な説明
第 1 図 （A ) は本発明の電源回路装置を説明する上面図であり、 第 1 図 （B ) は第 1 図 （A ) の A— A線の断面図であり、 第 1 図 （ C ) は第 1図 （B ) を矢印 方向からみた側面図であり、 第 2図 （A ) は従来技術における電源回路装置を説 明する上面図であり 、 第 2図 （B ) は第 2図 （A ) の B— B線の断面図であ り 、 第 2図 （C ) は第 2図 （B ) を矢印方向からみた側面図である。

Claims

請 求 の 範 囲
1 . MO S F E Tと該 MO S F E Tを封止したパッケ一ジと該パッケ一ジ の本体の一側壁から導出する複数のリ ー ドピンとを有し、 該複数のリ ー ドピンの う ち中央のリ ー ドピンに前記 MO S F E Tの ドレイ ン端子を接続した電源回路装 置であって、
高電位となる前記中央のリー ドピンと隣接する他のリー ドピンと の間隔を前記 他のリ一ドビン同士の間隔よ り大き く して所望の沿面距離を設けるこ とを特徴と する電源回路装置。
2. 前記パッケージはフルモール ド構造であるこ とを特徴とする請求の範 囲第 1項記載の電源回路装置。
3. 前記 MO S F E T上には I Cが実装されるこ とを特徴とする請求の範 囲第 1項記載の電源回路装置。
4. MO S F E T と該 MO S F E Tを封止したパッケージと該パッケージ の本体の一側壁から導出する複数のリ ー ドピンとを有し、 該複数のリ ー ドピンの う ち中央のリ ー ドピンに前記 MO S F E Tの ドレイ ン端子を接続した電源回路装 置であって、
高電位となる前記中央のリー ドビンと隣接する他のリー ドビンとの間隔を前記 他のリ ー ドピン同士の間隔よ り大き く し、 前記複数のリー ドピンの う ち最も低電 位となる リー ドピンを下段に、 前記中央のリ ー ドピンを上段に、 他のリ ー ドピン を上段と下段の間の中段に曲折し、 前記高電位となる中央のリ ードピンと前記低 電位となる リ ー ドピンの間に所望の沿面距離を設けるこ とを特徴とする電源回路 装置。
5 . 前記パッケージはフルモール ド構造であるこ とを特徴とする請求の範 囲第 4項記載の電源回路装置。
6. 前記 MO S F E T上には I Cが実装されるこ とを特徴とする請求の範 囲第 4項記載の電源回路装置。
7. MO S F E Tと該 MO S F E Tを封止したパッケージと該パッケー ジの本体の一側壁から導出する 5本のリードビンとを有し、 中央に位置する第 3 のリー ドピンに前記 MO S F E Tの ドレイ ン端子を接続した電源回路装置であつ て、
高電位となる第 3のリードピンと隣接する他のリードピンとの間隔を前記他の リードピン同士の間隔より大きく し、 前記第 3のリードピンと隣接する低電位の 第 2および第 4のリードピンと所望の沿面距離を設けることを特徴とする電源回. 路装置。
8. 前記第 3のリー ドピンから第 2およぴ第 4のリ ー ドピンまでの間隔 が、 第 1 と第 2のリー ドピンおょぴ第 4 と第 5のリー ドピンの間隔より も離れる ことを特徴とする請求の範囲第 7項記載の電源回路装置。
9. 前記第 2および第 4のリードピンを下段に、 前記第 3のリードピンを 上段に、 前記第 1および第 5のリードピンを上段と下段の間の中段に曲折し、 前 記第 3のリードビンと前記第 2.および第 4の リ ー ドビンの間に所望の沿面距離を 設けることを特徵とする請求の範囲第 7項記載の電源回路装置。
1 0. 前記パッケージはフルモールド構造であることを特徴とする請求の 範囲第 7項記載の電源回路装置。
1 1. 前記 MO S F E T上には I Cが実装されることを特徴とする請求の 範囲第 7項記載の電源回路装置。
PCT/JP2002/004774 2001-05-18 2002-05-17 Composant a source de puissance WO2002095824A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002592190A JP4118143B2 (ja) 2001-05-18 2002-05-17 電源回路装置
US10/333,133 US6861732B2 (en) 2001-05-18 2002-05-17 Power source circuit device
KR1020037000701A KR100612165B1 (ko) 2001-05-18 2002-05-17 전원 회로 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-149636 2001-05-18
JP2001149636 2001-05-18

Publications (1)

Publication Number Publication Date
WO2002095824A1 true WO2002095824A1 (fr) 2002-11-28

Family

ID=18994775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004774 WO2002095824A1 (fr) 2001-05-18 2002-05-17 Composant a source de puissance

Country Status (5)

Country Link
US (1) US6861732B2 (ja)
JP (1) JP4118143B2 (ja)
KR (1) KR100612165B1 (ja)
CN (1) CN1312767C (ja)
WO (1) WO2002095824A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073306A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 パワーモジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842877B2 (en) * 1998-12-18 2005-01-11 Tangis Corporation Contextual responses based on automated learning techniques
US7814155B2 (en) * 2004-03-31 2010-10-12 Google Inc. Email conversation management system
US7496563B2 (en) * 2004-08-04 2009-02-24 International Business Machines Corporation Method for locating documents a user has previously accessed
US7493303B2 (en) * 2004-08-04 2009-02-17 International Business Machines Corporation Method for remotely searching a local user index
CN100464405C (zh) * 2005-10-31 2009-02-25 台达电子工业股份有限公司 电源模块的封装方法及其结构
US8253225B2 (en) * 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US9035437B2 (en) * 2013-03-12 2015-05-19 Infineon Technologies Austria Ag Packaged device comprising non-integer lead pitches and method of manufacturing the same
CN104779234B (zh) * 2014-01-10 2018-03-20 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
CN112086409B (zh) * 2020-09-02 2022-07-22 东莞市柏尔电子科技有限公司 一种塑封型三极管及制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387758A (ja) * 1986-09-23 1988-04-19 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH0393257A (ja) * 1989-09-05 1991-04-18 Toshiba Corp 樹脂封止型半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
TW529145B (en) * 2001-11-19 2003-04-21 Chino Excel Technology Corp Semiconductor device free of bonding wire and method for encapsulating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387758A (ja) * 1986-09-23 1988-04-19 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH0393257A (ja) * 1989-09-05 1991-04-18 Toshiba Corp 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073306A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 パワーモジュール
US9236330B2 (en) 2010-11-29 2016-01-12 Toyota Jidosha Kabushiki Kaisha Power module

Also Published As

Publication number Publication date
KR100612165B1 (ko) 2006-08-14
CN1312767C (zh) 2007-04-25
JP4118143B2 (ja) 2008-07-16
KR20030060870A (ko) 2003-07-16
JPWO2002095824A1 (ja) 2004-09-09
CN1462476A (zh) 2003-12-17
US6861732B2 (en) 2005-03-01
US20040026770A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20070215999A1 (en) Semiconductor device
US20060043545A1 (en) SMT three phase inverter package and lead frame
US8674490B2 (en) Semiconductor die package including IC driver and bridge
US6870253B1 (en) Power semiconductor device
US7745941B2 (en) Semiconductor device having shifted stacked chips
US8476752B2 (en) Package structure for DC-DC converter
WO2002095824A1 (fr) Composant a source de puissance
JPH0740790B2 (ja) 大電力パワ−モジユ−ル
US9837386B2 (en) Power device and preparation method thereof
JP4651652B2 (ja) 電源回路装置
US8283757B2 (en) Quad flat package with exposed common electrode bars
EP3770962A1 (en) Semiconductor module arrangement
JP4435050B2 (ja) 半導体装置
US6838830B2 (en) Half-bridge
EP0527033A2 (en) Semiconductor module
EP1544913A3 (en) Semiconductor device and method of manufacturing thereof
JP2004349300A (ja) 半導体装置及びその製造方法
JPH0393257A (ja) 樹脂封止型半導体装置
US20230282554A1 (en) Intelligent power module containing exposed surfaces of transistor die supporting elements
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
JPH0442942Y2 (ja)
JPH0722577A (ja) 混成集積回路装置
JPH0536886A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 028016270

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020037000701

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002592190

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 1020037000701

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10333133

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase