JPH0536886A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH0536886A
JPH0536886A JP3191643A JP19164391A JPH0536886A JP H0536886 A JPH0536886 A JP H0536886A JP 3191643 A JP3191643 A JP 3191643A JP 19164391 A JP19164391 A JP 19164391A JP H0536886 A JPH0536886 A JP H0536886A
Authority
JP
Japan
Prior art keywords
lead
semiconductor pellet
tab tape
external
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3191643A
Other languages
English (en)
Other versions
JP3019497B2 (ja
Inventor
Satoshi Goto
智 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP3191643A priority Critical patent/JP3019497B2/ja
Publication of JPH0536886A publication Critical patent/JPH0536886A/ja
Application granted granted Critical
Publication of JP3019497B2 publication Critical patent/JP3019497B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 内部配線が製作的有利に低コストで実現され
る多機能かつコンパクトな半導体装置の提供。 【構成】 表裏両面に複数の電極(1a)(1b)を有する
ICの半導体半導体ペレット(1)と、リードフレーム
(5)の要部である第1、第2外部引出リード(6)
(7)をタブテープ(2)とワイヤ(9)で接続する。
タブテープ(2)のリード(3)の両端部が半導体ペレ
ット(1)の表面電極(1a)とこれに対応する第1外部
引出リード(6)に接続される。半導体ペレット(1)
の裏面電極(1b)と第2外部引出リード(7)がワイヤ
(9)で接続される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多機能でコンパクト化
されたICなどの半導体装置の構造、製造方法に関す
る。
【0002】
【従来の技術】近年、液晶ディスプレイ用ドライブIC
などの多機能でコンパクト化された半導体装置の外部引
出用リードの数は、多機能化されるほど益々多くなり、
リードの幅とピッチは、コンパクト化の要求から益々小
さくなる傾向にある。この種の半導体装置の多機能化、
コンパクト化の要求は、半導体装置の内部配線にTAB
テープ(Tape Automated Bnding
用テープ、以下タブテープという)やプリント基板など
を使用することで、ある程度満たされている。
【0003】上記タブテープを使用した半導体装置の概
略例を、図8および図9に示し、これを説明する。タブ
テープ(20)はTAB(Tape Automated
Bnding)と通称されているもので、例えば絶縁
フィルム(21)に銅箔のリード(22)を貼付したもので
ある。これの製造は、ポリイミドなどの絶縁フィルム
(21)に銅箔を貼付し、絶縁フィルム(21)の所望部分
をエッチングで除去して窓孔(23)を形成し、銅箔を所
望パターンにエッチングして多数のリード(22)を形成
することで行われる。リード(22)は窓孔(23)内に突
出るインナーリード部(22a)と、その反対側に突出す
るアウターリード部(22b)を有する。タブテープ(2
0)の窓孔(23)に半導体ペレット(24)が配置され
る。半導体ペレット(24)は表面に複数の電極(25)を
有し、この電極(25)が対応するリード(22)のインナ
ーリード部(22a)の先端部に熱圧着で接続される。タ
ブテープ(20)のアウターリード部(22b)が半導体ペ
レット(24)の電極(25)の外部引出リードとして使用
される。
【0004】上記プリント基板を使用した半導体装置の
概略例を、図10および図11に示す。これは多数の外部引
出用リード(30)とアイランド(31)をタイバー(32)
で連結一体化したリードフレーム(33)と、プリント基
板(34)を備える。プリント基板(34)は両面の配線パ
ターン(35)(36)をスルーホール接続したもので、こ
れはリードフレーム(33)のアイランド(31)上に絶縁
層(37)を介してマウントされる。プリント基板(34)
上に半導体ペレット(38)がマウントされる。半導体ペ
レット(38)の表面電極とプリント基板(34)の表面の
配線パターン(35)にワイヤ(39)がボンディングさ
れ、プリント基板(34)の表面の別の配線パターン(3
5)とリード(30)にワイヤ(39)がボンディングされ
る。ワイヤボンディング後、リードフレーム(33)が部
分的に樹脂モールドされてから、タイバー(32)が切断
除去される。
【0005】
【発明が解決しようとする課題】図8および図9の半導
体装置は、タブテープが低コストで製作できる、タブテ
ープと半導体ペレットの接続が簡単迅速に行えるなどの
有利さを備える。しかし、リードの幅やピッチを小さく
して半導体ペレットの電極数を多くし、コンパクトにし
てより多機能化を図ることには限界がある。実際、この
種半導体装置の構造では、液晶ディスプレイ用ドライブ
ICなどの数100ピン構造の多機能ICをコンパクト
に製作することはできない。
【0006】また、図10および図11の半導体装置は、半
導体ペレットとリードをプリント基板を介して配線する
ため、コンパクトにして多機能化を進める上で有利であ
る。しかし、中継配線手段のプリント基板が構造複雑で
高コストであり、配線のためのワイヤボンディング回数
が多いなどの経済的、製作的に不利な問題が多く残され
ていた。
【0007】本発明は、かかる従来問題点に鑑みてなさ
れたもので、上記2種の半導体装置の長所を活かしたコ
ンパクトで多機能、高密度実装型の半導体装置を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】本発明は、両面それぞれ
に複数の電極を有する半導体ペレットと、中継配線手段
のタブテープと、リードフレーム等のリードである第
1、第2外部引出リードを構成要素とし、これらを次の
ように配線することで、上記目的を達成する。
【0009】前記半導体ペレットの片面の電極にタブテ
ープのリードのインナーリード部を接続する。タブテー
プの周辺部に平行に配置された第1外部引出リードを、
タブテープのリードのアウターリード部に直接接続す
る。第1外部引出リードに隣接して並列配置された第2
外部引出リードを、半導体ペレットの他の片面の電極に
ワイヤなどの中継配線手段を介して接続する。
【0010】
【作用】表裏両面に電極を有する半導体ペレットの片面
の電極を対応する第1外部引出リードにタブテープを介
して接続し、他の片面の電極を対応する第2外部引出リ
ードにワイヤなど中継配線手段を介して接続することに
より、半導体ペレットの電極数を増大させても、これの
外部引出リードとの配線がタブテープなどの低コスト材
料で、しかも工数少なく簡単な作業で実施できるように
なる。
【0011】
【実施例】以下、一実施例について、図1ないし図7を
参照して説明する。図1は製造途中の半導体装置の要部
の平面(表面)図、図2はその底面(裏面)図を示す。
同図に示される半導体装置は、ICの半導体ペレット
(1)と、タブテープ(2)と、リードフレーム(5)
の要部である第1、第2外部引出リード(6)(7)の
構成要素を並列に配置し、配線して構成される。
【0012】半導体ペレット(1)は、図4(イ)〜
(ハ)に示すように、表裏両面それぞれに複数の電極
(1a)(1b)を有する。表面電極(1a)はバンプ電極で
あり、裏面電極(1b)はフラット電極である。
【0013】タブテープ(2)は矩形枠状の絶縁フィル
ム(4)上に銅箔の複数のリード(3)を固定してい
る。リード(3)は、半導体ペレット(1)の表面電極
(1a)に対応する複数が並列に配置される。リード
(3)は、絶縁フィルム(4)の内方に延びるインナー
リード部(3a)と、絶縁フィルム(4)の外方に延びる
アウターリード部(3b)からなる。インナーリード部
(3a)の先端部が半導体ペレット(1)の対応する表面
電極(1a)に接続され、アウターリード部(3b)の先端
部がリードフレーム(5)の対応する第1外部引出リー
ド(6)に接続される。
【0014】リードフレーム(5)は、第1外部引出リ
ード(6)と第2外部引出リード(7)をタイバー
(8)で連結一体化した金属板である。第1外部引出リ
ード(6)は、半導体ペレット(1)の表面電極(1a)
に対応する本数あり、第2外部引出リード(7)は裏面
電極(1b)に対応する本数あり、第2外部引出リード
(7)が対応する裏面電極(1b)に中継配線手段(9)
を介して接続される。図示の中継配線手段(9)は、金
線のボンディングワイヤである。第1外部引出リード
(6)と第2外部引出リード(7)の接続端部は、交互
に千鳥配列で配置される。
【0015】半導体ペレット(1)と第1、第2外部引
出リード(6)(7)の配線は、図5ないし図7に示す
順で行われる。まず、図5に示すように、半導体ペレッ
ト(1)を治具(10)に位置決めして、半導体ペレット
(1)をタブテープ(2)の絶縁フィルム(4)の窓孔
(11)内に入れる。タブテープ(2)のリード(3)の
インナーリード部(3a)の裏面を半導体ペレット(1)
の対応する表面電極(1a)に当て、両者を熱圧着にて接
続する。次に、図6に示すように、半導体ペレット
(1)に接続されたタブテープ(2)のリード(3)の
アウターリード部(3b)の先端部をリードフレーム
(5)の第1外部引出リード(6)の接続端部に当て、
両者の接触部分を熱圧着接続する。図5の半導体ペレッ
ト(1)とタブテープ(2)の接続と、図6のタブテー
プ(2)とリードフレーム(5)の熱圧着接続は、1工
程で行うようにしてもよい。
【0016】次に、図7に示すように、タブテープ
(2)に接続されたリードフレーム(5)をワイヤボン
ディング工程に送り、半導体ペレット(1)の裏面電極
(1b)と、リードフレーム(5)の対応する第2外部引
出リード(7)の接続端部の裏面をワイヤ(9)で順次
に接続する。なお、図7に示す(12)は、ワイヤボンデ
ィング用のキャピラリである。このようなワイヤボンデ
ィングは、半導体ペレット(1)の裏面電極(1b)だけ
に対して行うので、そのボンディング回数は図10の半導
体装置の場合に比べ大幅に少なく、したがって作業性良
く実施できる。
【0017】ワイヤボンディングが完了すると、図1な
いし図3の鎖線に示すように、半導体ペレット(1)と
タブテープ(2)、およびタブテープ(2)とリードフ
レーム(5)の接続部を含む要部に樹脂モールドなどし
てパッケージ(13)を形成する。その後、リードフレー
ム(5)のタイバー(8)を切断除去し、第1外部引出
リード(6)と第2外部引出リード(7)を分離させて
コンパクト型半導体装置を得る。
【0018】なお、本発明は上記実施例に限らず、例え
ば半導体ペレット(1)の裏面電極(1b)とリードフレ
ーム(5)の第2外部引出リード(7)を接続する中継
配線手段(9)は、上記タブテープ(2)と同様なタブ
テープであってもよい。また、第1外部引出リード
(6)と第2外部引出リード(7)にタブテープのリー
ドを適用することも可能である。
【0019】
【発明の効果】本発明によれば、表裏両面に電極を有す
る半導体ペレットの両面電極と、これに対応する外部引
出リードとをタブテープやワイヤの中継配線手段を介し
て接続することにより、コンパクトな形状を損なうこと
無く半導体ペレットの電極数を増大させて多機能化を図
ることが容易にでき、かつ、内部配線がタブテープで工
数少なく低コストで実施できる。その結果、コンパクト
で多機能な半導体装置が製作的、経済的有利に生産でき
る効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体装置の要部の平
面図
【図2】図1の装置の底面図
【図3】図1のA−A線に沿う断面図
【図4】図1装置における半導体ペレットを示し、図4
(イ)は平面図、図4(ロ)は底面図、図4(ハ)は正
面図
【図5】図1装置の半導体ペレットとタブテープの接続
製造工程の要部正面図
【図6】図1装置のタブテープと外部引出リードの接続
製造工程の要部正面図
【図7】図1装置の半導体ペレットと外部引出リードの
接続製造工程の要部正面図
【図8】従来の半導体装置の要部の平面図
【図9】図8のB−B線に沿う断面図
【図10】他の従来の半導体装置の要部の平面図
【図11】図10のC−C線に沿う断面図
【符号の説明】
1 半導体ペレット 1a 電極 1b 電極 2 タブテープ 3 リード 6 第1外部引出リード 7 第2外部引出リード 9 中継配線手段(ワイヤ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 両面それぞれに複数の電極を有する半導
    体ペレットと、半導体ペレットの片面の電極に接続され
    る複数のリードを有するタブテープと、タブテープの周
    辺部に平行に配置され、タブテープのリードに直接接続
    される第1外部引出リードと、第1外部引出リードに隣
    接して一体的に並列配置され、半導体ペレットの他の片
    面の電極に中継配線手段を介して接続される第2外部引
    出リードとを備えて成る半導体装置。
  2. 【請求項2】 両面それぞれに複数の電極を有する半導
    体ペレットと、その周辺に並列配置された外部引出リー
    ドとの配線方法であって、半導体ペレットの片面の電極
    とこれに対応する外部引出リードをタブテープ方式で接
    続し、半導体ペレットの他の片面の電極とこれに対応す
    る外部引出リードをワイヤボンディング方式で接続する
    ことを特徴とする半導体装置の製造方法。
JP3191643A 1991-07-31 1991-07-31 半導体装置とその製造方法 Expired - Fee Related JP3019497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3191643A JP3019497B2 (ja) 1991-07-31 1991-07-31 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3191643A JP3019497B2 (ja) 1991-07-31 1991-07-31 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH0536886A true JPH0536886A (ja) 1993-02-12
JP3019497B2 JP3019497B2 (ja) 2000-03-13

Family

ID=16278071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3191643A Expired - Fee Related JP3019497B2 (ja) 1991-07-31 1991-07-31 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3019497B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442728B1 (ko) * 2000-04-07 2004-08-02 샤프 가부시키가이샤 반도체장치 및 이를 사용하는 액정모듈
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442728B1 (ko) * 2000-04-07 2004-08-02 샤프 가부시키가이샤 반도체장치 및 이를 사용하는 액정모듈
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe

Also Published As

Publication number Publication date
JP3019497B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
US6486535B2 (en) Electronic package with surface-mountable device built therein
JP3311914B2 (ja) チップ型発光ダイオード
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
US10373894B2 (en) Package structure and the method to fabricate thereof
TW200845350A (en) Dual or multiple row package
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP3851845B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JPH0536886A (ja) 半導体装置とその製造方法
JPH06283639A (ja) 混成集積回路
JP4038021B2 (ja) 半導体装置の製造方法
JP3090115B2 (ja) 半導体装置およびその製造方法
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JP2005005363A (ja) 半導体装置及びその製造方法
JPH1174421A (ja) 複合型半導体装置
JPH07183425A (ja) 半導体装置とその製造方法
JP3405718B2 (ja) 半導体装置
JPH1116947A (ja) 半導体パッケージ及びその製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP2001358253A (ja) Bga型半導体装置
JP2568057B2 (ja) 集積回路装置
JP2822446B2 (ja) 混成集積回路装置
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム
JPH023622Y2 (ja)
JPH09232505A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees