KR200205182Y1 - 적층이 가능한 핀 그리드 어레이 패키지 - Google Patents

적층이 가능한 핀 그리드 어레이 패키지 Download PDF

Info

Publication number
KR200205182Y1
KR200205182Y1 KR2019980021060U KR19980021060U KR200205182Y1 KR 200205182 Y1 KR200205182 Y1 KR 200205182Y1 KR 2019980021060 U KR2019980021060 U KR 2019980021060U KR 19980021060 U KR19980021060 U KR 19980021060U KR 200205182 Y1 KR200205182 Y1 KR 200205182Y1
Authority
KR
South Korea
Prior art keywords
grid array
pin grid
array package
stacked
package
Prior art date
Application number
KR2019980021060U
Other languages
English (en)
Other versions
KR20000009154U (ko
Inventor
윤태호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019980021060U priority Critical patent/KR200205182Y1/ko
Publication of KR20000009154U publication Critical patent/KR20000009154U/ko
Application granted granted Critical
Publication of KR200205182Y1 publication Critical patent/KR200205182Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 적층이 가능한 핀 그리드 어레이 패키지에 관한 것으로, 종래의 핀 그리드 어레이 패키지는 구조상 다른 일반 패키지처럼 인쇄 회로기판에 복수개로 적층시킬 수가 없으므로 인해 실장 면적을 많이 차지하게 되고, 핀 그리드 패키지를 효율적으로 고집적화할 수가 없게 되는 등의 많은 문제점이 있었던 바, 본 고안은 핀 그리드 어레이 패키지의 캡 상면에 복수개의 소켓홀이 형성되므로써 복수개의 핀 그리드 어레이 패키지를 적층시 바디의 핀을 상기 소켓홀에 삽입시켜 손쉽고 간편하게 적층시킬수 있어서 핀 그리드 어레이 패키지를 효율적으로 고집적화할 수 있게 된다.

Description

적층이 가능한 핀 그리드 어레이 패키지
본 고안은 적층이 가능한 핀 그리드 어레이 패키지에 관한 것으로서, 더욱 상세하게는 복수개의 핀 그리드 어레이 패키지를 용이하게 적층시킬 수 있도록 한 것이다.
최근에, 전자 제품은 사용자의 요구에 부응하도록 다기능이 구비되는 제품의 형태로 발전하는 한편, 그 크기는 콤팩트화되어 가는 추세이며, 이에 따라서 전자 제품에 사용되는 반도체 패키지도 점점 경박단소화되어 가고 있는 데, 여러 가지 형태의 반도체 패키지중 종래의 주어진 면적에서 다핀을 실현할수 있기 때문에 널리 사용되고 있는 핀 그리드 어레이 패키지(Pin Grid Array Package)를 도 1을 참조하여 간략하게 설명하면 다음과 같다.
도 1은 종래의 핀 그리드 어레이 패키지를 나타낸 종단면도로서, 핀 그리드 어레이 패키지(1a)의 바디(2) 하부에는 전기적 연결 단자인 복수개의 핀(3)이 설치되며, 상기 바디(2)의 상면 중앙에는 칩(4)이 부착되고, 칩(4)을 중심으로 바디(2)의 상면에는 복수개의 인너 리드(5)가 부착되어 상기 칩(4)과 인너 리드(5)가 와이어(6)에 의해 본딩되며, 상기 바디(2) 내부의 인너 리드(5)와 핀(3)의 사이에는 전도성 물질이 도포된 회로선(7)이 연결된 상태에서 상기 바디(2)의 상면과 캡(9a)의 하면 사이가 밀봉제(8)에 의해 밀착되므로써 핀 그리드 어레이 패키지(1a)를 제작하게 된다.
그러나, 이와 같은 종래의 핀 그리드 어레이 패키지(1a)는 구조상 다른 일반 패키지처럼 인쇄 회로기판에 복수개로 적층시킬 수가 없으므로 인해 실장 면적을 많이 차지하게 되고, 핀 그리드 패키지(1a)를 효율적으로 고집적화할 수가 없게 되는 등의 많은 문제점이 있었다.
따라서, 본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 복수개의 핀 그리드 어레이 패키지를 단순한 구조로서 용이하게 적층시킬 수 있어서 핀 그리드 어레이 패키지를 고집적화할 수 있는 적층이 가능한 핀 그리드 어레이 패키지를 제공하는 데 그 목적이 있다.
도 1은 종래의 핀 그리드 어레이 패키지를 나타낸 종단면도
도 2는 본 고안을 나타낸 종단면도
도 3은 도 2의 캡을 나타낸 평면도
도 4는 도 2의 적층된 상태를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1; 핀 그리드 어레이 패키지 2; 바디
3; 핀 5; 인너 리드
7,11; 회로선 8; 밀봉제
9; 캡 10; 소켓홀
상기한 목적을 달성하기 위해 본 고안은 캡의 상면에 복수개의 핀 그리드 어레이 패키지를 적층시 바디의 핀이 삽입되는 복수개의 소켓홀이 형성된 것을 특징으로 하는 적층이 가능한 핀 그리드 어레이 패키지가 제공되므로써 달성된다.
여기서, 상기 소켓홀의 내부면에는 전도성 물질이 도포되어 인너 리드와 전도성 물질이 도포된 회로선으로 연결된 것을 그 특징으로 한다.
이하, 상기한 목적을 달성하기 위한 본 고안의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2는 본 고안을 나타낸 종단면도이고, 도 3은 도 2의 캡을 나타낸 평면도이며, 도 4는 도 2의 적층된 상태를 나타낸 종단면도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 고안을 설명한다.
본 고안은 핀 그리드 어레이 패키지(1)의 바디(2) 하부에 전기적 연결 단자인 복수개의 핀(3)이 설치되며, 상기 바디(2)의 상면 중앙에는 칩(4)이 부착되고, 칩(4)을 중심으로 바디(2)의 상면에는 복수개의 인너 리드(5)가 부착되어 상기 칩(4)과 인너 리드(5)가 와이어(6)에 의해 본딩되며, 상기 바디(2) 내부의 인너 리드(5)와 핀(3)의 사이에는 전도성 물질이 도포된 회로선(7)이 연결되고, 상기 바디(2)의 상면과 밀봉제(8)에 의해 하면이 밀착되는 캡(9)의 상면에는 복수개의 핀 그리드 어레이 패키지(1)를 적층시 바디(2)의 핀(4)이 삽입되는 복수개의 소켓홀(10)이 형성되며, 소켓홀(10)의 내부면에는 전도성 물질이 도포되어 인너 리드(5)와 전도성 물질이 도포된 회로선(11)으로 연결되도록 구성된다.
상기와 같이 구성된 본 고안은 도 2 내지 도 4에 도시한 바와 같이, 본 고안에 따른 핀 그리드 어레이 패키지(1)는 제작시 캡(9)의 상면에 형성되어 내부면에 전도성 물질이 도포된 복수개의 소켓홀(10)과 연결되어 있는 상기 캡(9) 내부의 전도성 물질이 도포된 회로선(11)의 끝단과, 상기 바디(2) 내부의 핀(3)과 전도성 물질이 도포된 회로선(7)으로 연결된 인너 리드(5) 사이를 열압착 방법으로 접착함과 동시에, 상기 바디(2)의 상면과 캡(9)의 하면이 밀봉제(8)에 의해 밀착된다.
상기 복수개의 핀 그리드 어레이 패키지(1)를 적층시키고자 할 때에는 핀 그리드 어레이 패키지(1)의 캡(9) 상면에 복수개의 소켓홀(10)이 형성되어 있으므로 적층시키고자 하는 핀 그리드 어레이 패키지(1)의 바디(2) 하부에 설치된 핀(3)을 상기 소켓홀(10)에 삽입시키므로써 도 4와 같이 핀 그리드 어레이 패키지(1)를 용이하게 적층시킬 수 있게 된다.
이상에서와 같이, 본 고안은 핀 그리드 어레이 패키지의 캡 상면에 복수개의 소켓홀이 형성되므로써 복수개의 핀 그리드 어레이 패키지를 적층시 바디의 핀을 상기 소켓홀에 삽입시켜 손쉽고 간편하게 적층시킬수 있어서 핀 그리드 어레이 패키지의 효율적인 고집적화가 가능한 매우 유용한 고안이다.
이상에서는 본 고안의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 기술 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

  1. 캡의 상면에 복수개의 핀 그리드 어레이 패키지를 적층시 바디의 핀이 삽입되는 복수개의 소켓홀이 형성된 것을 특징으로 하는 적층이 가능한 핀 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 소켓홀의 내부면에는 전도성 물질이 도포되어 인너 리드와 전도성 물질이 도포된 회로선으로 연결된 것을 특징으로 하는 적층이 가능한 핀 그리드 어레이 패키지.
KR2019980021060U 1998-10-31 1998-10-31 적층이 가능한 핀 그리드 어레이 패키지 KR200205182Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980021060U KR200205182Y1 (ko) 1998-10-31 1998-10-31 적층이 가능한 핀 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980021060U KR200205182Y1 (ko) 1998-10-31 1998-10-31 적층이 가능한 핀 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR20000009154U KR20000009154U (ko) 2000-05-25
KR200205182Y1 true KR200205182Y1 (ko) 2000-12-01

Family

ID=19538585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980021060U KR200205182Y1 (ko) 1998-10-31 1998-10-31 적층이 가능한 핀 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR200205182Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817054B1 (ko) * 2006-07-13 2008-03-26 삼성전자주식회사 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드

Also Published As

Publication number Publication date
KR20000009154U (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US7190062B1 (en) Embedded leadframe semiconductor package
KR970067801A (ko) 반도체 장치 및 그 제조방법
KR19990025444A (ko) 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP2001156251A (ja) 半導体装置
JPH01261849A (ja) 半導体装置の製造方法
KR900007301B1 (ko) 반도체패키지
JPH0730059A (ja) マルチチップモジュール
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR200205182Y1 (ko) 적층이 가능한 핀 그리드 어레이 패키지
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20010062929A (ko) 적층 칩 패키지
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR200231862Y1 (ko) 반도체 패키지
KR20000025382A (ko) 적층형 반도체 패키지
KR100788340B1 (ko) 반도체 패키지
KR200247888Y1 (ko) 피지에이 패키지용 압착 리드핀
KR100344648B1 (ko) 랜드 그리드 어레이 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR100206975B1 (ko) 반도체 패키지
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
KR100525091B1 (ko) 반도체 패키지
KR20010036553A (ko) 적층형 비지에이 패키지 및 제조방법
KR20020053661A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee