KR200247888Y1 - 피지에이 패키지용 압착 리드핀 - Google Patents

Abstract

본 고안의 목적은 회로기판의 핀홀에 삽입되어 핀홀의 내벽과 접촉되는 부분의 원형 리드핀에 복수개의 압착홈을 형성시킴으로써, 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하고 리드핀의 솔더링 공정시 핀홀을 통한 솔더의 회로기판 하단부로의 흐름을 원활히 하며 회로기판의 손상을 줄이고 전기적 접촉성을 향상시킨 피지에이 패키지용 압착 리드핀을 제공하는데 있다.

상기 목적을 이루기 위해 본 고안은 핀홀내 삽입시 압박력을 주어 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하도록 원형 리드핀(30)의 일측 선단부 측면에 소정 간격을 두고 형성된 복수개의 압착홈(31)을 구비한 것을 특징으로 한다.

Description

피지에이 패키지용 압착 리드핀{The pressed lead pin for pin grid array package}

본 고안은 피지에이(PGA:pin grid array) 패키지용 리드핀에 관한 것으로서, 특히, 회로기판의 핀홀에 삽입되어 핀홀의 내벽과 접촉되는 부분의 원형 리드핀에 복수개의 압착홈을 형성시킴으로써, 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하고 리드핀의 솔더링 공정시 핀홀을 통한 솔더의 회로기판 하단부로의 흐름을 원활히 하며 회로기판의 손상을 줄이고 전기적 접촉성을 향상시킨 피지에이 패키지용 압착 리드핀에 관한 것이다.

반도체 패키지의 일종인 피지에이 패키지는 도 1에 도시된 것과 같이, 회로 기판(11)에 마련된 소정의 개구부에 반도체 칩(12)이 장착되고, 상기 장착된 반도체 칩(12)과 회로 기판(11)의 하측으로 형성된 패턴층이 본딩 와이어(13)에 의해 전기적으로 연결되어 있다. 또, 반도체 칩(12)을 중심으로 회로 기판(11)상부에 방열판(14)이 부착되고, 상기 회로 기판(11)의 저면에는 반도체 칩(12)을 보호하기 위해 에폭시 몰딩재(15)로 몰딩된다. 상기 반도체 칩(12) 주변의 회로 기판(11)에는 복수개의 리드핀(16)이 설치되어 있다.

상기와 같이 피지에이 패키지는 회로 기판(11)에 형성된 복수개의 핀홀에 리드핀(16)이 솔더링된 것으로서, 리드핀의 솔더링 과정을 도 2를 참조하여 살펴보면 다음과 같다.

도 2는 회로기판에 리드핀을 솔더링하는 과정을 나타내는 측단면도이다.

먼저, (a)는 리드핀을 삽입하기 위해 관통된 핀홀(17)이 마련된 회로 기판(11)을 나타낸다. (b)는 회로 기판(11)의 핀홀(17)내로 리드핀(16)이 삽입된 상태를 나타낸다. (c)는 상기 (b)에서 핀홀내에 삽입된 리드핀(16)상에 솔더링에 의해 솔더(18)가 핀홀(17)을 통하여 회로 기판(11)의 하부로 흘러 회로 기판(11)과 리드핀(16)이 접착된 상태를 나타낸다. 상기와 같은 일련의 과정을 통하여 리드핀(16)이 회로 기판(11)에 접착된다.

상기에서 종래에는 리드핀을 핀홀의 형태와 동일하게 원형으로 하였으나, 이는 전기적 접촉성은 좋지만 리드핀을 핀홀에 삽입한 후 솔더링을 위해 회로 기판을 이동시킬 때 리드핀이 이탈할 위험이 있으며, 리드핀과 회로 기판이 밀착되어 솔더링시 핀홀을 통한 솔더의 흐름이 원활하지 못한 단점이 있었다.

이러한 종래의 리드핀의 단점을 해결하기 위한 형태가 도 3과 도 4a 내지 도 4c에 도시되어 있다.

도 3은 종래의 리드핀이 회로기판에 삽입된 상태를 나타내는 사시도이다.

도면과 같이, 리드핀의 솔더링시 핀홀을 통한 솔더의 흐름을 원활히하기 위해 리드핀을 사각형상으로 제작하여, 리드핀(19)과 핀홀(17)간에 솔더가 흐를 수 있는 공간을 만들어 리드핀(19)의 솔더링시 상기 공간을 통하여 솔더가 회로기판(11)의 하단부분까지 원활히 흐르도록 하고 리드핀의 사각형상에 의해 핀홀에 삽입한 후, 회로 기판의 이동시에도 리드핀의 이탈을 방지하도록 하고 있다.

그러나, 상기와 같은 리드핀은 사각형상이므로 원형인 핀홀을 구비한 회로 기판에 손상을 줄 수 있고, 전기적 접촉성도 원형 리드핀에 비해 떨어지는 단점이 있다.

도 4a는 종래의 다른 리드핀이 회로기판에 삽입된 상태를 나타내는 측단면도로서, 회로기판(11)의 핀홀에 회로패턴과의 전기적 접촉성을 양호하게 하기 위해 2단 헤드를 갖는 리드핀(20)이 사용된다.

이러한 2단 헤드를 갖는 리드핀은 도 4b에 나타낸 것과 같이 회로 기판상의 회로 패턴과 접촉되는 원형의 제1헤드(21)와, 회로 기판의 핀홀에 삽입되어 접촉되는 사각형의 제2헤드(22)와, 리드(23)가 일체로 이루어져 있다.

또 다른 형태로는 도 4c에 도시된 것과 같이 회로 기판상의 회로 패턴과 접촉되는 원형의 제1헤드(21)와, 회로 기판의 핀홀에 삽입되어 접촉되는 원형의 제2헤드(24)와, 리드(25)가 일체로 이루어져 있다.

그러나, 상기와 같은 종래의 리드핀은 전기적 접촉성 및 회로 기판의 손상은 적지만, 솔더링 작업시 헤드가 솔더의 흐름을 방해하여 회로 기판의 하단부까지 솔더가 원활히 흐르지 못하는 문제점이 있다.

상기의 문제점을 해결하기 위한 본 고안의 목적은 회로기판의 핀홀에 삽입되어 핀홀의 내벽과 접촉되는 부분의 원형 리드핀에 복수개의 압착홈을 형성시킴으로써, 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하고 리드핀의 솔더링 공정시 핀홀을 통한 솔더의 회로기판 하단부로의 흐름을 원활히 하며 회로기판의 손상을 줄이고 전기적 접촉성을 향상시킨 피지에이 패키지용 압착 리드핀을 제공하는데 있다.

도 1은 일반적인 피지에이 패키지의 측단면도,

도 2는 회로기판에 리드핀을 솔더링하는 과정을 나타내는 측단면도,

도 3은 종래의 리드핀이 회로기판에 삽입된 상태를 나타내는 사시도,

도 4a는 종래의 다른 리드핀이 회로기판에 삽입된 상태를 나타내는 측단면도,

도 4b는 도 4a의 리드핀의 일예를 나타내는 사시도,

도 4c는 도 4a의 리드핀의 다른 일예를 나타내는 사시도,

도 5a는 본 고안의 일실시예에 의한 피지에이 패키지용 압착 리드핀의 측면도,

도 5b는 도 5a의 A-A'의 절단면도,

도 5c는 본 고안에 의한 피지에이 패키지용 압착 리드핀이 회로기판에 삽입된 상태를 나타내는 평면도.

<도면의 주요부분에 대한 부호의 설명>

11, 41 : 회로 기판 12 : 반도체 칩

13 : 본딩 와이어 14 : 방열판

15 : 에폭시 몰딩재 16, 19, 20, 30 : 리드핀

17 : 핀홀 18 : 솔더

21 : 제1헤드 22, 24 : 제2헤드

23, 25 : 리드 31 : 압착홈

상기 목적을 이루기 위해 본 고안은 핀홀내 삽입시 압박력을 주어 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하도록 원형 리드핀의 일측 선단부 측면에 소정 간격을 두고 형성된 복수개의 압착홈을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 고안을 좀 더 상세히 설명한다.

도 5a는 본 고안의 일실시예에 의한 피지에이 패키지용 압착 리드핀의 측면도이다.

도면에서 참조되는 것과 같이, 핀홀내 리드핀 삽입시 압박력을 주어 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하기 위해, 원형 리드핀(30)의 일측 선단부 측면에는 소정 간격을 두고 4방향으로 압착홈(31)이 형성되어 있다.

상기 압착홈(31)은 도면에서는 4방향으로 형성되어 있으나, 회로 기판의 두께, 핀홀의 크기, 솔더링 조건 등에 따라 다양한 갯수의 형태로 형성될 수 있다.

도 5b는 도 5a의 A-A'의 절단면도로서, 원형 리드핀(30)에 복수개의 압착홈(31)이 형성되어 찌그러진 원형 형상을 이루고 있다.

도 5c는 본 고안에 의한 피지에이 패키지용 압착 리드핀이 회로기판에 삽입된 상태를 나타내는 평면도이다. 도면과 같이 회로 기판(41)의 핀홀에 삽입된 리드핀(30)과 핀홀 사이에 압착홈(31)에 의한 공간이 생겨 리드핀(30)의 솔더링 공정시 핀홀을 통한 솔더의 회로기판 하단부로의 흐름이 원활하게 이루어질 수 있는 것이다.

상기한 바와 같이, 본 고안에 의하면 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지할 수 있고, 리드핀의 솔더링 공정시 핀홀을 통한 솔더의 회로기판 하단부로의 흐름을 원활히 할 수 있는 효과가 있다.

또, 본 고안에 의한 리드핀은 전체적으로 찌그러진 원형의 형상이므로 회로기판의 손상을 줄이고 전기적 접촉성을 향상시킬 수 있는 효과가 있다.

Claims (1)

1. 피지에이 패키지에서 회로기판의 핀홀내에 삽입되어 솔더링되는 리드핀에 있어서, 핀홀내 삽입시 압박력을 주어 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하도록 원형 리드핀(30)의 일측 선단부 측면에 소정 간격을 두고 형성된 복수개의 압착홈(31)을 구비한 것을 특징으로 하는 피지에이 패키지용 압착 리드핀.