JPH0451488Y2 - - Google Patents
Info
- Publication number
- JPH0451488Y2 JPH0451488Y2 JP1987056960U JP5696087U JPH0451488Y2 JP H0451488 Y2 JPH0451488 Y2 JP H0451488Y2 JP 1987056960 U JP1987056960 U JP 1987056960U JP 5696087 U JP5696087 U JP 5696087U JP H0451488 Y2 JPH0451488 Y2 JP H0451488Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring conductor
- external
- lead
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 241000587161 Gomphocarpus Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、パワートランジスタチツプとモノリ
シツクICチツプとの組み合せから成るハイブリ
ツドIC等の半導体チツプを含む絶縁物封止型回
路装置に関する。
シツクICチツプとの組み合せから成るハイブリ
ツドIC等の半導体チツプを含む絶縁物封止型回
路装置に関する。
共通の放熱支持板上にパワートランジスタチツ
プとモノリシツクIC基板とを固着し、樹脂で被
覆したモールド型半導体装置は既に開発されてい
る。この様に大電力回路部分と小電力回路部分と
を一体化すれば、電子回路の大部分を単一のハイ
ブリツドICで構成することができる。
プとモノリシツクIC基板とを固着し、樹脂で被
覆したモールド型半導体装置は既に開発されてい
る。この様に大電力回路部分と小電力回路部分と
を一体化すれば、電子回路の大部分を単一のハイ
ブリツドICで構成することができる。
ところで、複数のパワートランジスタチツプと
単数又は複数のモノリシツクICとを含む複数な
回路の場合には、相互の接続が困難又は複雑にな
る。この様な問題はモノリシツクICとパワート
ランジスタチツプとの組み合せ回路装置に限るこ
となく、種々の半導体チツプと種々の回路部品又
は素子とを組合せる回路装置の場合にも生じる。
単数又は複数のモノリシツクICとを含む複数な
回路の場合には、相互の接続が困難又は複雑にな
る。この様な問題はモノリシツクICとパワート
ランジスタチツプとの組み合せ回路装置に限るこ
となく、種々の半導体チツプと種々の回路部品又
は素子とを組合せる回路装置の場合にも生じる。
そこで、本考案の目的は、複数の半導体チツプ
と回路部品又は素子との接続が容易であり且つこ
れ等の組立を安定的に達成することができる絶縁
物封止型回路装置を提供することにある。
と回路部品又は素子との接続が容易であり且つこ
れ等の組立を安定的に達成することができる絶縁
物封止型回路装置を提供することにある。
［問題点を解決するための手段］
上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、第１の外
部リード１１を有する第１の支持体８と、前記第
１の外部リード１１に対して平行に配置された第
２の外部リード２５を有する第２の支持板９と、
前記第１の外部リード１１と前記第２の外部リー
ド２５との間に配置され且つ前記第１及び第２の
外部リード１１，２５に対して平行に延びている
複数個の第３の外部リード１２〜２４と、少なく
とも前記第１の支持板８に固着された半導体チツ
プ１，２と、前記第１及び第２の支持板８，９に
支持され且つ前記第１、第２及び第３の外部リー
ドの配列方向に長手に延びており且つ開孔３８を
有している回路基板７と、前記第３の外部リード
１２〜２４の内の少なくとも１つに設けられ且つ
前記回路基板７の前記開孔３８に露出するように
延在しており且つ前記回路基板７を支持するよう
に配置されている外部リード延長部２１ａと、前
記回路基板７上に固着された回路部品又は素子
と、前記回路基板７の前記第２の外部リード１２
〜２４側の端と前記開孔３８との間を横切るよう
に延びる配線導体層、前記半導体チツプ１，２と
前記回路部品又は素子とを接続するための配線導
体層、及び前記回路部品又は素子と前記第３の外
部リード１２〜２４とを接続するための配線導体
層を有するように前記回路基板７の上面に形成さ
れた配線導体２６と、前記回路基板７の前記配線
導体２６と前記半導体チツプ１，２とを接続する
第１の接続導体と、前記回路基板７の前記配線導
体２６と前記複数の第３の外部リード１２〜２４
とを接続する第２の接続導体と、前記回路部品又
は素子と前記配線導体２６とを接続するための第
３の接続導体と、前記開孔３８に露出している前
記外部リード延長部２１ａと前記回路基板７の前
記配線導体２６とを接続する第４の接続導体と、
前記第１及び第２の支持板８，９、前記半導体チ
ツプ１，２、前記回路基板７、前記配線導体２
６、前記回路部品又は素子、前記第１、第２、及
び第３の外部リード１１〜２５の一部分、及び前
記第１、第２、第３及び第４の接続導体を被覆す
る絶縁物封止体３１とを備えた絶縁物封止型回路
装置に係わるものである。
示す図面の符号を参照して説明すると、第１の外
部リード１１を有する第１の支持体８と、前記第
１の外部リード１１に対して平行に配置された第
２の外部リード２５を有する第２の支持板９と、
前記第１の外部リード１１と前記第２の外部リー
ド２５との間に配置され且つ前記第１及び第２の
外部リード１１，２５に対して平行に延びている
複数個の第３の外部リード１２〜２４と、少なく
とも前記第１の支持板８に固着された半導体チツ
プ１，２と、前記第１及び第２の支持板８，９に
支持され且つ前記第１、第２及び第３の外部リー
ドの配列方向に長手に延びており且つ開孔３８を
有している回路基板７と、前記第３の外部リード
１２〜２４の内の少なくとも１つに設けられ且つ
前記回路基板７の前記開孔３８に露出するように
延在しており且つ前記回路基板７を支持するよう
に配置されている外部リード延長部２１ａと、前
記回路基板７上に固着された回路部品又は素子
と、前記回路基板７の前記第２の外部リード１２
〜２４側の端と前記開孔３８との間を横切るよう
に延びる配線導体層、前記半導体チツプ１，２と
前記回路部品又は素子とを接続するための配線導
体層、及び前記回路部品又は素子と前記第３の外
部リード１２〜２４とを接続するための配線導体
層を有するように前記回路基板７の上面に形成さ
れた配線導体２６と、前記回路基板７の前記配線
導体２６と前記半導体チツプ１，２とを接続する
第１の接続導体と、前記回路基板７の前記配線導
体２６と前記複数の第３の外部リード１２〜２４
とを接続する第２の接続導体と、前記回路部品又
は素子と前記配線導体２６とを接続するための第
３の接続導体と、前記開孔３８に露出している前
記外部リード延長部２１ａと前記回路基板７の前
記配線導体２６とを接続する第４の接続導体と、
前記第１及び第２の支持板８，９、前記半導体チ
ツプ１，２、前記回路基板７、前記配線導体２
６、前記回路部品又は素子、前記第１、第２、及
び第３の外部リード１１〜２５の一部分、及び前
記第１、第２、第３及び第４の接続導体を被覆す
る絶縁物封止体３１とを備えた絶縁物封止型回路
装置に係わるものである。
［作用］
本考案に係わる第１及び第２の支持板８，９は
回路基板７の支持体として機能し、回路基板７を
安定的に両持ち支持する。回路基板７は開孔３８
を有するので、外部リード２１の延長部２１ａを
露出させることができる。これにより、回路基板
７上の配線導体と外部リード２１の延長部２１ａ
との立体的配線即ちクロスオーバー配線が可能に
なり、製造が容易になるばかりでなく、小型化が
可能になる。第３の外部リード２１の延長部２１
ａは回路基板の下側に配置されるので、回路基板
７の支持部としても働く。
回路基板７の支持体として機能し、回路基板７を
安定的に両持ち支持する。回路基板７は開孔３８
を有するので、外部リード２１の延長部２１ａを
露出させることができる。これにより、回路基板
７上の配線導体と外部リード２１の延長部２１ａ
との立体的配線即ちクロスオーバー配線が可能に
なり、製造が容易になるばかりでなく、小型化が
可能になる。第３の外部リード２１の延長部２１
ａは回路基板の下側に配置されるので、回路基板
７の支持部としても働く。
［実施例］
次に、本考案の実施例に係わる絶縁物封止型ハ
イブリツドICを第１図〜第３図に基づいて説明
する。このハイブリツドICは、半導体チツプと
しての第１〜第５のパワートランジスタチツプ１
〜５と、回路部品又は素子としての１個のモノリ
シツクICチツプ６を含む回路基板７と、第１〜
第３の支持板８〜１０と、15本の外部リード１１
〜２５と、回路基板７に設けられた多数の配線導
体２６と、パワートランジスタチツプ１〜５と回
路基板７上の配線導体２６とを接続するための第
１の接続導体としての多数の第１の内部リード２
７と、回路基板７上の配線導体２６と外部リード
１２〜２４との間を接続するための第２の接続導
体としての多数の第２の内部リード２８と、モノ
リシツクICチツプ６と配線導体２６を接続する
ための第３の接続導体としての多数の第３の内部
リード２９と、外部リード２１の延長部２１ａと
配線導体２６とを接続するための第４の接続導体
としての第４の内部リード３９と、パワートラン
ジスタチツプ５を外部リード１６に接続する第５
の内部リード３０と、絶縁物封止体３１とから成
る。なお、外部リード２１は延長部２１ａを有
し、且つ回路基板７は開孔３８を有している。外
部リード２１の延長部２１ａは回路基板７の下を
通つて開孔３８に至り、ここに露出し、内部リー
ド３９によつて配線導体２６に接続されている。
イブリツドICを第１図〜第３図に基づいて説明
する。このハイブリツドICは、半導体チツプと
しての第１〜第５のパワートランジスタチツプ１
〜５と、回路部品又は素子としての１個のモノリ
シツクICチツプ６を含む回路基板７と、第１〜
第３の支持板８〜１０と、15本の外部リード１１
〜２５と、回路基板７に設けられた多数の配線導
体２６と、パワートランジスタチツプ１〜５と回
路基板７上の配線導体２６とを接続するための第
１の接続導体としての多数の第１の内部リード２
７と、回路基板７上の配線導体２６と外部リード
１２〜２４との間を接続するための第２の接続導
体としての多数の第２の内部リード２８と、モノ
リシツクICチツプ６と配線導体２６を接続する
ための第３の接続導体としての多数の第３の内部
リード２９と、外部リード２１の延長部２１ａと
配線導体２６とを接続するための第４の接続導体
としての第４の内部リード３９と、パワートラン
ジスタチツプ５を外部リード１６に接続する第５
の内部リード３０と、絶縁物封止体３１とから成
る。なお、外部リード２１は延長部２１ａを有
し、且つ回路基板７は開孔３８を有している。外
部リード２１の延長部２１ａは回路基板７の下を
通つて開孔３８に至り、ここに露出し、内部リー
ド３９によつて配線導体２６に接続されている。
各パワートランジスタチツプ１〜５は上面にア
ルミニウムから成るエミツタ電極とベース電極を
有し、下面にニツケルから成るコレクタ電極を有
する。下面のコレクタ電極はPb−Sn系半田によ
つて各支持板８，９，１０に電気的及び機械的に
結合されている。
ルミニウムから成るエミツタ電極とベース電極を
有し、下面にニツケルから成るコレクタ電極を有
する。下面のコレクタ電極はPb−Sn系半田によ
つて各支持板８，９，１０に電気的及び機械的に
結合されている。
モノリシツクICチツプ６は、上面にアルミニ
ウムから成る21個の電極（ボンデイングパツド）
を有し、Agペーストにて回路基板７に固着され
ている。
ウムから成る21個の電極（ボンデイングパツド）
を有し、Agペーストにて回路基板７に固着され
ている。
回路基板７は、耐熱温度が350℃以上のポリイ
ミド系樹脂から成り、一方の主面（表面）にCu
−Ni−Auの３層構造の印刷回路から成る多数の
配線導体２６を有する。この回路基板７の他方の
主面（裏面）の各支持板８〜１０に対応する領域
にCu−Ni−Auの３層構造の導体層が設けられて
いる。
ミド系樹脂から成り、一方の主面（表面）にCu
−Ni−Auの３層構造の印刷回路から成る多数の
配線導体２６を有する。この回路基板７の他方の
主面（裏面）の各支持板８〜１０に対応する領域
にCu−Ni−Auの３層構造の導体層が設けられて
いる。
第３の支持板１０に対する回路基板７の固着は
第３図に示す如くなされている。即ち、回路基板
７の裏面に導体層３２が設けられ、これが貫通孔
３３の中の導体を介して回路基板７の表面側の配
線導体２６に接続されていると共に、半田３４に
て支持板１０に固着されている。これと同様に、
他の支持板８，９に対しても回路基板７は半田で
固着されている。
第３図に示す如くなされている。即ち、回路基板
７の裏面に導体層３２が設けられ、これが貫通孔
３３の中の導体を介して回路基板７の表面側の配
線導体２６に接続されていると共に、半田３４に
て支持板１０に固着されている。これと同様に、
他の支持板８，９に対しても回路基板７は半田で
固着されている。
支持板８〜１０及び外部リード１１〜２５は、
Cu板の打ち抜き加工し、Ni被覆を設けたもので
ある。なお、これ等のパワートランジスタチツプ
１〜５の固着領域及び内部リード２８，３０のワ
イヤボンデイング領域にはAgメツキ層が設けら
れている。第１〜第３の支持板８〜１０及び外部
リード１１〜２５は、リードフレームに基づいて
得る。リードフレーム状態においては、第２図で
破線で示す如く連結部３５にて各支持板８〜１０
及び各外部リード１１〜２５が相互に連結されて
いる。
Cu板の打ち抜き加工し、Ni被覆を設けたもので
ある。なお、これ等のパワートランジスタチツプ
１〜５の固着領域及び内部リード２８，３０のワ
イヤボンデイング領域にはAgメツキ層が設けら
れている。第１〜第３の支持板８〜１０及び外部
リード１１〜２５は、リードフレームに基づいて
得る。リードフレーム状態においては、第２図で
破線で示す如く連結部３５にて各支持板８〜１０
及び各外部リード１１〜２５が相互に連結されて
いる。
このハイブリツドICを作る時には、まず、第
２図に示す如きリードフレームを用意し、各支持
板８〜１０のパワートランジスタチツプ１〜５の
固着予定領域及び回路基板７の固着予定領域にク
リーム半田（ペースト状半田）を印刷によつて塗
布する。次に、第１図に示す如くパワートランジ
スタチツプ１〜５及び回路基板７を配置し、クリ
ーム半田を溶融（リフロー）及び固化させる。モ
ノリシツクICチツプ６は回路基板７を支持板８
〜１０に固着する前又は後において回路基板７に
固着し、Au線から成る内部リード２９によつて
モノリシツクICチツプの各電極を配線導体２６
に接続する。
２図に示す如きリードフレームを用意し、各支持
板８〜１０のパワートランジスタチツプ１〜５の
固着予定領域及び回路基板７の固着予定領域にク
リーム半田（ペースト状半田）を印刷によつて塗
布する。次に、第１図に示す如くパワートランジ
スタチツプ１〜５及び回路基板７を配置し、クリ
ーム半田を溶融（リフロー）及び固化させる。モ
ノリシツクICチツプ６は回路基板７を支持板８
〜１０に固着する前又は後において回路基板７に
固着し、Au線から成る内部リード２９によつて
モノリシツクICチツプの各電極を配線導体２６
に接続する。
次に、Au細線から成る内部リード２７によつ
てパワートランジスタチツプ１〜５と回路基板７
の配線導体２６との間を接続し、内部リード２８
及び３９によつて配線導体２６と外部リード１２
〜２４との間を接続し、内部リード３０によつて
パワートランジスタチツプ５と外部リード１６と
の間を接続する。内部リード２７，２８，２９，
３０及び３９の一方の端は熱圧着法と超音波法と
を併用したネイルヘツドボンデイング法で接続
し、他方の端は熱圧着法と超音波法を併用したス
テイツチボンデイング法で接続する。なお、パワ
ートランジスタチツプ１〜５のエミツタ電極に対
しては電流容量を増加させるために２本のAu線
が接続されている。
てパワートランジスタチツプ１〜５と回路基板７
の配線導体２６との間を接続し、内部リード２８
及び３９によつて配線導体２６と外部リード１２
〜２４との間を接続し、内部リード３０によつて
パワートランジスタチツプ５と外部リード１６と
の間を接続する。内部リード２７，２８，２９，
３０及び３９の一方の端は熱圧着法と超音波法と
を併用したネイルヘツドボンデイング法で接続
し、他方の端は熱圧着法と超音波法を併用したス
テイツチボンデイング法で接続する。なお、パワ
ートランジスタチツプ１〜５のエミツタ電極に対
しては電流容量を増加させるために２本のAu線
が接続されている。
次に、パワートランジスタチツプ１〜５及びモ
ノリシツクICチツプ６の上面をシリコンラバー
から成る保護樹脂（図示せず）で被覆する。
ノリシツクICチツプ６の上面をシリコンラバー
から成る保護樹脂（図示せず）で被覆する。
次に、熱硬化樹脂（エポキシ樹脂）から成る絶
縁物封止体３１をモールド法で設ける。この絶縁
物封止体３１は外部リード１１〜２５の導出部を
除いて、支持板８〜１０、パワートランジスタチ
ツプ１〜５、回路基板７及び内部リード２７〜３
０及び３９の全部を被覆するように設ける。
縁物封止体３１をモールド法で設ける。この絶縁
物封止体３１は外部リード１１〜２５の導出部を
除いて、支持板８〜１０、パワートランジスタチ
ツプ１〜５、回路基板７及び内部リード２７〜３
０及び３９の全部を被覆するように設ける。
最後に、リードフレームから連結部３５を切り
離し、独立したハイブリツドICを得る。
離し、独立したハイブリツドICを得る。
本実施例のハイブリツドICは次の利点を有す
る。
る。
(1) 配線導体２６を有する回路基板７を使用し、
この回路基板７を各支持板８〜１０にまたがる
ように配置して相互の接続を行うので、５個の
パワートランジスタチツプ１〜５と１個のモノ
リシツクICチツプ６とを含む複数な回路であ
るにも拘らず、単一の絶縁物封止型回路装置に
構成することができる。
この回路基板７を各支持板８〜１０にまたがる
ように配置して相互の接続を行うので、５個の
パワートランジスタチツプ１〜５と１個のモノ
リシツクICチツプ６とを含む複数な回路であ
るにも拘らず、単一の絶縁物封止型回路装置に
構成することができる。
(2) 回路基板７に切欠凹部３６を設け、この中に
パワートランジスタチツプ５を配置し、貫通孔
３３を介してパワートランジスタチツプ５のコ
レクタ電極を回路基板７の表面側の配線導体２
６に接続しているので、パワートランジスタチ
ツプ５のコレクタ電極の他の回路への接続が容
易に達成されている。なお、パワートランジス
タチツプ５のコレクタ電極は支持板１０と第３
図に示す半田３４と導体層３２と貫通孔３３中
の導体とを介して配線導体２６に接続されてい
る。支持板１０は回路基板７の表面側と裏面側
との電気的接続に使用されているので、これを
配線導体板と呼ぶことも可能である。
パワートランジスタチツプ５を配置し、貫通孔
３３を介してパワートランジスタチツプ５のコ
レクタ電極を回路基板７の表面側の配線導体２
６に接続しているので、パワートランジスタチ
ツプ５のコレクタ電極の他の回路への接続が容
易に達成されている。なお、パワートランジス
タチツプ５のコレクタ電極は支持板１０と第３
図に示す半田３４と導体層３２と貫通孔３３中
の導体とを介して配線導体２６に接続されてい
る。支持板１０は回路基板７の表面側と裏面側
との電気的接続に使用されているので、これを
配線導体板と呼ぶことも可能である。
(3) 回路基板７に開孔３８が設けられ、ここに外
部リード２１の延長部２１ａが露出しているの
で、回路基板７の外部リード配列側の端面から
離れた位置の配線導体２６と外部リード２１と
の接続を容易に達成することができる。即ち、
外部リード２１の延長部２１ａが立体的配線即
ち多重配線に使用された構造であるので、多重
配線を容易に達成することができる。なお、延
長部２１ａを配線導体板と呼ぶことも可能であ
る。
部リード２１の延長部２１ａが露出しているの
で、回路基板７の外部リード配列側の端面から
離れた位置の配線導体２６と外部リード２１と
の接続を容易に達成することができる。即ち、
外部リード２１の延長部２１ａが立体的配線即
ち多重配線に使用された構造であるので、多重
配線を容易に達成することができる。なお、延
長部２１ａを配線導体板と呼ぶことも可能であ
る。
(4) 外部リード１２〜２４の先端をモノリシツク
ICチツプ６に近づけるように形成せず、回路
基板７の配線導体２６をモノリシツクICチツ
プ６に集中させているので、リードフレームの
構成が容易になるのみでなく、多数の配線導体
２６をモノリシツクICチツプ６に容易に接近
させることができる。即ち多数の外部リード１
２〜２４の先端を極端に細く加工してモノリシ
ツクICチツプ６に集中させることは困難であ
るが、配線導体２６の場合はこの幅を数10〜数
百μmにすることができるので、多数の配線導
体２６をモノリシツクICチツプ６に接近させ、
内部リード２９をボンデイングすることが可能
になる。
ICチツプ６に近づけるように形成せず、回路
基板７の配線導体２６をモノリシツクICチツ
プ６に集中させているので、リードフレームの
構成が容易になるのみでなく、多数の配線導体
２６をモノリシツクICチツプ６に容易に接近
させることができる。即ち多数の外部リード１
２〜２４の先端を極端に細く加工してモノリシ
ツクICチツプ６に集中させることは困難であ
るが、配線導体２６の場合はこの幅を数10〜数
百μmにすることができるので、多数の配線導
体２６をモノリシツクICチツプ６に接近させ、
内部リード２９をボンデイングすることが可能
になる。
(5) 支持板１０は最終的に外部リードを有してい
ないにも拘らず、リードフレーム状態において
は連結部３５で両持支持されているので、支持
板８，９と同様に扱うことができる。
ないにも拘らず、リードフレーム状態において
は連結部３５で両持支持されているので、支持
板８，９と同様に扱うことができる。
(6) 回路基板７の下側に支持板８，９，１０を位
置させているので、支持板８，９，１０のみの
占有面積が小さいのにも拘らず、大きな放熱効
果を得ることができる。
置させているので、支持板８，９，１０のみの
占有面積が小さいのにも拘らず、大きな放熱効
果を得ることができる。
本考案は上述の実施例に限定されるものでな
く、例えば次の変形例が可能なものである。
く、例えば次の変形例が可能なものである。
(1) 回路基板７上に樹脂封止しないモノリシツク
ICチツプ６を固着する代りに、端子を有する
樹脂封止型モノリシツクICを配置し、端子を
配線導体２６に接続してもよい。また、モノリ
シツクICチツプ６と共に又はこの代りにその
他の半導体チツプ、抵抗、コンデンサ等の電子
回路部品を回路基板７上に設けてもよい。ま
た、回路基板７上に多数のモノリシツクICチ
ツプを装着してもよい。
ICチツプ６を固着する代りに、端子を有する
樹脂封止型モノリシツクICを配置し、端子を
配線導体２６に接続してもよい。また、モノリ
シツクICチツプ６と共に又はこの代りにその
他の半導体チツプ、抵抗、コンデンサ等の電子
回路部品を回路基板７上に設けてもよい。ま
た、回路基板７上に多数のモノリシツクICチ
ツプを装着してもよい。
(2) 回路基板７を耐熱性に優れたポリイミド系樹
脂とすると、支持板８〜１０に対する半田によ
る固着を確実に達成することが可能であるけれ
ども、これに代つて高耐熱性ガラス布積層板
（ガラスを芯材とした樹脂板）を使用してもよ
い。また、回路基板７をセラミツク板にしても
よい。セラミツク板を回路基板７とする場合に
は、この上に厚膜抵抗等を設けてもよい。
脂とすると、支持板８〜１０に対する半田によ
る固着を確実に達成することが可能であるけれ
ども、これに代つて高耐熱性ガラス布積層板
（ガラスを芯材とした樹脂板）を使用してもよ
い。また、回路基板７をセラミツク板にしても
よい。セラミツク板を回路基板７とする場合に
は、この上に厚膜抵抗等を設けてもよい。
(3) 回路基板７の一部を外部リード１２〜２４の
上に載せ、配線導体２６を内部リード２８を使
用しないで外部リード１２〜２４に接続するよ
うにしてもよい。
上に載せ、配線導体２６を内部リード２８を使
用しないで外部リード１２〜２４に接続するよ
うにしてもよい。
上述から明らかな如く、本考案によれば、複数
の半導体チツプを含む複雑な回路を小型且つ容易
に構成することが可能になる。
の半導体チツプを含む複雑な回路を小型且つ容易
に構成することが可能になる。
第１図は本考案の実施例に係わる絶縁物封止型
ハイブリツドICを封止体を除去して示す平面図、
第２図は支持板及び外部リードを示す平面図、第
３図は第１図の貫通孔部分の断面図である。 １〜５……パワートランジスタチツプ、６……
モノリシツクICチツプ、７……回路基板、８〜
１０……支持板、１１〜２５……外部リード、２
６……配線導体、３１……絶縁物封止体。
ハイブリツドICを封止体を除去して示す平面図、
第２図は支持板及び外部リードを示す平面図、第
３図は第１図の貫通孔部分の断面図である。 １〜５……パワートランジスタチツプ、６……
モノリシツクICチツプ、７……回路基板、８〜
１０……支持板、１１〜２５……外部リード、２
６……配線導体、３１……絶縁物封止体。
Claims (1)
- 【実用新案登録請求の範囲】 第１の外部リード１１を有する第１の支持体８
と、 前記第１の外部リード１１に対して平行に配置
された第２の外部リード２５を有する第２の支持
板９と、 前記第１の外部リード１１と前記第２の外部リ
ード２５との間に配置され且つ前記第１及び第２
の外部リード１１，２５に対して平行に延びてい
る複数個の第３の外部リード１２〜２４と、 少なくとも前記第１の支持板８に固着された半
導体チツプ１，２と、 前記第１及び第２の支持板８，９に支持され且
つ前記第１、第２及び第３の外部リードの配列方
向に長手に延びており且つ開孔３８を有している
回路基板７と、 前記第３の外部リード１２〜２４の内の少なく
とも１つに設けられ且つ前記回路基板７の前記開
孔３８に露出するように延在しており且つ前記回
路基板７を支持するように配置されている外部リ
ード延長部２１ａと、 前記回路基板７上に固着された回路部品又は素
子と、 前記回路基板７の前記第３の外部リード１２〜
２４側の端と前記開孔３８との間を横切るように
延びる配線導体層、前記半導体チツプ１，２と前
記回路部品又は素子とを接続するための配線導体
層、及び前記回路部品又は素子と前記第３の外部
リード１２〜２４とを接続するための配線導体層
を有するように前記回路基板７の上面に形成され
た配線導体２６と、 前記回路基板７の前記配線導体２６と前記半導
体チツプ１，２とを接続する第１の接続導体と、 前記回路基板７の前記配線導体２６と前記複数
の第３の外部リード１２〜２４とを接続する第２
の接続導体と、 前記回路部品又は素子と前記配線導体２６とを
接続するための第３の接続導体と、 前記開孔３８に露出している前記外部リード延
長部２１ａと前記回路基板７の前記配線導体２６
とを接続する第４の接続導体と、 前記第１及び第２の支持板８，９、前記半導体
チツプ１，２、前記回路基板７、前記配線導体２
６、前記回路部品又は素子、前記第１、第２、及
び第３の外部リード１１〜２５の一部分、及び前
記第１、第２、第３及び第４の接続導体を被覆す
る絶縁物封止体３１と を備えた絶縁物封止型回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987056960U JPH0451488Y2 (ja) | 1987-04-15 | 1987-04-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987056960U JPH0451488Y2 (ja) | 1987-04-15 | 1987-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164245U JPS63164245U (ja) | 1988-10-26 |
| JPH0451488Y2 true JPH0451488Y2 (ja) | 1992-12-03 |
Family
ID=30886237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987056960U Expired JPH0451488Y2 (ja) | 1987-04-15 | 1987-04-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451488Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160154A (ja) * | 1984-01-30 | 1985-08-21 | Nec Kansai Ltd | Ｈｉｃ |
-
1987
- 1987-04-15 JP JP1987056960U patent/JPH0451488Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160154A (ja) * | 1984-01-30 | 1985-08-21 | Nec Kansai Ltd | Ｈｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164245U (ja) | 1988-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941033A (en) | Semiconductor integrated circuit device | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US4618739A (en) | Plastic chip carrier package | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JP3553849B2 (ja) | 半導体装置及びその製造方法 | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JPH0451488Y2 (ja) | ||
| JPH0645504A (ja) | 半導体装置 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JPS6250063B2 (ja) | ||
| JP3297959B2 (ja) | 半導体装置 | |
| JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
| JPH0442942Y2 (ja) | ||
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH0358537B2 (ja) | ||
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 |