JP3258428B2 - 複合半導体装置の製造方法 - Google Patents
複合半導体装置の製造方法Info
- Publication number
- JP3258428B2 JP3258428B2 JP09830493A JP9830493A JP3258428B2 JP 3258428 B2 JP3258428 B2 JP 3258428B2 JP 09830493 A JP09830493 A JP 09830493A JP 9830493 A JP9830493 A JP 9830493A JP 3258428 B2 JP3258428 B2 JP 3258428B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- terminals
- composite semiconductor
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複合半導体装置の製造
方法に関し、特に外部に導出される端子の位置決め処理
を改良した複合半導体装置の製造方法に関するものであ
る。
方法に関し、特に外部に導出される端子の位置決め処理
を改良した複合半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】この種の複合半導体装置の構成の概略を
図５及び図６に示す。これらの図において、複合半導体
装置１の内部には図示しないが、スイッチング素子の半
導体ペレットが６個、樹脂封止部２により封止されてい
る。そして、この樹脂封止部２から複合半導体装置１の
外部に、直流側主端子３及び交流側主端子４と、各スイ
ッチング素子の信号端子５が全部で６組、外部に導出さ
れている。なお、図中、６は放熱板、７は放熱板６の両
端に明けられた取付孔、８は放熱板６上に固着された両
端開口の絶縁ケースである。
図５及び図６に示す。これらの図において、複合半導体
装置１の内部には図示しないが、スイッチング素子の半
導体ペレットが６個、樹脂封止部２により封止されてい
る。そして、この樹脂封止部２から複合半導体装置１の
外部に、直流側主端子３及び交流側主端子４と、各スイ
ッチング素子の信号端子５が全部で６組、外部に導出さ
れている。なお、図中、６は放熱板、７は放熱板６の両
端に明けられた取付孔、８は放熱板６上に固着された両
端開口の絶縁ケースである。
【０００３】次に、上記のように構成の複合半導体装置
の内部構造を図７に示す。図において、放熱板６上にチ
ップ搭載基板９がはんだ付けされている。このチップ搭
載基板９は、セラミック若しくは窒化アルミ板の両面に
導体層１０がそれぞれ形成されている。そして、その下
面は放熱板６にはんだ付けされ、その上面には所定回路
の導体パターン１１が形成され、該パターン１１上に半
導体チップ１２がはんだ付けされている。次に、半導体
チップ１２の上部電極と導体パターン１１間をワイヤボ
ンディングする（図示省略）。次に、放熱板６上にチッ
プ搭載基板９と直流側主端子３、交流側主端子４及び信
号端子５とを図示しない位置決め治具により所定の位置
に位置決めしてはんだ付けする。次に、両端開口の絶縁
ケース１３を被せ、そのケース１３の内側にゲル状コー
ト剤１４及び封止樹脂１５を順次充填し複合半導体装置
１を完成する。
の内部構造を図７に示す。図において、放熱板６上にチ
ップ搭載基板９がはんだ付けされている。このチップ搭
載基板９は、セラミック若しくは窒化アルミ板の両面に
導体層１０がそれぞれ形成されている。そして、その下
面は放熱板６にはんだ付けされ、その上面には所定回路
の導体パターン１１が形成され、該パターン１１上に半
導体チップ１２がはんだ付けされている。次に、半導体
チップ１２の上部電極と導体パターン１１間をワイヤボ
ンディングする（図示省略）。次に、放熱板６上にチッ
プ搭載基板９と直流側主端子３、交流側主端子４及び信
号端子５とを図示しない位置決め治具により所定の位置
に位置決めしてはんだ付けする。次に、両端開口の絶縁
ケース１３を被せ、そのケース１３の内側にゲル状コー
ト剤１４及び封止樹脂１５を順次充填し複合半導体装置
１を完成する。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
な従来の複合半導体装置の製造方法では、直流側主端子
３，交流側主端子４及び信号端子５の数量が多くなった
場合、精度良く治具で位置決めすることも難しく、ま
た、組立工数が多くなるという解決すべき課題があっ
た。
な従来の複合半導体装置の製造方法では、直流側主端子
３，交流側主端子４及び信号端子５の数量が多くなった
場合、精度良く治具で位置決めすることも難しく、ま
た、組立工数が多くなるという解決すべき課題があっ
た。
【０００５】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、両主端子及び信号端子の数量が
多くなっても、それら各端子の位置決めが精度良くで
き、かつ、組立も容易な複合半導体装置の製造方法を提
供することを目的とするものである。
ためになされたもので、両主端子及び信号端子の数量が
多くなっても、それら各端子の位置決めが精度良くで
き、かつ、組立も容易な複合半導体装置の製造方法を提
供することを目的とするものである。
【０００６】
【問題点を解決するための手段】本発明の複合半導体装
置の製造方法は、放熱板上に絶縁物を介して半導体チッ
プ、主端子及び信号端子がはんだ付けされ、該放熱板の
外周部上に両端開口の絶縁ケースを配置し、前記半導体
チップ、主端子及び信号端子の下端が樹脂封止される複
合半導体装置の製造方法において、前記主端子及び信号
端子を前記放熱板上にはんだ付けする前に、それら端子
の中間部をプリント基板にあらかじめはんだ付けし、次
いで、該プリント基板とそれら端子となる組立体を前記
放熱板上に搭載してそれら各端子の下端をはんだ付けす
ることを特徴とするものである。
置の製造方法は、放熱板上に絶縁物を介して半導体チッ
プ、主端子及び信号端子がはんだ付けされ、該放熱板の
外周部上に両端開口の絶縁ケースを配置し、前記半導体
チップ、主端子及び信号端子の下端が樹脂封止される複
合半導体装置の製造方法において、前記主端子及び信号
端子を前記放熱板上にはんだ付けする前に、それら端子
の中間部をプリント基板にあらかじめはんだ付けし、次
いで、該プリント基板とそれら端子となる組立体を前記
放熱板上に搭載してそれら各端子の下端をはんだ付けす
ることを特徴とするものである。
【０００７】
【作用】本発明の複合半導体装置の製造方法は、両主端
子及び信号端子の中間部をプリント基板にあらかじめは
んだ付けしておくために、位置決めのための特別の治具
を必要とせず、それら各端子の下端をはんだ付けすべき
放熱板上に精度良く位置決めすることができる。このた
め、端子の数量が多くなっても組立工数が増加すること
もない。
子及び信号端子の中間部をプリント基板にあらかじめは
んだ付けしておくために、位置決めのための特別の治具
を必要とせず、それら各端子の下端をはんだ付けすべき
放熱板上に精度良く位置決めすることができる。このた
め、端子の数量が多くなっても組立工数が増加すること
もない。
【０００８】
【実施例】以下に、本発明の実施例を図を参照して説明
する。
する。
【０００９】図１は本発明の複合半導体装置の製造方法
を説明するための正面図、図２はその平面図である。こ
れらの図において、板厚約２ｍｍのプリント基板１６に
は、信号端子用貫通孔１７ａ及び主端子用貫通孔１８ａ
が形成されている。さらにこれらの貫通孔１７ａ，１８
ａに近接して独立した小孔１７ｂ，１８ｂが設けられて
いる。また、これらの貫通孔１７ａ，１８ａ及び小孔１
７ｂ，１８ｂを取り囲むように所定の回路形成のための
導体パターン１９が形成されている。なお、主端子３と
同電位となる信号端子５は、導体パターン１９により接
続される。次に、上記の各部品の組立順序を説明する。
まず、図３に示すように、主端子３及び信号端子５ａ，
５ｂをプリント基板１６の主端子用貫通孔１８ａ及び信
号端子用貫通孔１７ａにそれぞれ挿通する。信号端子５
ａ，５ｂのうち、信号端子５ａは、主端子３と同電位と
なるので、プリント基板１６のみに導体パターン１９を
介して接続すれば良い。
を説明するための正面図、図２はその平面図である。こ
れらの図において、板厚約２ｍｍのプリント基板１６に
は、信号端子用貫通孔１７ａ及び主端子用貫通孔１８ａ
が形成されている。さらにこれらの貫通孔１７ａ，１８
ａに近接して独立した小孔１７ｂ，１８ｂが設けられて
いる。また、これらの貫通孔１７ａ，１８ａ及び小孔１
７ｂ，１８ｂを取り囲むように所定の回路形成のための
導体パターン１９が形成されている。なお、主端子３と
同電位となる信号端子５は、導体パターン１９により接
続される。次に、上記の各部品の組立順序を説明する。
まず、図３に示すように、主端子３及び信号端子５ａ，
５ｂをプリント基板１６の主端子用貫通孔１８ａ及び信
号端子用貫通孔１７ａにそれぞれ挿通する。信号端子５
ａ，５ｂのうち、信号端子５ａは、主端子３と同電位と
なるので、プリント基板１６のみに導体パターン１９を
介して接続すれば良い。
【００１０】上記の各端子の形状を図４に基づいて説明
する。すなわち、図４は主端子３の形状を示している
が、この主端子３には基部３１から枝分かれした分岐部
３２が一体的に形成されている。なお、この分岐部３２
は、他の信号端子５にも上記と同様に形成されている。
また、基部３１の中央よりやや上部に該基部３１の下方
に向かって次第に表面からの突出量が多くなるようにし
た膨出部３４が形成されている。さらに、基部３１の一
端には折曲脚部３３が形成されている。次に、上記のよ
うに構成の各端子とプリント基板を用いて本発明の組立
順序を説明する。
する。すなわち、図４は主端子３の形状を示している
が、この主端子３には基部３１から枝分かれした分岐部
３２が一体的に形成されている。なお、この分岐部３２
は、他の信号端子５にも上記と同様に形成されている。
また、基部３１の中央よりやや上部に該基部３１の下方
に向かって次第に表面からの突出量が多くなるようにし
た膨出部３４が形成されている。さらに、基部３１の一
端には折曲脚部３３が形成されている。次に、上記のよ
うに構成の各端子とプリント基板を用いて本発明の組立
順序を説明する。
【００１１】まず、プリント基板１６に対して、両主端
子３，４及び信号端子５を挿通する。すなわち、プリン
ト基板１６の裏面側から両主端子３，４及び信号端子５
の先端部を挿通する。この場合にそれぞれ両主端子３，
４及び信号端子５には、分岐部３２が形成されているの
で、この分岐部３２の先端部も透孔１７ｂ，１８ｂに挿
通する。これらの挿通が完了すると、それぞれの基部３
１に形成した膨出部３４がくさび形状となっているの
で、該膨出部３２がそれぞれの貫通孔１７ａ，１８ａ内
に侵入して仮固定の役目を果たす。従って、はんだ付け
前に、それらの端子３，４，５がプリント基板１６から
脱落するようなことがない。
子３，４及び信号端子５を挿通する。すなわち、プリン
ト基板１６の裏面側から両主端子３，４及び信号端子５
の先端部を挿通する。この場合にそれぞれ両主端子３，
４及び信号端子５には、分岐部３２が形成されているの
で、この分岐部３２の先端部も透孔１７ｂ，１８ｂに挿
通する。これらの挿通が完了すると、それぞれの基部３
１に形成した膨出部３４がくさび形状となっているの
で、該膨出部３２がそれぞれの貫通孔１７ａ，１８ａ内
に侵入して仮固定の役目を果たす。従って、はんだ付け
前に、それらの端子３，４，５がプリント基板１６から
脱落するようなことがない。
【００１２】こうして、プリント基板１６に挿入された
各端子３，４，５は、図４に示すように導体パターン１
９にはんだ２０よりはんだ付けされる。一方、半導体チ
ップ１２は、従来と同様にあらかじめチップ搭載基板９
の所定位置にはんだ付けされ、さらに半導体チップ１２
の上面の電極と導体パターン１０間は図示しないが、ワ
イヤボンディングで配線しておく。次いで、プリント基
板１６と各端子３，４，５の組立体を図１に示すよう
に、複数の位置決めピン２１により両主端子３，４の折
曲脚部３３及び一の信号端子５の折曲脚部５３をチップ
搭載基板９の所定位置に載せる。以上の準備をした後、
放熱板６を図示しない熱板上に載せて加熱し、放熱板６
とチップ搭載基板９との間、該チップ搭載基板９と各端
子３，４，５の折曲脚部３３，５３との間をはんだ付け
する。なお、各はんだ付け工程で用いるはんだはそれぞ
れの用途に応じて異なる溶融温度のものを使用すること
は勿論である。また、上記の工程以降の工程は従来と同
様であるため、その詳しい説明は省略する。
各端子３，４，５は、図４に示すように導体パターン１
９にはんだ２０よりはんだ付けされる。一方、半導体チ
ップ１２は、従来と同様にあらかじめチップ搭載基板９
の所定位置にはんだ付けされ、さらに半導体チップ１２
の上面の電極と導体パターン１０間は図示しないが、ワ
イヤボンディングで配線しておく。次いで、プリント基
板１６と各端子３，４，５の組立体を図１に示すよう
に、複数の位置決めピン２１により両主端子３，４の折
曲脚部３３及び一の信号端子５の折曲脚部５３をチップ
搭載基板９の所定位置に載せる。以上の準備をした後、
放熱板６を図示しない熱板上に載せて加熱し、放熱板６
とチップ搭載基板９との間、該チップ搭載基板９と各端
子３，４，５の折曲脚部３３，５３との間をはんだ付け
する。なお、各はんだ付け工程で用いるはんだはそれぞ
れの用途に応じて異なる溶融温度のものを使用すること
は勿論である。また、上記の工程以降の工程は従来と同
様であるため、その詳しい説明は省略する。
【００１３】
【発明の効果】以上のように、本発明の複合半導体装置
の製造方法によれば、各端子の下端を放熱板にはんだ付
けする以前に、その中間部をプリント基板にはんだ付け
するようにしたので、概略以下のような効果を奏する。 （１）各端子のチップ搭載基板への位置合わせを精度良
く、かつ、容易に行なうことができる。 （２）多数の端子を使用する複合半導体装置であっても
あらかじめプリント基板にはんだ固着しておくために、
その状態で既に位置決めがされてしまうので、特別の治
具を使用せずに、かつ、組立工数を増加させることがな
く組み立てることができる。 （３）主端子と同電位となる信号端子は、プリント基板
にはんだ付けするだけで良く、信号端子自体を短くする
ことができ、材料取りを有利にする等の利点がある。
の製造方法によれば、各端子の下端を放熱板にはんだ付
けする以前に、その中間部をプリント基板にはんだ付け
するようにしたので、概略以下のような効果を奏する。 （１）各端子のチップ搭載基板への位置合わせを精度良
く、かつ、容易に行なうことができる。 （２）多数の端子を使用する複合半導体装置であっても
あらかじめプリント基板にはんだ固着しておくために、
その状態で既に位置決めがされてしまうので、特別の治
具を使用せずに、かつ、組立工数を増加させることがな
く組み立てることができる。 （３）主端子と同電位となる信号端子は、プリント基板
にはんだ付けするだけで良く、信号端子自体を短くする
ことができ、材料取りを有利にする等の利点がある。
【図１】本発明の複合半導体装置の製造方法を説明する
ための部分正面図である。
ための部分正面図である。
【図２】上記製造方法に使用するプリント基板の平面図
である。
である。
【図３】上記製造方法における各端子のプリント基板へ
の差し込み状態を示す断面図である。
の差し込み状態を示す断面図である。
【図４】上記のプリント基板への差し込み状態の部分拡
大断面図である。
大断面図である。
【図５】この種の複合半導体装置の外部へ導出される端
子の数量の多寡を説明するための平面図である。
子の数量の多寡を説明するための平面図である。
【図６】上記図５と同様の横断面図である。
【図７】上記複合半導体装置の内部構造を示す断面図で
ある。
ある。
１ 複合半導体装置 ２ 樹脂封止部 ３ 直流側主端子 ４ 交流側主端子 ５ 信号端子 ６ 放熱板 ７ 取付孔 ８ 絶縁ケース ９ チップ搭載基板 １０ 導体層 １１ 導体パターン １２ 半導体チップ １３ 絶縁ケース １４ ゲル状コート剤 １５ 樹脂封止部 １６ プリント基板 １７ａ 信号端子用貫通孔 １７ｂ 透孔 １８ａ 主端子用貫通孔 １８ｂ 透孔 １９ 導体パターン ２０ はんだ ２１ 位置決め用ピン ３１ 基部 ３２ 分岐部 ３３，５３ 折曲脚部 ３４ 膨出部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 H01L 23/52 H01L 25/04
Claims (1)
- 【請求項１】放熱板上に絶縁物を介して半導体チップ、
主端子及び信号端子がはんだ付けされ、該放熱板の外周
部上に両端開口の絶縁ケースを配置し、前記半導体チッ
プ、主端子及び信号端子の下端が樹脂封止される複合半
導体装置の製造方法において、 前記主端子及び信号端子を前記放熱板上にはんだ付けす
る前に、それら端子の中間部をプリント基板にあらかじ
めはんだ付けし、次いで、該プリント基板とそれら端子
となる組立体を前記放熱板上に搭載してそれら各端子の
下部をはんだ付けすることを特徴とする複合半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09830493A JP3258428B2 (ja) | 1993-04-02 | 1993-04-02 | 複合半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09830493A JP3258428B2 (ja) | 1993-04-02 | 1993-04-02 | 複合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291230A JPH06291230A (ja) | 1994-10-18 |
| JP3258428B2 true JP3258428B2 (ja) | 2002-02-18 |
Family
ID=14216192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09830493A Expired - Fee Related JP3258428B2 (ja) | 1993-04-02 | 1993-04-02 | 複合半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258428B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7121429B2 (ja) | 2018-01-16 | 2022-08-18 | 株式会社キーレックス | インシュレータの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4052061B2 (ja) * | 2002-08-23 | 2008-02-27 | 株式会社日立製作所 | 半導体装置 |
| JP5752883B2 (ja) * | 2010-01-28 | 2015-07-22 | 株式会社デンソー | 電力変換装置 |
| JP5691475B2 (ja) * | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| WO2016024445A1 (ja) | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | 半導体装置 |
| JP6825306B2 (ja) * | 2016-11-02 | 2021-02-03 | 富士電機株式会社 | 半導体装置 |
| JP7298177B2 (ja) | 2019-02-15 | 2023-06-27 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
-
1993
- 1993-04-02 JP JP09830493A patent/JP3258428B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7121429B2 (ja) | 2018-01-16 | 2022-08-18 | 株式会社キーレックス | インシュレータの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291230A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| KR100331666B1 (ko) | 소형다이패드를갖고있는반도체디바이스및이의제조방법 | |
| JPH0550134B2 (ja) | ||
| JP2002076252A (ja) | 半導体装置 | |
| JPH05160339A (ja) | 半導体装置の内部配線構造 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPS60157243A (ja) | 半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3136274B2 (ja) | 半導体装置 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2767517B2 (ja) | 電力用半導体モジュール | |
| JP3405718B2 (ja) | 半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH0451488Y2 (ja) | ||
| JPH0357619B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |