KR100331666B1 - 소형다이패드를갖고있는반도체디바이스및이의제조방법 - Google Patents

소형다이패드를갖고있는반도체디바이스및이의제조방법 Download PDF

Info

Publication number
KR100331666B1
KR100331666B1 KR1019940013095A KR19940013095A KR100331666B1 KR 100331666 B1 KR100331666 B1 KR 100331666B1 KR 1019940013095 A KR1019940013095 A KR 1019940013095A KR 19940013095 A KR19940013095 A KR 19940013095A KR 100331666 B1 KR100331666 B1 KR 100331666B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
mounting pad
lead frame
support pins
recess
Prior art date
Application number
KR1019940013095A
Other languages
English (en)
Other versions
KR950001998A (ko
Inventor
우메하라노리또
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR950001998A publication Critical patent/KR950001998A/ko
Application granted granted Critical
Publication of KR100331666B1 publication Critical patent/KR100331666B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

그 상부에 장착된 IC 칩(10)보다 작은 장착 패드(31)를 갖는 리드 프레임을 포함하는 반도체 디바이스 패키지(53), 및 장착 패드 삽입 오목부(51)를 갖는 히터 인서트(38)를 사용하여 와이어 본딩법에 기초한 반도체 디바이스 패키지 제조 방법에 관한 것이다. 장착 패드와 캡슐형 수지 사이의 분리부가 제거되고, 크랙들은 수지 내에 생성되지 않거나 상당히 감소되며, 패키지의 뒤틀림은 방지될 수 있다. 또한, 칩(10) 상에서 리드들과 각각의 본딩 패드(17)들과의 사이에서의 와이어 본딩은 안정하게 그리고 효과적으로 실행될 수 있다.

Description

소형 다이 패드를 갖고 있는 반도체 디바이스 및 이의 제조 방법
본 발명은 반도체 디바이스에 관한 것으로, 특히 반도체 집적 회로(IC) 칩이 수지로 밀봉되는 패키지 구조, 이의 제조 방법 및 리드 프레임에 관한 것이다.
보통, 제19-20도에 도시된 것은 IC 칩용 장착 구조로서 공지되어 있고, 제21도에 도시된 리드 프레임 물질(1)이 장착시 사용된다.
리드 프레임 물질(1)은 전체적으로 금속(예를 들면, 42 합금, 구리 합금, 구리 등)으로 형성되고, 리드 프레임 외부 프레임(2) 및 내부 위치에서 4 방향으로 방사상 연장되는 다수의 내부 리드(7)들을 갖는 리드 프레임부(8)는 에칭 등에 의해 단일체로 형성된다.
즉, 리드 프레임부(8) 내에서, 외부 리드(6)들은 각각의 측면에서 선형 접속부(덤 바;dumb bar)(9)들에 의해 접속되고, 접속부들은 리드 프레임부(8)의 각각의 모서리 부와 함께 외부 프레임(2)에 집적화된다.
IC 칩(10)은 IC 칩(10)의 면적보다 더 큰 면적의 4각형 장착 패드(다이 패드)(11) 상에 장착된다. 장착 패드(11)를 지지하는 지지 핀(12)들은 장착 패드(11) 상에 제공되어, 모서리부들에서 외부 프레임(2)과 함께 집적화된다. 도면에서 참조 번호 (4)는 리드 프레임 물질을 배치하기 위한 홀이다.
제22도-제24도에 도시된 바와 같이 고정되고, 와이어 본딩 되며, 리드 프레임 물질(1)을 사용하여 수지-밀봉된 반도체 패키지(13)는 제19도 내지 제21도에 도시된 바와 같이 장착 패드(11) 상에서 실버 페이스트(14)에 의해 장착(고정)된다. 패드(17)는 와이어(15)와 함께 내부 리드(7)에 본딩 되고, 에폭시 등과 같은 수지(16)로 전체 밀봉되는 구조로 되어 있다. 제20도에 있어서, 긴선과 짧은 선이 교차하는 점선은 밀봉 수지(16)의 외부 라인을 나타내고, 긴선과 2개의 짧은 선이 교차하는 점선은 IC 칩(10)의 위치를 나타낸다.
패키지(13)를 제조할 때, 제22도의 확대도에 도시된 바와 같이, IC 칩(10)은 실버 페이스트(14)를 사용하여 장착 패드(11) 상에 장착된다.
다음 제23도에 도시된 바와 같이, 히터 부재(히터 인서트 또는 히터블록)(18)는 와이어 본딩시 아래쪽으로부터 장착 패드(11) 상에 접촉되기 때문에, 히터의 열이 장착 패드(11)를 지지함과 동시에 본딩 패드(패드 17)로 전도된다.
와이어 본딩은 와이어(15)를 모세관(19)과 함께 본딩 패드(17)에 결합시킴으로써 실행되는 동안 열 에너지 및 초음파 에너지를 제공하며, 화살표(20)로 도시된 바와 같이, 본딩 패드(17)를 내부 리드(7)로 안내한 다음 이를 접합시킨다.
도시된 바와 같이 종래의 패키지 구조에 있어서, IC 칩(10)의 장착 패드(11)는 IC 칩(10)보다 더 크게 형성되는데, 이는 주로 다음과 같은 이유에 기인한다.
먼저, 제24도에 도시된 바와 같이, 장착 패드(11)가 본딩시 IC 칩(10)보다 작게 만들어지는 경우, 장착 패드(11)의 주변부가 히터 인서트(18)에 접촉되지 않으므로, IC 칩(10)은 모세관(19)에 기초하여 초음파 작용시 기울어지고, 지지대가 불안정하게 되며, 초음파 에너지는 효율적으로 사용될 수 없고, 히터 인서트(18)로부터의 열은 IC 칩(10)에 효율적으로 전도되지 않는다. 따라서, 불완전한 본딩이 실행된다. 그러므로, IC 칩(10)보다 장착 패드(11)를 작게 만드는 것은 본 분야의 통상적인 지식을 갖는 사람들에게는 비실용적이고 바람직하지 않은 것으로 여겨졌다.
또한, 제25도 또는 제26도에 도시된 바와 같이, 수지 밀봉 패키지(13)를 인쇄 회로 기판(21) 상의 회로 패턴(22)에 땜납하는 경우, 땜납(23)은 땜납 리플로우(reflow)(예를 들면, 적외선 조사에 의한 IR 리플로우)에 의해 용융된 후 응고되나, 크랙(24)들은 도면에 도시된 바와 같이 수지(16) 내에 생성될 수 있다.
패키지(13)의 두께가 충분히 두꺼운 경우 크랙(24)들이 생성되지 않으나, 최근 칩에 있어서의 박막화 및 대형화가 요구되므로, 제25도에 도시된 바와 같이, 분리부(25)는 장착 패드(11) 내의 수지(16)의 경계부에서 쉽게 형성되고, 패드(11)의 에지(11a)로부터 크랙(24)들의 생성 현상이 때때로 관측된다.
이는 몰드 수지 내에 함입되는 패키지에 의해 흡수되는 주변의 수증기에 인한 것으로써, 이 수증기는 리드 프레임과 수지 사이에서 응축되어 물로 되며, 물은 IR 리플로우 동안 수증기로 변환되는데, 이것이 갑작스럽게 팽창되어 소위 수증 폭발을 발생시킴으로써 리드 프레임으로부터 수지를 탈착시킨다.
수지 내에 크랙들의 현상을 발생시킴으로써 곡률(curvature)이 생기고, 장착패드, IC 칩 및 수지의 열 팽창 계수의 차이로 인해, 수지 몰딩 및 세팅의 완료 후 패키지 자체는 패키지 안쪽에 잔존하는 뒤틀림에 의해 변형된다.
또한, 크랙들이 발생하는 다른 이유는, 사실은 IC 칩(10)을 고정시키기 위한 실버 페이스트(14)가 매우 높은 흡수성의 물질이므로, 흡수수는 IR 리플로우 등과 같은 가열 중에 수증 폭발을 발생시킬 수 있다.
즉, 제26도에 도시된 바와 같이, 패드(11)는 실버 페이스트(14)를 갖는 부분에서 상기 언급된 것과 유사한 현상으로 수증 폭발을 발생시키는 응축된 물에 의해 변형되므로, 큰 응력이 수지(16)에 인가되며, 특히 크랙(24)들은 패드(11)의 에지(11a)로부터 생성된다.
본 발명의 목적은 밀봉 수지 및 리드 프레임 내에서의 뒤틀림 및 크랙들의 발생이 현저하게 감소되고 방지되는 반도체 디바이스 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 소자와 리드들의 본딩이 효과적으로 안정하게 달성될 수 있는 반도체 디바이스 패키지의 제조 방법을 제공하는 것이다.
본 발명은 반도체 소자가 수지 내에 밀봉되어 있으며 반도체 소자보다 작은 장착부(예를 들면, 장착 패드 및/또는 지지 핀용의 추가 장착부), 및 이 장착부를 갖고 있는 리드 프레임에 고정되어 있는 반도체 패키지 디바이스에 관한 것이다.
본 발명의 반도체 디바이스 패키지 및 리드 프레임에 있어서, 오목부는 장착패드의 장착면 상에 형성되고 반도체 소자를 고정시키기 위한 고정제(fixing agent)로 채워지는 것이 바람직하다. 또한, 장착 패드의 측면은 반도체 소자 장착면으로부터 대향면을 향해 안쪽으로 경사지는 것이 바람직하다.
또한, 장착 패드를 지지하는 지지 핀의 측면은 반도체 소자 장착면으로부터 대향면을 향해 안쪽으로 경사지는 것이 바람직하다. 또한, 추가 장착부들이 지지핀에 제공될 수 있고, 이러한 장착부 상에 반도체 소자들을 고정할 수 있다. 이 경우에, 오목부가 지지 핀의 추가 장착부에 형성되고, 반도체 소자를 고정하기 위한 고정제로 오목부를 채우는 것이 바람직하다.
본 발명의 반도체 디바이스 패키지는 리드 프레임(특히, 반도체 소자보다 작은 장착 패드를 갖는 리드 프레임)에 대해 장착 패드 및/또는 지지 핀을 히터 부재상에 형성된 삽입 오목부 내에 삽입하고, 이 상태에서 장착 패드 및/또는 지지 핀에 고정된 반도체 소자의 후면에 히터 부재를 접촉시키며, 리드 프레임의 내부 리드를 반도체 소자에 본딩하는 방법으로 제조되는 것이 바람직하다.
제조 방법에 사용된 히터 부재로 인해 장착 패드의 지지 핀들에 대한 삽입 오목부를 또한 형성하는 것이 바람직하다. 또한, 장착 패드 삽입 오목부를 장착 패드보다 크게 만드는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제1∼8도는 본 발명의 제1 실시예를 도시한다. 이 실시예에서, 먼저 설명된 종래의 반도체 디바이스 패키지와 공통인 부분들은 동일 참조 부호로 표시하고, 이에 대한 설명은 생략할 수 있다.
이러한 실시예의 리드 프레임(41) 및 반도체 패키지(53)에 있어서, IC 칩(10)을 장착(고정)시키기 위한 4각형 장착 패드(다이 패드)(31)가 산업계의 일반적인 관례에 반해, IC 칩(10)보다 작게 형성된다는 사실은 중요한 특성이다.
또한, 다른 특징들은 장착 패드(31)의 칩 장착면 상에 형성된 4각형 오목부(30), 및 IC 칩(10)을 고정하기 위해 오목부 내에 채워지는 실버 페이스트 등과 같은 고정제(34)를 포함하며, 고정제(34)는 IC 칩(10)과 장착 패드(31)의 접합부(50)에 부착되지 않는다[즉, 고정제(34)의 고정면은 장착 패드(31)의 장착면과 어느 정도 같은 동일면 내에 존재한다].
장착 패드(31)의 면적은 IC 칩(10)의 칩 크기의 15∼40%일 수 있으나, 실버페이스트 양, 및 이하 논의될 핸들링시 IC 칩(10)의 위치 변위에 영향을 받는 응력을 고려하면, 더 작은 것이 양호하다. 예를 들면, IC 칩(10)의 크기가 8㎜×8㎜이면, 약 4㎜×4㎜[IC 칩(10)의 면적의 약 25%]의 장착 패드(31)가 안정하다고 여겨진다.
이러한 형태의 장착 패드(31)는 지지 핀(32)[또한, 리드(6 및 7) 등]과 함께 제5도에 도시된 리드 프레임(41) 부분과 같이, 에칭 등에 의해 단일체로 형성된다.장착 패드(31)의 오목부(30)는 제3도에 도시된 바와 같이, 부분 에칭에 의해 형성될 수 있고, 깊이 d는 제4도에 도시된 바와 같이, 실버 페이스트(34)의 두께(예를들어, 약 30 ㎛)일 수 있다.
리드 프레임(41)에 있어서, 리드 프레임부(8)의 4개의 모서리부들 중 한 모 서리부(제5도에서 상부 좌측에 있는 모서리부)는 제21도에 도시된 바와 같이, 리드 프레임(41)의 외부 프레임(2)에 직접 고정되고, 다른 3개의 모서리부들은 3개의 스네이크(snake)형 만곡(bent)부(22, 23 및 24)들을 통해 리드 프레임(41)의 외부 프레임(2)에 각각 접속된다. 리드 프레임(41)에 의하면, 와이어 본딩 중에 리드 프레임부(8)와 외부 프레임(2) 사이에 온도차가 생기더라도, 수직, 수평 등과 같은 방향들로 생길 수 있는 뒤틀림 응력은 만곡부(22, 23 및 24)들의 탄성 변형에 의해 효과적으로 흡수된다. 그 결과, 리드 프레임부(8) 자체의 크기 및 위치의 정확도(리드들의 간격 등)는 향상되고, 리드 프레임 물질 자체의 뒤틀림은 제거되기 때문에 수송이 용이하게 되고 부드러운 수송이 가능하게 된다.
더욱이, 리드(6 및 7)들을 당기는 힘은 IC 칩의 장착 이후 수지 밀봉시 수지의 수축에 의해 생성되더라도, 이는 본딩부(22, 23 및 24)들의 변형에 의해 흡수된다. 따라서, 리드 프레임 물질의 뒤틀림 및 변형이 방지되고, 습기 방지 등과 같은 신뢰도가 향상된다.
다음에, IC 칩(10)의 본딩 및 장착 공정은 리드 프레임(41)과 관련하여 설명된다.
우선, IC 칩(10)은 제4도에 도시된 바와 같이, 실버 페이스트(34)로 장착 패드(31) 상에 고정(장착)된다. 실버 페이스트(34)는 장착 패드(31)의 오목부(30)내에 채워진다.
다음에, 제6도 및 제7(a)도∼제7(c)도에 도시된 바와 같이, 방사성 배열된 선형 오목부(홈)(52)들, 그리고 지지 핀(32) 및 장착 패드(31)를 삽입하기 위한 4각형 오목부(51)를 갖춘 히터 부재(히터 인서트)(38)를 준비한다. 제7(a)에 있어서, 오목부(51 및 52)들은 사선으로 표시된다.
그 다음에, 장착 패드(31) 및 지지 핀(32)이 오목부(51 및 52)들에 삽입되면, IC 칩 후면은 제8도에 도시된 바와 같이, 히터 부재(38)에 접촉된다. 또한, IC 칩의 주변부에서, 내부 리드(7)의 팁 영역에는 히터 부재 전면에 그레데이션(39)이 제공되기 때문에, 내부 리드 클램프(70)에 의해 가압될 때(제6도 참조), 확실한 히터 부재와의 접촉부가 만들어지고, 위와 같이 열적으로 및 기계적으로 안정한 접촉부는 상기와 같이 고착되며, 안정화된 본딩이 실행된다. IC 칩의 주변부에서, 지지 핀(32)과 장착 패드(31) 사이, 및 히터 부재의 오목부(51과 52)들 사이에 약 500㎛의 간격을 제공하는 것이 바람직하다.
와이어 본딩은 와이어(15)를 패드(17)에 모세관(19)과 함께 본딩시키고, 열 에너지 또는 초음파 에너지를 인가하며, 이를 안내하여 리드(7)를 화살표(20) 방향으로 삽입시킨 다음에, 이를 상기와 동일한 방식으로 접합시킴으로써 실행된다.
이 때, 장착 패드(31)가 상기에서보다 작게 형성되더라도, 히터 인서트(38)에 의해 충분히 지지되기 때문에 와이어 본딩은 안정하게 실행될 수 있고, 또한 히터로부터의 열은 히터 인서트(38)로부터 IC 칩(10)으로 직접 유도되기 때문에 열효율이 손실되지 않는다.
제6도의 파선으로 도시된 바와 같이, 스루-홀(54)을 히터 인서트(38)에 제공할 수 있고, 스루-홀(54)을 통한 진공 흡입에 의해 IC 칩(10)을 히터 인서트(38)상에 흡착시켜 이를 안정하게 유지시킬 수 있다. 또한, 이 외에도 IC 칩(10)을 히터 인서트(38)에 클램퍼(도시 안됨) 등과 함께 기계적으로 고정시킬 수 있다.
와이어 본딩의 완료 후에, 제1도에 도시된 바와 같이 수지(16)로 밀봉되고, 외부 리드(6)의 불필요한 부분은 절단되며, 반도체 디바이스 패키지(53)가 생성된다.
상기로부터 명백히 알 수 있듯이, 이 실시예의 패키지 및 리드 프레임에 있어서, 장착 패드(31)는 IC 칩(10)보다 작게 형성되고, 실버 페이스트(34)는 오목부(30)에 채워지기 때문에 다음의 기능적 효과 (1)∼(5)들이 달성될 수 있다:
(1) 장착 패드(31)가 작기 때문에 패드(31) 부근의 습기가 그 만큼 감소되고, 또한 패드(31)의 열 팽창 및 수축에서의 차이로 인한 뒤틀림이 최소가 된다. 제25도에 도시된 바와 같이, 증기 폭발에 의한 수지(16)와 패드(31) 사이의 분리부는 가열(예를 들어, IR 리플로우, 수지-밀봉 등) 중에 제거되고, 크랙들은 수지 내에 생성되지 않거나 상당히 감소된다.
(2) 이 경우에, 수지(16)는 패드(31)의 주변부에서 IC 칩(10)에 직접 부착되므로 IC 칩(10)과 수지(16)의 계면 분리가 쉽게 발생되지 않는데, 그 이유는 실리콘[IC 칩(10)]과 에폭시 수지[밀봉 수지(16)] 사이의 부착이 매우 유리하고, 계면에서 물을 수집할 수 있는 기회와 증기 폭발 원인은 감소된다.
(3) 또한, 실버 페이스트(34)는 패드(31)의 오목부(30)를 채우고, IC 칩(10)과 패드(31)의 접합면 상에 돌출되지 않는다. 실버 페이스트 양은 어느 정도 감소될 수 있으므로, 부수적으로 비용을 절감할 수 있고, 습기의 방출 및 분산과, 실버 페이스트 내에서 발생하는 흡수된 가스의 방출은 최소로 되며, 제26도에 도시된 바와 같이, 증기 폭발로 인한 크랙들이 수지(16) 내에 생성되지 않거나 상당히 감소된다. 또한, 수지(16)와 유사한 낮은 응력의 에폭시 수지를 사용할 필요가 없다. 따라서, 실버 페이스트로부터 방출된 가스 량은 더 감소될 수 있다.
(4) 실버 페이스트(34)는 오목부(30)를 채우기 때문에, IC 칩(10), 실버페이스트(34) 및 장착 패드(31)의 전체 두께는 제19도의 종래예에 비해 실버 페이스트의 두께(예를 들어, 약 30㎛)만큼 작게 되고, 반도체 디바이스 패키지로 만들어질 때에는 구조의 전체 두께를 감소시킬 수 있다.
(5) 장착 패드(31)의 크기가 작으므로 그 위에 장착된 IC 칩(10)의 크기는 장착 패드(31)의 크기에 좌우되지 않으므로, 장착될 칩 크기를 선택할 수 있는 폭이 커진다.
또한, 이 실시예 따른 패키지의 제조 방법은 장착 패드 삽입 오목부(51)가 제공된 히터 인서트(38)를 사용하고, 주변부에서 IC 칩(10)을 직접 지지함으로써 본딩을 실행시키기 때문에, 다음의 기능적 효과 (6)-(7)들이 분명해진다:
(6) 와이어 본딩이 실행되면, 장착 패드(31)는 제6도 내지 제9도에 도시된 바와 같이, 작더라도 히터 인서트(38) 상에서 확실하게 지지될 수 있고, 또한 패드(310 및 핀(32)이 히터 인서트(38)의 오목부(51 및 52)들 내에 삽입되기 때문에 지지는 더욱 안정화된다. 그러므로, 와이어 본딩은 안정하게 실행될 수 있다.
(7) 또한, 이 경우에, IC 칩(10)은 히터 인서트(38)에 직접 접촉되기 때문에 히터로부터 IC 칩[특히, 패드(17)]으로의 열 유도, 및 초음파 에너지는 손실되지 않는다. 그러므로, 본딩 강도는 유리하게 유지되고, 모세관(19)의 초음파 에너지 또는 히터의 열이 낮게 되더라도, 본딩은 충분히 실행될 수 있다.
다음에, 실시예의 기능적 효과들, 특히 하기의 조건들 하에서 실행된 크랙내성(resistance)에 관한 구체적인 테스트의 결과들은 표 I에 도시되어 있다.
수지-밀봉 후에 고정(경화)된 패키지를 85℃/85% RH에서 정해진 시간(표 I 참조) 동안, 선반 위에 얹혀 놓는다. 그 후, 이것은 인쇄 배선판 위에 배치된 다음에, IR 리플로우 용광로(최대 온도 245℃/5sec)를 한번 통과한다. 그 후, 수지 내부의 크랙들은 초음파 검출기로 관측된다.
여기에 사용된 물질들은 다음과 같다.
패키지 : 176 핀 QFP (수지부 24 ㎜ x 24 ㎜ x 1.4 ㎜ 두께)
몰드 수지 : 비페놀 에폭시 수지
실버 페이스트 : 저-응력 에폭시 실버 페이스트
와이어 : Au 와이어, 직경 27 ㎛
표 I
* 크랙 발생 계수 : 크랙이 발생된 패키지 계수/샘플 계수
결과로부터, 본 발명에 따라 장착 패드의 크기를 IC 칩의 크기보다 작게 만듦으로써(상기에서, IC 칩의 면적은 17% 또는 24%), 크랙 내성이 종래의 패키지에 비해 현저히 향상된다는 것은 명백하다.
더욱이, 샘플을 사용하면, 실시예의 기능적 효과들, 특히 다음 조건들 하에서 사용된 반도체 제품들에 필요한 온도 저항 특성을 테스트하는 온도 사이클 테스트의 결과들은 표 II에 도시된다.
수지-밀봉 후에 고정(경화)된 패키지는 85℃/30% RH에서 168시간 동안 습기흡수된다. 그 후, IR 리플로우 용광로(최대 온도 245℃/5sec)를 3번 통과한다. 그 후, 온도 사이클 테스트(150℃/-65℃, 타이밍에 따라 각각의 온도에서 10분 동안 유지됨)는 규정된 주파수에서 실행된다. 그 후, 수지의 내면부의 크랙들은 상기와 같이 초음파 검출기, 및 외부 검사에 의해 관측된다.
표 II
* 크랙 발생 계수 : 크랙들이 발생된 패키지들의 계수/샘플
또한, 이러한 데이타는 크랙 내성이 종래 패키지에 비해 현저히 향상된 것을 명확히 나타낸다.
또한, 패키지의 곡률이 측정된다. 즉, 제1도에 도시된 패키지의 중심 위치의후면[예를 들면, 제1도의 IC 칩(10)의 저면 상의 표면]에서의 깊이가 0이면, 패키지의 4개의 모서리 위치들에서의 깊이가 측정된다(패키지의 두께는 1.4 ㎜, IC 칩 크기는 8.1 ㎜ x 8.3 ㎜, IC 칩 두께는 0.28 ㎜이다). 패키지 전면 측의 곡률은 부(-)의 깊이로 표시되고, 후면 측의 곡률은 양(+)의 깊이로 표시되며, 4개의 모서리들에서 측정된 평균값은 "패키지의 곡률"로서 평가된다. 결과들은 표 III에 도시된다(그러나, 깊이의 단위는 ㎛이다).
표 III
이러한 결과는 곡률이 종래예에 비해 본 발명에 기초한 패키지에서 상당히 감소된 것을 나타낸다.
제9도 내지 제18도는 본 발명의 다른 실시예들을 나타낸다.
제9도에 도시된 실시예에서, 장착 패드(31)의 4개의 측면들에서 측면(60)은 안쪽으로, 예를 들어 칩 장착면(전면)으로부터 대향면(후면)을 향해 선형으로 경사진다. 이에 따라, 제6도에 도시된 히터 인서트(38)를 수용하는 오목부(51)의 측면도 경사진다.
이렇게 장착 패드(31)의 측면을 경사지게 함으로써, 히터 인서트(38)가 오목부(51) 내로 쉽게 삽입되고, 삽입 후에 히터 인서트(38)의 삽입 상태가 더욱 안정화된다. 또한, 제10도에 도시된 IR 리플로우 동안에 인가된 열에 의해 장착패드(31)와 수지(16) 사이에 발생된 응력을 경사면(60)을 따라 분산시킬 수 있고, 패드(31)의 에지(31a)가 직각을 이루고 있을 때에 비해 응력의 집중을 완화시킴으로써, 좀 더 효과적으로 수지(16) 내의 크랙들을 방지할 수 있다. 측면(60)의 경사 형태는 선형으로 한정되지 않고, 곡선형 등의 다른 형태들일 수 있다.
제11(a)도 및 제11(b)도에 도시된 예는 예를 들어, IC 칩 장착면(측면)으로부터 대향면(후면)을 향해 안쪽으로의 곡선 형태와 같이, 지지 핀(32)의 경사 측면(61)을 도시한다.
이에 따라, 히터 인서트(38)의 삽입 오목부(52)의 측면이 경사지면, 지지 핀(32)의 삽입은 제11(a)도 및 제11(b)도에 도시된 바와 같이, 리드 프레임을 히터인서트(38) 내에 배치할 때 간단해지고, 지지 핀(32)의 삽입 상태는 더욱 안정화된다. 지지 핀(32)은 제9도에 도시된 바와 같이, 경사면(60)을 갖는 장착 패드(31)와 결합될 때 더욱 효과적이다. 지지 핀(32)의 측면(61)의 경사 형태는 곡선형으로 한정되지 않고, 선형 등의 다른 형태들일 수 있다.
제12(a)도의 예에서, 리드 프레임 상에 IC 칩(10)의 접착 강도는 지지 핀(32) 상에 원형의 추가 장착부(62)를 제공하여, 장착 패드(31)에 대해 고착된 IC 칩(10)의 접착 강도가 불충분할 때 장착부(62) 상에도 IC 칩(10)을 고정시킴으로써 향상된다. 이 경우에, 에칭 등에 의한 장착부(62) 내의 칩 고정을 위해 실버 페이스트로 채워지는 장착부(62) 내의 오목부(63)를 형성하는 것이 유리하다.
또한, 제12(a)도의 실시예의 추가 변형들에 있어서는, 제12(b)도, 제12(c)도 및 제12(d)에 나타나고, 제12(a)도에 비교하면, 중심부에 장착 패드가 없다. 장착부(62)는 원형으로 한정되지 않고, 3각형, 4각형, 다른 다각형, 또는 타원형과 같은 여러 형태들일 수 있다.
장착부(62)에 부착된 지지 핀(32)에 일치시켜, 원형 장착부 삽입 오목부(64)도 제13도에 도시된 바와 같이, 히터 인서트(38) 상에 형성된다.
제14도는 장착 패드(31)의 대각선상에 2개의 지지 핀(32)들을 제공하는 예를 도시하는 반면에, 상기 예들에는 장착 패드(31)의 4개의 모서리[전체 4개의 지지핀(32)]들에 있는 지지 핀(32)이 제공된다.
지지 핀(32)들의 수가 2이더라도, 장착 패드(31)는 충분히 지지될 수 있다. 또한, 3개의 지지 핀(32)들이 있을 수 있어, 장착 패드(31)의 3개의 모서리부들에 이들을 제공할 수 있다.
제15도의 예에서는 장착 패드(31)의 형태를 상기 4각형과는 다른 형태, 예를들어 원형 또는 거의 원형으로 만든다.
원형 패드 형태에 있어서, 수지와 장착 패드 사이의 응력을 분산시키고, 응력 집중을 완화시키며, 크랙 내성을 향상시킬 수 있다. 이외에도, 패드 형태는 다각형, 곡선형 등의 다양한 형태들일 수 있다.
제16도에 도시된 예에 따르면, 와이어 본딩에 사용된 히터 인서트(38)의 장착 패드 삽입 오목부(51)는 장착 패드(31)보다 더 크게 만들어지기 때문에, 장착 패드(31)는 마진을 가지고 오목부(51) 내에 삽입될 수 있다.
이러한 방식에 있어서, 장착 패드(31)의 크기 및 형태에도 불구하고, 히터 인서트(38)를 장착 패드(31)의 여러 가지 형태들과 관련하여 사용할 수 있다. 그러므로, 각각의 장착 패드에 대해 히터 인서트(38)를 교환할 필요는 없다.
제17도 및 제18도는 실버 페이스트 채움을 수용할 수 있는 오목부가 장착 패드(31) 내에 형성되지 않는다는 점에서 상기 예들과는 다르다.
그러나, 제17도 및 제18도의 예에 있어서도, 장착 패드(31)가 IC 칩(10)보다 작게 만들어진다는 사실에 기초하여, 상기와 유사한 기능적 효과들을 얻을 수 있다. 제17도 및 제18도의 예에서 비-오목부(non-concave) 제작은 제9도-제16도의 예에서와 유사하게 적용될 수 있다.
본 발명의 특정 실시예들이 기술되었더라도, 본 발명의 기술적 개념에 기초한 다른 변형예들이 가능하다.
예를 들면, 장착 패드 삽입 오목부, 히터 인서트, 고정제로 채워질 오목부, 지지 핀 및 장착 패드의 형태 및 크기를 변경할 수 있다. 또한, 물질들과 관련하여서도, 리드 프레임 물질은 42 합금, 구리 합금, 구리 등과 같은 금속일 수 있고, 고정제는 실버 페이스트와는 다른 접착제일 수 있으며, 히터 인서트는 스테인레스 등일 수 있다.
또한, 리드 프레임과 유사한 구성은 리드 프레임들의 다른 형태들, 예를 들어 테이프 캐리어 형태에 적용될 수 있다. 또한, 본딩은 와이어 본명에 국한되지 않는다.
본 발명은 2중 평행(in-line) 패키지 등에 적용될 수 있고, 단자(리드)들이 4 방향으로 출력되는 QFP 패키지로 국한되지 않는다.
본 발명은 장착 패드 등의 장착부를 반도체 소자보다 작게 만들기 때문에,장착부 및 수지의 열 팽창 및 수축에서의 차이로 인한 반도체 소자의 뒤틀림은 최소로 되고, 곡률의 생성도 감소된다. 더욱이, 반도체 소자에 대한 수지의 접착이 매우 유리하게 되기 때문에, 그리고 접착 면적이 증가하기 때문에, 수지와 반도체소자 사이의 접착 강도는 장착부 부근에서는 감소되지 않고, 증기 폭발의 원인이 되는 습기의 응축으로 인한 장착부와 수지의 분리부는 제거되며, 크랙들은 수지 내에 생성되지 않거나, 적어도 크랙들의 수는 상당히 감소된다.
더욱이, 장착부는 작기 때문에, 그 위에 장착될 수 있는 반도체 소자의 크기는 장착부의 크기에 좌우되지 않고, 장착될 반도체 소자 크기를 선택할 수 있는 폭이 커진다.
반도체 리드들에 본딩될 때, 장착부가 비록 작더라도, 히터 인서트 상에 확실히 지지될 수 있고, 또한 장착부는 히터 인서트의 오목부 내에 삽입되기 때문에 더욱 안정하게 지지된다. 그러므로, 본딩은 안정하게 실행될 수 있다.
더욱이, 반도체 소자는 히터 인서트에 직접 접촉되기 때문에, 히터로부터 반도체 소자로의 열 유도 및 초음파 에너지는 손실되지 않는다. 따라서, 본딩 강도는 유리하게 유지되고, 접착에 필요한 히터의 열, 및 에너지가 낮게 되더라도, 본딩은 충분히 실행될 수 있다.
제1도는 본 발명의 실시예에 따른 반도체 디바이스 패키지의 단면도.
제2도는 패키지의 리드 프레임의 평면도.
제3도는 리드 프레임부 내의 장착 패드의 확대 사시도.
제4도는 IC 칩이 부착되어 있는 장착 패드의 확대 단면도.
제5도는 리드 프레임 일부의 평면도.
제6도는 반도체 디바이스 패키지 제조 과정에서 와이어 본딩 스테이지를 부분적으로 도시한 단면도.
제7(a)도는 와이어 본딩에 사용된 히터 인서트의 평면도.
제7(b)도는 제7(a)도의 b-b 라인을 따라 절취하여 도시한 히터 인서트의 단면도.
제7(c)도는 제7(a)도의 c-c 라인을 따라 절취하여 도시한 히터 인서트의 단면도.
제8도는 와이어 본딩 과정에서 리드 프레임의 주요부를 도시한 평면도.
제9도는 본 발명의 다른 실시예에 기초한 리드 프레임 내의 장착 패드의 부분 절개 사시도.
제10도는 땜납 플로우 과정 동안에 리드 프레임을 사용하는 반도체 디바이스패키지의 단면도.
제11(a)도는 히터 인서트의 오목부 내로의 삽입 이전에 본 발명의 다른 실시예의 장착 패드의 지지 핀을 도시한 확대 단면도.
제11(b)도는 제11(a)과 유사하지만, 히터 인서트의 오목부에 삽입된 지지 핀을 도시하는 확대 단면도.
제12(a)-12(d)도는 본 발명에 따른 반도체 소자와 결합된 리드 프레임의 일부를 다른 실시예들로 도시한 평면도.
제13도는 리드 프레임에 사용된 히터 인서트의 평면도.
제14도는 본 발명의 다른 실시예에 따른 리드 프레임부의 평면도.
제15도는 본 발명의 다른 실시예에 따른 리드 프레임부의 평면도.
제16도는 본 발명의 다른 실시예에 따른 히터 인서트의 오목부에 삽입되어 있고, 그 상부에 IC 칩이 장착되어 있는 장착 패드의 단면도.
제17도는 본 발명의 또 다른 실시예에 따른 리드 프레임부 내의 장착 패드의 확대 사시도.
제18도는 상부에 IC 칩이 고정되어 있는 장착 패드의 확대 단면도.
제19도는 종래의 반도체 디바이스 패키지의 단면도.
제20도는 제19도에 도시된 반도체 디바이스 패키지의 리드 프레임부의 평면도.
제21도는 종래의 반도체 디바이스 패키지에 채택된 것과 같은 리드 프레임 일부를 도시한 평면도.
제22도는 리드 프레임의 장착 패드를 도시한 확대 사시도.
제23도는 종래의 반도체 디바이스 패키지 제조 방법에서 와이어 본딩 과정을 도시한 부분 단면도.
제24도는 종래의 반도체 디바이스 패키지 제조 방법에서 다른 장착 패드를 사용하는 와이어 본딩 과정을 도시한 부분 단면도.
제25도는 땜납 플로우 과정 동안의 종래의 반도체 패키지를 도시한 단면도.
제26도는 땜납 플로우 과정 동안의 종래의 반도체 디바이스 패키지를 도시한 단면도.
도면의 주요 부분에 대한 부호의 설명
1, 41 : 리드 프레임
6, 7 : 리드
8 : 리드 프레임부
10 : IC 칩
11, 31 : 장착 패드
13, 53 : 반도체 패키지
14, 34 : 실버 페이스트
15 : 와이어
16 : 밀봉 수지
17 : 본딩 패드
18, 38 : 히터 인서트
19 : 모세관
21 : 프린트 와이어링 플레이트
22 : 회로 패턴
23 : 땜납
24 : 크랙
25 : 분리부
30, 51, 52, 63, 64 : 오목부
32 : 지지 핀
39 : 그레데이션
60, 61 : 경사면
62 : 추가 장착부
70 : 내부 리드 클램프

Claims (10)

  1. 반도체 디바이스 패키지(package)에 있어서,
    다양한 전자적 기능(electronic-function)을 수행하는 소자를 포함하고 상부 표면과 하부 표면을 갖는 반도체 칩(chip);
    각각의 전자적 기능을 수행하는 상기 소자에 전기적으로 연결되는, 상기 반도체 칩의 상기 상위 표면에 위치한 다수의 본딩 패드(bonding pad);
    상호 이격되어 있으며 상기 반도체 칩의 외부 공간 주위에 위치한 내부 및 외부 리드 부분(lead portions)을 구성요소로 하고 바깥쪽으로 뻗치는(outwardly extending) 다수의 전도성 리드를 포함하는 리드 프레임(lead frame);
    상부 표면과 하부 표면을 갖고 상기 상부 표면에 상기 반도체 칩이 장착되는(mounted) 장착 패드(die pad) 상기 장착 패드는 상기 리드 프레임에 연결되어 있고 표면 면적이 상기 반도체 칩의 표면 면적보다 작아서 상기 반도체 칩의 바깥쪽 주변 부분이 상기 장착 패드의 가장자리 주변부 바깥으로 돌출되며, 상기 장착 패드 위에 장착되는 상기 반도체 칩의 하위 표면과 마주보는 상기 장착 패드의 상기 상부 표면에 오목부(recess)를 구비함-;
    상기 장착 패드의 상기 오목부를 채우는 점착성의 고정제(adherent fixing agent) -상기 고정제의 상부 표면은 상기 장착 패드의 상기 상부 표면과 적어도 실질적으로 동일 평면에 위치하고 상기 반도체 칩의 상기 하부 표면이 상기 고정제의 상기 상부 표면과 접촉되어 상기 장착 패드에 부착됨-;
    상기 반도체 칩 상의 상기 본딩 패드와 상기 리드 프레임의 상기 전도성 리드 중 상기 전도성 내부 리드 부분을 각각 연결하는 다수의 전기적으로 전도성인 연결 와이어(wire); 및
    상기 반도체 칩, 상기 장착 패드, 상기 연결 와이어, 및 상기 리드 프레임의 상기 도전성 리드 중 상기 내부 리드 부분을 둘러싸는 절연 물질체 -상기 리드프레임의 상기 전도성 리드 중 상기 외부 리드 부분은 상기 절연 물질체의 바깥쪽으로 뻗침- 를 포함하는 반도체 디바이스 패키지.
  2. 제1항에 있어서, 상기 장착 패드의 표면 면적이 상기 장착 패드에 장착되는 상기 반도체 표면 면적의 15-40% 범위에 속하는 반도체 디바이스 패키지.
  3. 제1항에 있어서,
    상기 장착 패드는 네 개의 모서리와 상기 장착 패드의 상기 상부 표면과 상기 하부 표면 사이에 뻗쳐있는(extending) 네 개의 측면을 갖는 사변형의 모양이며 상기 사변형의 장착 패드의 상기 네 개의 측면은 각각 상기 장착 패드의 상기 하부표면으로 향해가면서 안쪽으로 경사지고,
    상기 장착 패드의 상기 상부 표면에 구비된 상기 오목부를 경계짓는 안쪽측면의 표면도 마찬가지로 상기 장착 패드의 상부 표면으로부터 상기 장착 패드의 상기 하부 표면으로 향해가면서 안쪽으로 경사지며,
    상기 사변형의 장착 패드의 상기 네 모서리 하나하나와 각각일체적으로(integrally) 연결되고 상기 리드 프레임과 각각 일체적으로 연결되는 네 개의 지지핀(support pin)을 더 포함하는 반도체 디바이스 패키지.
  4. 제1항에 있어서, 상기 장착 패드의 주변부와 일체적으로 결합하고 상기 장착 패드로부터 뻗어나와 상기 리드 프레임과 일체적으로 연결되는 다수의 지지핀을 더 포함하고,
    상기 지지핀마다 상기 반도체 칩의 상기 하부 표면 아래에 정합된(in registration with) 위치에 오목부를 설치하며,
    상기 다수의 지지핀 각각에 있는 상기 오목부에 점착성의 고정제를 채워, 상기 반도체 칩의 상기 하부 표면과의 접촉면을 배치하고 상기 반도체 칩을 상기 다수의 지지핀 각각에 부착하는 반도체 디바이스 패키지.
  5. 반도체 디바이스 패키지(package)에 있어서,
    다양한 전자적 기능(electronic-function)을 수행하는 소자를 포함하고 상부 표면과 하부 표면을 갖는 반도체 칩;
    각각의 전자적 기능을 수행하는 상기 소자에 전기적으로 연결되는, 상기 반도체 칩의 상기 상위 표면에 위치한 다수의 본딩 패드(bonding pad);
    상기 반도체 칩의 외부 공간 주위에 위치한 내부 및 외부 리드 부분(lead portions)을 구성요소로 하여 바깥쪽으로 뻗치는 다수의 전도성 리드를 포함하는 리드 프레임(lead frame);
    상기 반도체 칩의 상기 하부 표면의 밑에 있고 상기 반도체 칩의 상기 하부 표면과 맞물려 있는(engagement) 다수의 지지핀을 포함하고 상기 반도체 칩이 배치되는 반도체 칩 장착부(chip mount) -상기 다수의 지지핀 각각은 상기 반도체칩의 상기 하부 표면과 마주보는 상기 지지핀의 상부 표면에 오목부를 구비하고 상기 다수의 지지핀은 상기 리드 프레임에 연결됨-;
    상기 다수의 지지핀 각각의 상기 오목부를 채우는 점착성의 고정제 -상기 고정제의 상부 표면은 각각의 대응하는 상기 지지핀의 상기 상부 표면과 적어도 실질적으로 동일 평면에 위치하고 상기 반도체 칩의 상기 하부 표면이 상기 다수의 지지핀 각각의 오목부에 위치한 상기 고정제와 부착되어 상기 반도체 칩은 상기 지지핀에 부착됨-;
    상기 반도체 칩 상의 상기 본딩 패드와 상기 리드 프레임의 상기 전도성 리드 중 상기 전도성 내부 리드 부분을 각각 연결하는 다수의 전기적으로 전도성인 연결 와이어(wire); 및
    상기 반도체 칩, 상기 다수의 지지핀, 상기 연결 와이어, 및 상기 리드 프레임의 상기 도전성 리드 중 상기 내부 리드 부분을 둘러싸는 절연 물질체 -상기 리드 프레임의 상기 전도성 리드 중 상기 외부 리드 부분은 상기 절연 물질체의 바깥쪽으로 뻗침- 를 포함하는 반도체 디바이스 패키지.
  6. 제5항에 있어서, 상기 다수의 지지핀은 공통의 중심에서 서로 교차하는 4개의 지지핀을 포함하여 X-형상의 외형을 나타내고 상기 반도체 칩의 상기 하부 표면에 대하여 부착되는, 상기 다수의 지지핀 각각의 상기 오목부에 채워진 고정제와 함께, 상기 반도체 칩 아래에 배치되는 반도체 칩 장착부로서 작용하는 반도체 디바이스 패키지.
  7. 제5항에 있어서, 상기 반도체 칩 장착부는 4개의 모서리를 갖는 사변형의 내부 프레임을 더 포함하고,
    상기 다수의 지지핀은 상기 사변형의 내부 프레임의 모서리 각각으로부터 바깥으로 뻗치면서, 상기 사변형의 내부 프레임의 모서리 각각과 일체적으로 연결되는 각각의 내부 끝단(ends)을 갖는 4개의 지지핀을 포함하며,
    상기 지지핀 각각에 구비되고 상기 지지핀과 대응하는 상기 내부 프레임의 모서리의 연결 부분(juncture)에 위치하는 상기 오목부 -상기 오목부는 상기 반도체 칩의 하부 표면에 대하여 부착되는 점착성의 고정제를 그 속에 배치함- 포함하는 반도체 디바이스 패키지.
  8. 제5항에 있어서, 상기 반도체 칩 장착부는 상기 반도체 칩의 상기 하부 표면의 일부분의 밑에 있으며, 각각이 분리되어 있고 서로 각각이 공간적으로 떨어진 지지핀을 포함하고,
    상기 지지핀 각각의 상부 표면에 구비되고 상기 지지핀 각각의 내부 끝단에 위치하는 오목부 -상기 오목부는 상기 반도체 칩의 하부 표면에 대하여 부착되는 점착성의 고정제를 그 속에 배치함- 포함하는 반도체 디바이스 패키지.
  9. 반도체 디바이스 패키지의 제조 방법에 있어서,
    바깥쪽으로 뻗치는 다수의 도전성 리드를 포함하는 리드 프레임의 장착 패드를 제공하는 단계 -상기 장착 패드의 상부 표면에는 오목부가 구비되어 있음-;
    상기 장착 패드의 상기 오목부를 점착성의 고정제로 채우는 단계 -상기 고정제의 상부 표면은 상기 장착 패드의 상기 상부 표면과 적어도 실질적으로 동일평면에 위치하도록 채움-;
    상부 표면 위에 다수의 본딩 패드를 포함하는 반도체 칩을 상기 장착 패드상에 배치하여 상기 장착 패드의 점착성의 고정제와 접촉하도록 상기 반도체 칩의 하부 표면으로 상기 장착 패드를 덮는 단계;
    반도체 칩 조립체를 구성하기 위해 상기 점착성의 고정제를 통하여 상기 반도체 칩을 상기 장착 패드에 고정시키는(securing) 단계;
    상기 반도체 칩 조립체의 상기 장착 패드의 모양과 상보적인(complementary) 오목부를 상부 표면에 구비한 가열 부재(heater member)를 제공하는 단계;
    상기 장착 패드가 상기 가열 부재의 상기 상부 표면에 구비된 상기 상보적인 오목부 내에 위치하도록 상기 반도체 칩 조립체를 상기 가열 부재에 위치시키는 단계;
    상기 가열 부재의 상기 상부 표면의 상기 상보적인 오목부로 상기 반도체 칩 조립체의 상기 장착 패드를 지탱하는(supporting) 한편, 상기 가열 부재의 상기 상부 표면으로 상기 반도체 조립체의 나머지 부분을 지탱하는 단계;
    상기 가열 부재로부터 상기 반도체 칩 조립체에 열을 공급하는 동안에, 각 연결 와이어의 한쪽 끝을 상기 반도체 칩의 상기 상부 표면의 대응하는 본딩 패드에 본딩하는(bonding) 단계; 및
    상기 가열 부재로부터 상기 반도체 칩 조립체에 열을 공급하는 동안에, 상기 연결 와이어의 반대쪽 끝을 상기 리드 프레임의 전도성 리드에 본딩하는 단계를 포함하는 반도체 디바이스 패키지의 제조 방법.
  10. 제9항에 있어서,
    상기 장착 패드의 표면 면적은 상기 장착 패드에 장착되는 상기 반도체 칩의 표면 면적보다 작아서 상기 반도체 칩의 바깥쪽 주변 부분이 상기 장착 패드의 가장자리 주변부 바깥으로 돌출되며,
    상기 가열 부재의 상기 상부 표면의 상기 상보적인 오목부로 상기 반도체 칩 조립체의 상기 장착 패드를 지탱하는(supporting) 한편, 상기 가열 부재의 상기 상부 표면으로 상기 반도체 조립체의 나머지 부분을 지탱하는 상기 단계는, 상기 가열 부재의 상기 상부 표면으로, 상기 장착 패드의 바깥쪽으로 돌출된 상기 반도체 칩의 상기 하부 표면 부분을 맞물리게 하여 지탱하는 것을 포함하고,
    각 연결 와이어의 한쪽 끝을 상기 반도체 칩의 상기 상부 표면의 대응하는 본딩 패드에 본딩하는 것과 상기 연결 와이어의 반대쪽 끝을 상기 리드 프레임의 전도성 리드에 본딩하는 것은 상기 가열 부재로부터 상기 반도체 칩과 상기 반도체 또는 칩 조립체의 상기 리드 프레임에 열을 공급하는 동안에 수행되는 반도체 디바이스 패키지의 제조 방법.
KR1019940013095A 1993-06-10 1994-06-10 소형다이패드를갖고있는반도체디바이스및이의제조방법 KR100331666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16524893A JP3281994B2 (ja) 1993-06-10 1993-06-10 樹脂封止型半導体装置
JP93-165248 1993-06-10

Publications (2)

Publication Number Publication Date
KR950001998A KR950001998A (ko) 1995-01-04
KR100331666B1 true KR100331666B1 (ko) 2002-08-14

Family

ID=15808699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013095A KR100331666B1 (ko) 1993-06-10 1994-06-10 소형다이패드를갖고있는반도체디바이스및이의제조방법

Country Status (7)

Country Link
US (1) US5623123A (ko)
EP (1) EP0628997B1 (ko)
JP (1) JP3281994B2 (ko)
KR (1) KR100331666B1 (ko)
DE (1) DE69430341T2 (ko)
MY (1) MY121890A (ko)
SG (1) SG48840A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
KR980006164A (ko) * 1996-06-20 1998-03-30 황인길 패키지와의 몰딩성을 증대시킨 반도체패키지의 리드프레임 탑재판
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
JPH10200036A (ja) * 1996-12-20 1998-07-31 Texas Instr Inc <Ti> 集積回路用超ファインピッチリードフレーム
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2915892B2 (ja) 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
WO1999023700A1 (en) 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
US6175487B1 (en) 1998-08-15 2001-01-16 Nsi Enterprises, Inc. Luminaire assembly
JP2000124235A (ja) 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6545342B1 (en) * 1999-05-03 2003-04-08 Texas Instruments Incorporated Pre-finished leadframe for semiconductor devices and method of fabrication
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US20030137032A1 (en) * 2000-05-01 2003-07-24 Abbott Donald C. Pre-finished leadframe for semiconductor devices and method fo fabrication
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
EP1302983A1 (en) * 2001-10-15 2003-04-16 Siliconix (Taiwan) Ltd. Leadframe having slots in a die pad
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP4073308B2 (ja) * 2002-12-20 2008-04-09 三洋電機株式会社 回路装置の製造方法
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5101538B2 (ja) * 2009-01-30 2012-12-19 京セラクリスタルデバイス株式会社 圧電発振器
US9274140B2 (en) * 2013-02-20 2016-03-01 Silicon Laboratories Inc. Multi-purpose integrated circuit device contactor
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
CN118471867B (zh) * 2024-07-13 2024-09-24 中北大学 一种半导体封装测试装置及其测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072236A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867035A (ja) * 1981-10-19 1983-04-21 Toshiba Corp 半導体装置の製造方法
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
JPS6269628A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 半導体装置とその製造方法
US4857989A (en) * 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS63216365A (ja) * 1987-03-05 1988-09-08 Tomoegawa Paper Co Ltd 半導体装置
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH04171751A (ja) * 1990-11-05 1992-06-18 Nec Corp 半導体装置のリードフレーム
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
JPH04280439A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd 半導体装置およびその製造方法
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072236A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR950001998A (ko) 1995-01-04
US5623123A (en) 1997-04-22
JPH06350010A (ja) 1994-12-22
EP0628997A3 (en) 1995-09-06
EP0628997A2 (en) 1994-12-14
SG48840A1 (en) 1998-05-18
EP0628997B1 (en) 2002-04-10
MY121890A (en) 2006-03-31
JP3281994B2 (ja) 2002-05-13
DE69430341D1 (de) 2002-05-16
DE69430341T2 (de) 2002-10-02

Similar Documents

Publication Publication Date Title
KR100331666B1 (ko) 소형다이패드를갖고있는반도체디바이스및이의제조방법
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
US6002168A (en) Microelectronic component with rigid interposer
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
US5724726A (en) Method of making leadframe for lead-on-chip (LOC) semiconductor device
US4791075A (en) Process for making a hermetic low cost pin grid array package
US5338971A (en) Electronic device structure with studs locating lead frame on backing plate
JPH0550134B2 (ko)
JP2001313363A (ja) 樹脂封止型半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JP2586835B2 (ja) 半導体集積回路
JPH10242368A (ja) 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
US20070290303A1 (en) Dual leadframe semiconductor device package
JPH11150213A (ja) 半導体装置
JP3258428B2 (ja) 複合半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH07161910A (ja) 樹脂封止型半導体装置
JP2654035B2 (ja) 半導体ｉｃ装置
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
JPH0451056B2 (ko)
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee