JP3535328B2 - リードフレームとこれを用いた半導体装置 - Google Patents
リードフレームとこれを用いた半導体装置Info
- Publication number
- JP3535328B2 JP3535328B2 JP30144696A JP30144696A JP3535328B2 JP 3535328 B2 JP3535328 B2 JP 3535328B2 JP 30144696 A JP30144696 A JP 30144696A JP 30144696 A JP30144696 A JP 30144696A JP 3535328 B2 JP3535328 B2 JP 3535328B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead frame
- lead
- holding portion
- suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
【０００１】
【発明の属する技術分野】この発明は、リードフレー
ム、特にデュアルタイプのリードフレームとこれを用い
た樹脂封止型の半導体装置に関するものである。
ム、特にデュアルタイプのリードフレームとこれを用い
た樹脂封止型の半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体装置では、半導体素子を搭
載し、半導体素子と外部回路を繋ぐ配線部材として、生
産性が高くかつ低コストであることからリードフレーム
が主に用いられている。図１７は外部端子が半導体パッ
ケージの相対向する一対の側部のみに延在するように形
成された従来のデュアルタイプのリードフレームを用い
た樹脂封止型の半導体装置の平面図、図１８は図１７の
Ａ−Ａ線に沿った部分の樹脂封止工程途中の断面図であ
る。図において、１は半導体素子、２は半導体素子１を
保持するリードフレームのダイスパッド、３はダイスパ
ッド２を二方向から支持するリードフレームの吊りリー
ド、４はダイスパッド２上に半導体素子１を固着する接
合材料、５は封止樹脂、６は樹脂封止工程途中の半導体
素子１の上側の封止樹脂５の流動長、７は樹脂封止工程
途中のダイスパッド２の下側の封止樹脂５の流動長、８
はダイスパッド２に固着された半導体素子１を封止樹脂
５により樹脂封止して形成された半導体パッケージであ
る。半導体素子１はリードフレームのダイスパッド２に
保持され、半導体素子１に形成された電極とリードフレ
ームの電極を金属細線等でボンディングした後、熱硬化
性の封止樹脂５が注入、硬化され、半導体パッケージ８
が形成される。図１８において、半導体素子１の上側と
下側の封止樹脂５の注入流路幅はダイスパッド２の分だ
け差があり、樹脂注入時に半導体素子１の上側の封止樹
脂５の流動長６とダイスパッド２の下側の封止樹脂５の
流動長７に差が生じている。
載し、半導体素子と外部回路を繋ぐ配線部材として、生
産性が高くかつ低コストであることからリードフレーム
が主に用いられている。図１７は外部端子が半導体パッ
ケージの相対向する一対の側部のみに延在するように形
成された従来のデュアルタイプのリードフレームを用い
た樹脂封止型の半導体装置の平面図、図１８は図１７の
Ａ−Ａ線に沿った部分の樹脂封止工程途中の断面図であ
る。図において、１は半導体素子、２は半導体素子１を
保持するリードフレームのダイスパッド、３はダイスパ
ッド２を二方向から支持するリードフレームの吊りリー
ド、４はダイスパッド２上に半導体素子１を固着する接
合材料、５は封止樹脂、６は樹脂封止工程途中の半導体
素子１の上側の封止樹脂５の流動長、７は樹脂封止工程
途中のダイスパッド２の下側の封止樹脂５の流動長、８
はダイスパッド２に固着された半導体素子１を封止樹脂
５により樹脂封止して形成された半導体パッケージであ
る。半導体素子１はリードフレームのダイスパッド２に
保持され、半導体素子１に形成された電極とリードフレ
ームの電極を金属細線等でボンディングした後、熱硬化
性の封止樹脂５が注入、硬化され、半導体パッケージ８
が形成される。図１８において、半導体素子１の上側と
下側の封止樹脂５の注入流路幅はダイスパッド２の分だ
け差があり、樹脂注入時に半導体素子１の上側の封止樹
脂５の流動長６とダイスパッド２の下側の封止樹脂５の
流動長７に差が生じている。
【０００３】また、図１９は従来の他のデュアルタイプ
のリードフレームを用いた樹脂封止型の半導体装置の平
面図、図２０は図１９のＢ−Ｂ線に沿った部分の樹脂封
止工程途中の断面図である。図において、９はダイスパ
ッド２を四方向から支持するリードフレームの吊りリー
ドである。その他の構成は図１７、１８と同様である。
のリードフレームを用いた樹脂封止型の半導体装置の平
面図、図２０は図１９のＢ−Ｂ線に沿った部分の樹脂封
止工程途中の断面図である。図において、９はダイスパ
ッド２を四方向から支持するリードフレームの吊りリー
ドである。その他の構成は図１７、１８と同様である。
【０００４】
【発明が解決しようとする課題】従来のデュアルタイプ
のリードフレームを用いた樹脂封止型の半導体装置は以
上のように構成されており、半導体装置の小型化、薄型
化に伴いリードフレームが薄板化されると共に、半導体
装置の高機能化に伴い半導体素子のサイズが大きくな
り、半導体装置の製造時に受ける様々な応力によってリ
ードフレームをはじめ半導体装置構成材料が変形し、半
導体装置の品質および製造歩留まりを低下させるなどの
問題があった。
のリードフレームを用いた樹脂封止型の半導体装置は以
上のように構成されており、半導体装置の小型化、薄型
化に伴いリードフレームが薄板化されると共に、半導体
装置の高機能化に伴い半導体素子のサイズが大きくな
り、半導体装置の製造時に受ける様々な応力によってリ
ードフレームをはじめ半導体装置構成材料が変形し、半
導体装置の品質および製造歩留まりを低下させるなどの
問題があった。
【０００５】特に、半導体装置製造時に熱硬化性樹脂を
射出成形し熱硬化させて半導体素子を樹脂封止する場
合、熱硬化性樹脂の射出成形工程において、半導体装置
の薄型化に伴い封止樹脂の厚さが薄くなり、封止樹脂の
注入流路が狭められると共に半導体素子の上側と下側
（即ちダイスパッドの下側）の流路幅にダイスパッド分
の差が生じるため、半導体素子の上側とダイスパッドの
下側の封止樹脂の流動速度が異なり、図１８に示すよう
に半導体素子１の上側の封止樹脂流動長６とダイスパッ
ド２の下側の封止樹脂流動長７に差が生じて、封止樹脂
注入中に半導体素子およびダイスパッドが上側と下側に
ある封止樹脂から受ける圧力に差ができる。その結果、
半導体素子およびダイスパッドを有するリードフレーム
の変形が誘発される。また、封止樹脂の熱硬化工程にお
いても、半導体素子の上側にある封止樹脂量と半導体素
子の下側にある封止樹脂量がダイスパッド分だけ異なる
ため、樹脂硬化収縮量の違いから、封止樹脂硬化後に半
導体パッケージに反り変形が生じる。
射出成形し熱硬化させて半導体素子を樹脂封止する場
合、熱硬化性樹脂の射出成形工程において、半導体装置
の薄型化に伴い封止樹脂の厚さが薄くなり、封止樹脂の
注入流路が狭められると共に半導体素子の上側と下側
（即ちダイスパッドの下側）の流路幅にダイスパッド分
の差が生じるため、半導体素子の上側とダイスパッドの
下側の封止樹脂の流動速度が異なり、図１８に示すよう
に半導体素子１の上側の封止樹脂流動長６とダイスパッ
ド２の下側の封止樹脂流動長７に差が生じて、封止樹脂
注入中に半導体素子およびダイスパッドが上側と下側に
ある封止樹脂から受ける圧力に差ができる。その結果、
半導体素子およびダイスパッドを有するリードフレーム
の変形が誘発される。また、封止樹脂の熱硬化工程にお
いても、半導体素子の上側にある封止樹脂量と半導体素
子の下側にある封止樹脂量がダイスパッド分だけ異なる
ため、樹脂硬化収縮量の違いから、封止樹脂硬化後に半
導体パッケージに反り変形が生じる。
【０００６】この発明は、上記のような問題を解決する
ためになされたもので、デュアルタイプのリードフレー
ム等半導体装置構成材料の変形を防止して、高歩留まり
かつ信頼性の高い半導体装置を提供することを目的とす
る。
ためになされたもので、デュアルタイプのリードフレー
ム等半導体装置構成材料の変形を防止して、高歩留まり
かつ信頼性の高い半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係わるリード
フレームは、半導体素子が搭載される矩形状の保持部
と、この保持部の相対向する一対の側部のみに延在する
ように形成され、上記半導体素子に形成された電極と接
続される外部端子と、上記保持部の相対向する他の側部
からそれぞれ外方に延在して上記保持部を支持する吊り
リード部を備え、上記保持部は上記半導体素子の底面積
より小さい面積を有すると共に、上記吊りリード部は上
記保持部の相対向する他の側部の角部を含む位置に結合
され四方向から保持部を支持する四本の吊りリード部を
含み、かつ互いに隣接しない二本の吊りリード部を結ん
だ線の交点が半導体パッケージ外形の対角線の交点と一
致するよう構成され、更に、上記四本の吊りリード部は
それぞれ外方の先端部から上記保持部に近づくに従って
幅広の形状を有し、上記保持部と結合するコーナー部に
おいて円弧状に形成されている。
フレームは、半導体素子が搭載される矩形状の保持部
と、この保持部の相対向する一対の側部のみに延在する
ように形成され、上記半導体素子に形成された電極と接
続される外部端子と、上記保持部の相対向する他の側部
からそれぞれ外方に延在して上記保持部を支持する吊り
リード部を備え、上記保持部は上記半導体素子の底面積
より小さい面積を有すると共に、上記吊りリード部は上
記保持部の相対向する他の側部の角部を含む位置に結合
され四方向から保持部を支持する四本の吊りリード部を
含み、かつ互いに隣接しない二本の吊りリード部を結ん
だ線の交点が半導体パッケージ外形の対角線の交点と一
致するよう構成され、更に、上記四本の吊りリード部は
それぞれ外方の先端部から上記保持部に近づくに従って
幅広の形状を有し、上記保持部と結合するコーナー部に
おいて円弧状に形成されている。
【０００８】また、リードフレームは、吊りリード部
に、半導体素子の搭載位置を認識するための印を有して
いる。また、半導体素子の搭載位置を認識するための印
は、吊りリード部に形成された切り欠き部、スルーホー
ル、凹部、およびメッキによるパターンのいずれか一つ
である。また、半導体素子の搭載位置を認識するための
印は、リードフレーム形成時に形成された突起形状、階
段形状、および屈曲形状のいずれか一つである。この発
明に係わる半導体装置は、これらのいずれかのリードフ
レームの保持部に搭載された半導体素子と、この半導体
素子を包含し半導体パッケージを構成する封止樹脂を備
えたものである。
に、半導体素子の搭載位置を認識するための印を有して
いる。また、半導体素子の搭載位置を認識するための印
は、吊りリード部に形成された切り欠き部、スルーホー
ル、凹部、およびメッキによるパターンのいずれか一つ
である。また、半導体素子の搭載位置を認識するための
印は、リードフレーム形成時に形成された突起形状、階
段形状、および屈曲形状のいずれか一つである。この発
明に係わる半導体装置は、これらのいずれかのリードフ
レームの保持部に搭載された半導体素子と、この半導体
素子を包含し半導体パッケージを構成する封止樹脂を備
えたものである。
【０００９】
【発明の実施の形態】実施の形態１．
以下、この発明の一実施の形態である半導体装置を図に
ついて説明する。図１は本発明の実施の形態１を示す外
部端子が半導体パッケージの相対向する一対の側部のみ
に延在するように形成されたデュアルタイプのリードフ
レームを用いた半導体装置の平面図、図２は図１のＣ−
Ｃ線に沿った部分の樹脂封止工程途中の断面図である。
図において、１は半導体素子、２は半導体素子１を保持
するリードフレームのダイスパッド（保持部）で、従来
のものより小さく形成されている。３はダイスパッド２
を二方向から吊るリードフレームの吊りリードで、従来
のものより幅広構造を有している。４はダイスパッド２
上に半導体素子１を固着する接合材料、５は封止樹脂、
６は樹脂封止工程途中の半導体素子１の上側の封止樹脂
５の流動長、７は樹脂封止工程途中のダイスパッド２の
下側の封止樹脂５の流動長、８はダイスパッド２に固着
された半導体素子１を封止樹脂５により樹脂封止して形
成された半導体パッケージである。
ついて説明する。図１は本発明の実施の形態１を示す外
部端子が半導体パッケージの相対向する一対の側部のみ
に延在するように形成されたデュアルタイプのリードフ
レームを用いた半導体装置の平面図、図２は図１のＣ−
Ｃ線に沿った部分の樹脂封止工程途中の断面図である。
図において、１は半導体素子、２は半導体素子１を保持
するリードフレームのダイスパッド（保持部）で、従来
のものより小さく形成されている。３はダイスパッド２
を二方向から吊るリードフレームの吊りリードで、従来
のものより幅広構造を有している。４はダイスパッド２
上に半導体素子１を固着する接合材料、５は封止樹脂、
６は樹脂封止工程途中の半導体素子１の上側の封止樹脂
５の流動長、７は樹脂封止工程途中のダイスパッド２の
下側の封止樹脂５の流動長、８はダイスパッド２に固着
された半導体素子１を封止樹脂５により樹脂封止して形
成された半導体パッケージである。
【００１０】半導体素子１を保持するダイスパッド２部
分を従来のものより小さくすることにより、半導体装置
に搭載される半導体素子１を樹脂封止する際の封止樹脂
５の射出成形工程においては、半導体素子１の上側とダ
イスパッド２の下側の封止樹脂５を注入する流路幅が異
なる範囲が小さくなり、半導体素子１上の封止樹脂流動
長６とダイスパッド２下の封止樹脂流動長７の差を小さ
くできるため、封止樹脂５注入中に半導体素子１および
ダイスパッド２が上側と下側にある封止樹脂５から受け
る圧力差が小さくなり、半導体素子１およびダイスパッ
ド２の変形が抑制されると共に、封止樹脂５の注入流路
が拡大されるため、封止樹脂５の注入速度が加速され生
産性が向上する。さらに、封止樹脂５の熱硬化工程にお
いても、半導体素子１の上側にある封止樹脂５量と半導
体素子１の下側にある封止樹脂５量の差が少なくなるた
め、硬化収縮量の差による半導体パッケージ８の変形が
抑制される。また、吊りリード３の幅を広くすることに
より、リードフレームの剛性が高められ変形が抑制され
る。
分を従来のものより小さくすることにより、半導体装置
に搭載される半導体素子１を樹脂封止する際の封止樹脂
５の射出成形工程においては、半導体素子１の上側とダ
イスパッド２の下側の封止樹脂５を注入する流路幅が異
なる範囲が小さくなり、半導体素子１上の封止樹脂流動
長６とダイスパッド２下の封止樹脂流動長７の差を小さ
くできるため、封止樹脂５注入中に半導体素子１および
ダイスパッド２が上側と下側にある封止樹脂５から受け
る圧力差が小さくなり、半導体素子１およびダイスパッ
ド２の変形が抑制されると共に、封止樹脂５の注入流路
が拡大されるため、封止樹脂５の注入速度が加速され生
産性が向上する。さらに、封止樹脂５の熱硬化工程にお
いても、半導体素子１の上側にある封止樹脂５量と半導
体素子１の下側にある封止樹脂５量の差が少なくなるた
め、硬化収縮量の差による半導体パッケージ８の変形が
抑制される。また、吊りリード３の幅を広くすることに
より、リードフレームの剛性が高められ変形が抑制され
る。
【００１１】この発明によれば、ダイスパッド２の面積
を小さくすると共に吊りリード３を幅広構造にすること
により、半導体素子１の樹脂封止工程において、リード
フレーム等の半導体装置構成材料の変形を抑制できると
共に生産性が向上し、生産性および信頼性の高い半導体
装置を高歩留まりで形成することができる。
を小さくすると共に吊りリード３を幅広構造にすること
により、半導体素子１の樹脂封止工程において、リード
フレーム等の半導体装置構成材料の変形を抑制できると
共に生産性が向上し、生産性および信頼性の高い半導体
装置を高歩留まりで形成することができる。
【００１２】実施の形態２．
図３および図４はこの発明の実施の形態２を示すデュア
ルタイプのリードフレームを用いた半導体装置の平面
図、図５は図３のＤ−Ｄ線に沿った部分の樹脂封止工程
途中の断面図である。図において、９はダイスパッド２
を四方向から吊るリードフレームの吊りリードで、従来
のものより幅広構造を有している。１０は互いに隣接し
ない二本の吊りリード９を結んだ線、１１は半導体パッ
ケージ８の対角線、１２は四角形状を有するダイスパッ
ド２の角部、１２ａはダイスパッド２の一辺とそこから
引き出されている吊りリード９が作るコーナー部であ
る。なお、その他の構成は実施の形態１と同様であるの
で説明を省略する。ダイスパッド２を四方向から吊る四
本の吊りリード９の内互いに隣接しない二本の吊りリー
ド９を結んだ線１０の交点と、半導体パッケージ８の対
角線１１の交点を一致させるように吊りリード９を形成
することにより、半導体パッケージ８の剛性が高めら
れ、半導体装置製造工程時に受ける応力による変形が抑
制される。また、図４に示すように四本の吊りリード９
を四角形状を有するダイスパッド２の角部１２を含ませ
て形成したり、吊りリード９とダイスパッド２の接続部
において、ダイスパッド２の一辺とそこから引き出され
ている吊りリード９が作るコーナー部１２ａを曲率半径
が大きな円弧形状になるように吊りリード９を形成する
ことによってもリードフレームの剛性が高められ変形が
抑制される。
ルタイプのリードフレームを用いた半導体装置の平面
図、図５は図３のＤ−Ｄ線に沿った部分の樹脂封止工程
途中の断面図である。図において、９はダイスパッド２
を四方向から吊るリードフレームの吊りリードで、従来
のものより幅広構造を有している。１０は互いに隣接し
ない二本の吊りリード９を結んだ線、１１は半導体パッ
ケージ８の対角線、１２は四角形状を有するダイスパッ
ド２の角部、１２ａはダイスパッド２の一辺とそこから
引き出されている吊りリード９が作るコーナー部であ
る。なお、その他の構成は実施の形態１と同様であるの
で説明を省略する。ダイスパッド２を四方向から吊る四
本の吊りリード９の内互いに隣接しない二本の吊りリー
ド９を結んだ線１０の交点と、半導体パッケージ８の対
角線１１の交点を一致させるように吊りリード９を形成
することにより、半導体パッケージ８の剛性が高めら
れ、半導体装置製造工程時に受ける応力による変形が抑
制される。また、図４に示すように四本の吊りリード９
を四角形状を有するダイスパッド２の角部１２を含ませ
て形成したり、吊りリード９とダイスパッド２の接続部
において、ダイスパッド２の一辺とそこから引き出され
ている吊りリード９が作るコーナー部１２ａを曲率半径
が大きな円弧形状になるように吊りリード９を形成する
ことによってもリードフレームの剛性が高められ変形が
抑制される。
【００１３】本実施の形態によれば、ダイスパッド２の
面積を小さくすると共に吊りリード９を幅広構造にする
ことにより、実施の形態１と同様の効果が得られると共
に、ダイスパッド２と吊りリード９の形状を工夫するこ
とにより、リードフレームおよび半導体パッケージの剛
性を高めることができるので、リードフレーム等の半導
体装置構成材料の変形抑制に一層の効果が得られる。
面積を小さくすると共に吊りリード９を幅広構造にする
ことにより、実施の形態１と同様の効果が得られると共
に、ダイスパッド２と吊りリード９の形状を工夫するこ
とにより、リードフレームおよび半導体パッケージの剛
性を高めることができるので、リードフレーム等の半導
体装置構成材料の変形抑制に一層の効果が得られる。
【００１４】実施の形態３．
図７はこの発明の実施の形態３を示すリードフレームに
半導体素子を搭載した状態を示す平面図である。図にお
いて、１３は吊りリード９に形成されたリードフレーム
に対する半導体素子１の搭載位置を認識するための切り
欠き部である。なお、その他の構成は実施の形態２と同
様であるので説明を省略する。切り欠き部１３は、半導
体素子１がリードフレームの所定の位置に搭載され吊り
リード９と交わる部分に形成され、一本の吊りリード９
に対して片側もしくは両側に形成されると共に、ーつの
リードフレームにおいて少なくとも二本の吊りリード９
に設けられている。
半導体素子を搭載した状態を示す平面図である。図にお
いて、１３は吊りリード９に形成されたリードフレーム
に対する半導体素子１の搭載位置を認識するための切り
欠き部である。なお、その他の構成は実施の形態２と同
様であるので説明を省略する。切り欠き部１３は、半導
体素子１がリードフレームの所定の位置に搭載され吊り
リード９と交わる部分に形成され、一本の吊りリード９
に対して片側もしくは両側に形成されると共に、ーつの
リードフレームにおいて少なくとも二本の吊りリード９
に設けられている。
【００１５】本実施の形態によれば、ダイスパッド２が
半導体素子１より小さい場合、図６に示すようにダイス
パッド２が半導体素子１に隠れ半導体素子１とリードフ
レームの接合後の相対的位置関係を正確に認識すること
が難しいため、リードフレームの吊りリード９に切り欠
き部１３を設けることにより、半導体素子１をリードフ
レームに接合する工程において、半導体素子１をリード
フレームに搭載する際の目印になると共に、半導体素子
１とリードフレームの所定の搭載位置からのずれ量を正
確に認識でき、半導体装置の生産性が向上すると共に信
頼性を向上できる。
半導体素子１より小さい場合、図６に示すようにダイス
パッド２が半導体素子１に隠れ半導体素子１とリードフ
レームの接合後の相対的位置関係を正確に認識すること
が難しいため、リードフレームの吊りリード９に切り欠
き部１３を設けることにより、半導体素子１をリードフ
レームに接合する工程において、半導体素子１をリード
フレームに搭載する際の目印になると共に、半導体素子
１とリードフレームの所定の搭載位置からのずれ量を正
確に認識でき、半導体装置の生産性が向上すると共に信
頼性を向上できる。
【００１６】実施の形態４．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために切り欠き部１３を形成し
たが、半導体素子１がリードフレームの所定の位置に搭
載され吊りリード９と交わる部分に、図８に示すように
スルーホール１４、または図９に示すようにハーフエッ
チングによる溝部１５、または図１０に示すように機械
加工による凹部１６を形成することによっても、実施の
形態３と同様の効果が得られる。スルーホール１４、溝
部１５、凹部１６は、ーつのリードフレームにおいて少
なくとも二本の吊りリード９に設ければよい。
１の搭載位置を認識するために切り欠き部１３を形成し
たが、半導体素子１がリードフレームの所定の位置に搭
載され吊りリード９と交わる部分に、図８に示すように
スルーホール１４、または図９に示すようにハーフエッ
チングによる溝部１５、または図１０に示すように機械
加工による凹部１６を形成することによっても、実施の
形態３と同様の効果が得られる。スルーホール１４、溝
部１５、凹部１６は、ーつのリードフレームにおいて少
なくとも二本の吊りリード９に設ければよい。
【００１７】実施の形態５．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために切り欠き部１３を形成し
たが、図１１に示すように半導体素子１がリードフレー
ムの所定の位置に搭載され吊りリード９と交わる部分
に、メッキパターン１７を形成することによっても、実
施の形態３と同様の効果が得られる。なお、メッキパタ
ーン１７を形成する代わりに、パターン１７部分以外の
領域をメッキし、パターン１７部分を抜きパターンとし
ても同様の効果が得られる。
１の搭載位置を認識するために切り欠き部１３を形成し
たが、図１１に示すように半導体素子１がリードフレー
ムの所定の位置に搭載され吊りリード９と交わる部分
に、メッキパターン１７を形成することによっても、実
施の形態３と同様の効果が得られる。なお、メッキパタ
ーン１７を形成する代わりに、パターン１７部分以外の
領域をメッキし、パターン１７部分を抜きパターンとし
ても同様の効果が得られる。
【００１８】実施の形態６．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１２に示すように、半導体素子
１がリードフレームの所定の位置に搭載される時に半導
体素子１に隠れない所まで突き出した突起部１８を、リ
ードフレーム形成時にダイスパッド２から延長して形成
することによっても、実施の形態３と同様の効果が得ら
れる。突起部１８は、ーつのリードフレームにおいて少
なくとも二箇所に設ければよい。
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１２に示すように、半導体素子
１がリードフレームの所定の位置に搭載される時に半導
体素子１に隠れない所まで突き出した突起部１８を、リ
ードフレーム形成時にダイスパッド２から延長して形成
することによっても、実施の形態３と同様の効果が得ら
れる。突起部１８は、ーつのリードフレームにおいて少
なくとも二箇所に設ければよい。
【００１９】実施の形態７．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１３に示すように半導体素子１
がリードフレームの所定の位置に搭載され吊りリード９
と交わる部分に、リードフレーム形成時に吊りリード９
から延長して突起部１９を形成することによっても、実
施の形態３と同様の効果が得られる。突起部１９は、一
本の吊りリード９に対して片側もしくは両側に形成され
ると共に、ーつのリードフレームにおいて少なくとも二
本の吊りリード９に設ければよい。
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１３に示すように半導体素子１
がリードフレームの所定の位置に搭載され吊りリード９
と交わる部分に、リードフレーム形成時に吊りリード９
から延長して突起部１９を形成することによっても、実
施の形態３と同様の効果が得られる。突起部１９は、一
本の吊りリード９に対して片側もしくは両側に形成され
ると共に、ーつのリードフレームにおいて少なくとも二
本の吊りリード９に設ければよい。
【００２０】実施の形態８．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１４に示すように半導体素子１
がリードフレームの所定の位置に搭載される時に、半導
体素子１に隠れない位置に、互いに隣接する二本の吊り
リード９間に架橋部分２０を設け、さらに架橋部分２０
の片側もしくは両側に突起部２１を形成することにより
実施の形態３と同様の効果が得られる。なお、架橋部分
２０は、ーつのリードフレームにおいて異なる吊りリー
ド９間に二箇所に設ければよい。また、架橋部分２０は
半導体素子１に隠れる部分に形成されても、突起部２１
が半導体素子１から突出する位置に形成されていれば、
同様の効果が得られる。
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１４に示すように半導体素子１
がリードフレームの所定の位置に搭載される時に、半導
体素子１に隠れない位置に、互いに隣接する二本の吊り
リード９間に架橋部分２０を設け、さらに架橋部分２０
の片側もしくは両側に突起部２１を形成することにより
実施の形態３と同様の効果が得られる。なお、架橋部分
２０は、ーつのリードフレームにおいて異なる吊りリー
ド９間に二箇所に設ければよい。また、架橋部分２０は
半導体素子１に隠れる部分に形成されても、突起部２１
が半導体素子１から突出する位置に形成されていれば、
同様の効果が得られる。
【００２１】実施の形態９．
実施の形態３では、リードフレームに対する半導体素子
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１５に示すように、リードフレ
ーム形成時に、半導体素子１がリードフレームの所定の
位置に搭載され吊りリード９と交わる部分の吊りリード
９に、屈曲部分２２を形成することによっても、実施の
形態３と同様の効果が得られる。なお、屈曲部分２２の
屈曲角度は、吊りリード９上で屈曲部分２２が認識可能
であればよい。
１の搭載位置を認識するために吊りリード９に切り欠き
部１３を形成したが、図１５に示すように、リードフレ
ーム形成時に、半導体素子１がリードフレームの所定の
位置に搭載され吊りリード９と交わる部分の吊りリード
９に、屈曲部分２２を形成することによっても、実施の
形態３と同様の効果が得られる。なお、屈曲部分２２の
屈曲角度は、吊りリード９上で屈曲部分２２が認識可能
であればよい。
【００２２】実施の形態１０．
図１６はこの発明の実施の形態１０を示すリードフレー
ムに半導体素子を搭載した状態を示す平面図である。本
実施の形態のリードフレームの吊りリード９は階段形状
２３に形成されている。なお、その他の構成は実施の形
態２と同様であるので説明を省略する。本実施の形態に
よれば、吊りリード９は階段形状２３を有しているた
め、サイズの異なる半導体素子１に対しても、リードフ
レームに対する半導体素子１の搭載位置を認識すること
ができ、サイズの異なる半導体素子１に対して実施の形
態３と同様の効果が得られる。
ムに半導体素子を搭載した状態を示す平面図である。本
実施の形態のリードフレームの吊りリード９は階段形状
２３に形成されている。なお、その他の構成は実施の形
態２と同様であるので説明を省略する。本実施の形態に
よれば、吊りリード９は階段形状２３を有しているた
め、サイズの異なる半導体素子１に対しても、リードフ
レームに対する半導体素子１の搭載位置を認識すること
ができ、サイズの異なる半導体素子１に対して実施の形
態３と同様の効果が得られる。
【００２３】
【発明の効果】以上のように、この発明のデュアルタイ
プのリードフレームによれば、半導体素子の樹脂封止工
程においてリードフレーム等半導体装置構成材料に加わ
る応力を緩和することができると共に、封止樹脂注入速
度が加速され生産性が向上できる上、吊りリードの本数
やダイスパッドとの位置関係を適切に設定することによ
り、リードフレームおよび半導体パッケージの剛性を高
めることができるので、リードフレーム等の半導体装置
構成材料の変形を抑制して信頼性の高い半導体装置を高
歩留まりで形成することができる。また、半導体素子を
リードフレームに接合する工程において、半導体素子を
搭載する位置の目印をリードフレーム上に形成すること
により、半導体素子の所定の搭載位置からのずれ量を正
確に認識できるので、半導体装置の生産性が向上すると
共に信頼性を向上できる。
プのリードフレームによれば、半導体素子の樹脂封止工
程においてリードフレーム等半導体装置構成材料に加わ
る応力を緩和することができると共に、封止樹脂注入速
度が加速され生産性が向上できる上、吊りリードの本数
やダイスパッドとの位置関係を適切に設定することによ
り、リードフレームおよび半導体パッケージの剛性を高
めることができるので、リードフレーム等の半導体装置
構成材料の変形を抑制して信頼性の高い半導体装置を高
歩留まりで形成することができる。また、半導体素子を
リードフレームに接合する工程において、半導体素子を
搭載する位置の目印をリードフレーム上に形成すること
により、半導体素子の所定の搭載位置からのずれ量を正
確に認識できるので、半導体装置の生産性が向上すると
共に信頼性を向上できる。
【図１】 この発明の実施の形態１による半導体装置を
示す平面図である。
示す平面図である。
【図２】 この発明の実施の形態１による半導体装置を
示す断面図である。
示す断面図である。
【図３】 この発明の実施の形態２による半導体装置を
示す平面図である。
示す平面図である。
【図４】 この発明の実施の形態２による半導体装置を
示す平面図である。
示す平面図である。
【図５】 この発明の実施の形態２による半導体装置を
示す断面図である。
示す断面図である。
【図６】 この発明の実施の形態３を説明するための半
導体装置を示す平面図である。
導体装置を示す平面図である。
【図７】 この発明の実施の形態３によるリードフレー
ムに半導体素子を搭載した状態を示す平面図である。
ムに半導体素子を搭載した状態を示す平面図である。
【図８】 この発明の実施の形態４によるリードフレー
ムに半導体素子を搭載した状態を示す平面図である。
ムに半導体素子を搭載した状態を示す平面図である。
【図９】 この発明の実施の形態４によるリードフレー
ムに半導体素子を搭載した状態を示す平面図である。
ムに半導体素子を搭載した状態を示す平面図である。
【図１０】 この発明の実施の形態４によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１１】 この発明の実施の形態５によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１２】 この発明の実施の形態６によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１３】 この発明の実施の形態７によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１４】 この発明の実施の形態８によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１５】 この発明の実施の形態９によるリードフレ
ームに半導体素子を搭載した状態を示す平面図である。
ームに半導体素子を搭載した状態を示す平面図である。
【図１６】 この発明の実施の形態１０によるリードフ
レームに半導体素子を搭載した状態を示す平面図であ
る。
レームに半導体素子を搭載した状態を示す平面図であ
る。
【図１７】 従来のこの種半導体装置を示す平面図であ
る。
る。
【図１８】 従来の半導体装置を示す断面図である。
【図１９】 従来の他の半導体装置を示す平面図であ
る。
る。
【図２０】 従来の他の半導体装置を示す断面図であ
る。
る。
１ 半導体素子、２ ダイスパッド、３ 吊りリード、
４ 接合材料、５ 封止樹脂、６流動長、７ 流動長、８
半導体パッケージ、９ 吊りリード、１０ 二本の吊
りリード９を結んだ線、１１ 半導体パッケージ８の対
角線、１２ 角部、１２ａ コーナー部、１３ 切り欠
き部、１４ スルーホール、１５ 溝部、１６ 凹部、
１７ メッキパターン、１８ 突起部、１９ 突起部、
２０ 架橋部分、２１ 突起部、２２ 屈曲部分、２３
階段形状。
４ 接合材料、５ 封止樹脂、６流動長、７ 流動長、８
半導体パッケージ、９ 吊りリード、１０ 二本の吊
りリード９を結んだ線、１１ 半導体パッケージ８の対
角線、１２ 角部、１２ａ コーナー部、１３ 切り欠
き部、１４ スルーホール、１５ 溝部、１６ 凹部、
１７ メッキパターン、１８ 突起部、１９ 突起部、
２０ 架橋部分、２１ 突起部、２２ 屈曲部分、２３
階段形状。
フロントページの続き
(56)参考文献 特開 昭63−172452（ＪＰ，Ａ)
特開 昭62−173750（ＪＰ，Ａ)
特開 昭62−24655（ＪＰ，Ａ)
特開 昭60−120543（ＪＰ，Ａ)
特開 平８−204107（ＪＰ，Ａ)
特開 平７−297341（ＪＰ，Ａ)
特開 平７−254680（ＪＰ，Ａ)
特開 平６−216303（ＪＰ，Ａ)
特開 平６−181279（ＪＰ，Ａ)
特開 平６−163796（ＪＰ，Ａ)
特開 平６−69406（ＪＰ，Ａ)
特開 平５−347374（ＪＰ，Ａ)
特開 平５−315525（ＪＰ，Ａ)
特開 平４−116962（ＪＰ，Ａ)
実開 平４−38062（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (5)
- 【請求項１】 半導体素子が搭載される矩形状の保持部
と、この保持部の相対向する一対の側部のみに延在する
ように形成され、上記半導体素子に形成された電極と接
続される外部端子と、上記保持部の相対向する他の側部
からそれぞれ外方に延在して上記保持部を支持する吊り
リード部を備え、 上記保持部は上記半導体素子の底面積より小さい面積を
有すると共に、 上記吊りリード部は上記保持部の相対向する他の側部の
角部を含む位置に結合され四方向から保持部を支持する
四本の吊りリード部を含み、かつ互いに隣接しない二本
の吊りリード部を結んだ線の交点が半導体パッケージ外
形の対角線の交点と一致するよう構成され、更に、上記
四本の吊りリード部はそれぞれ外方の先端部から上記保
持部に近づくに従って幅広の形状を有し、上記保持部と
結合するコーナー部において円弧状に形成されているこ
とを特徴とするリードフレーム。 - 【請求項２】 上記吊りリード部に、上記半導体素子の
搭載位置を認識するための印を有していることを特徴と
する請求項１記載のリードフーム。 - 【請求項３】 上記半導体素子の搭載位置を認識するた
めの印は、上記吊りリード部に形成された切り欠き部、
スルーホール、凹部、およびメッキによるパターンのい
ずれか一つであることを特徴とする請求項２記載のリー
ドフレーム。 - 【請求項４】 上記半導体素子の搭載位置を認識するた
めの印は、リードフレーム形成時に形成された突起形
状、階段形状、および屈曲形状のいずれか一つであるこ
とを特徴とする請求項２記載のリードフレーム。 - 【請求項５】 請求項１〜請求項４のいずれか一項記載
のリードフレームの保持部に搭載された半導体素子、こ
の半導体素子を包含し半導体パッケージを構成する封止
樹脂を備えたことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144696A JP3535328B2 (ja) | 1996-11-13 | 1996-11-13 | リードフレームとこれを用いた半導体装置 |
| TW086102891A TW332335B (en) | 1996-11-13 | 1997-03-10 | The lead frame and the semiconductor device for using lead frame |
| KR1019970015181A KR100243967B1 (ko) | 1996-11-13 | 1997-04-23 | 리이드프레임과 이것을 사용한 반도체장치 |
| US08/859,291 US5903048A (en) | 1996-11-13 | 1997-05-20 | Lead frame for semiconductor device |
| CNB971138532A CN1135617C (zh) | 1996-11-13 | 1997-06-27 | 引线框 |
| DE19728461A DE19728461A1 (de) | 1996-11-13 | 1997-07-03 | Leiterrahmen und Halbleiterbauelement, das ihn verwendet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144696A JP3535328B2 (ja) | 1996-11-13 | 1996-11-13 | リードフレームとこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144855A JPH10144855A (ja) | 1998-05-29 |
| JP3535328B2 true JP3535328B2 (ja) | 2004-06-07 |
Family
ID=17896998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144696A Expired - Fee Related JP3535328B2 (ja) | 1996-11-13 | 1996-11-13 | リードフレームとこれを用いた半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5903048A (ja) |
| JP (1) | JP3535328B2 (ja) |
| KR (1) | KR100243967B1 (ja) |
| CN (1) | CN1135617C (ja) |
| DE (1) | DE19728461A1 (ja) |
| TW (1) | TW332335B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075283A (en) | 1998-07-06 | 2000-06-13 | Micron Technology, Inc. | Downset lead frame for semiconductor packages |
| JP2000208690A (ja) * | 1999-01-12 | 2000-07-28 | Sony Corp | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
| SG92624A1 (en) * | 1999-02-09 | 2002-11-19 | Inst Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
| US6373126B1 (en) * | 2000-04-26 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for reducing IC package delamination by use of internal baffles |
| US20020089064A1 (en) * | 2001-01-08 | 2002-07-11 | Jiahn-Chang Wu | Flexible lead surface-mount semiconductor package |
| US6677669B2 (en) * | 2002-01-18 | 2004-01-13 | International Rectifier Corporation | Semiconductor package including two semiconductor die disposed within a common clip |
| JP2005079181A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法 |
| DE102006028816B4 (de) * | 2006-06-21 | 2008-05-15 | Hansatronic Gmbh | Verfahren zum getakteten, kontinuierlichen Herstellen von beidseitig umspritzten flexiblen Leiterplatten |
| TW200839974A (en) * | 2007-03-23 | 2008-10-01 | Advanced Semiconductor Eng | Chip package structure |
| CN102403297B (zh) * | 2011-12-07 | 2013-11-20 | 上海凯虹科技电子有限公司 | 一种抗冲击的引线框架以及封装体 |
| JP5954013B2 (ja) * | 2012-07-18 | 2016-07-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
| US9496214B2 (en) * | 2013-05-22 | 2016-11-15 | Toyota Motor Engineering & Manufacturing North American, Inc. | Power electronics devices having thermal stress reduction elements |
| JP6573356B2 (ja) * | 2015-01-22 | 2019-09-11 | 大口マテリアル株式会社 | リードフレーム |
| CN105304223B (zh) * | 2015-12-03 | 2017-07-28 | 浙江正导光电股份有限公司 | 一种微细铜线穿模引导装置 |
| TWI712138B (zh) * | 2020-04-13 | 2020-12-01 | 順德工業股份有限公司 | 導線架料片 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2418142A1 (de) * | 1974-04-13 | 1975-11-06 | Hoechst Ag | Tetracyclinderivate und verfahren zu ihrer herstellung |
| DE3014098C2 (de) * | 1980-04-12 | 1984-08-30 | Degussa Ag, 6000 Frankfurt | Verfahren zur Herstellung von 1-Amino-propandiol-(2,3) |
| JPS6072236A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置 |
| US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
| US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
| US4796078A (en) * | 1987-06-15 | 1989-01-03 | International Business Machines Corporation | Peripheral/area wire bonding technique |
| US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
| JPH05218283A (ja) * | 1992-02-03 | 1993-08-27 | Nec Corp | 半導体装置 |
| KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
| JP3281994B2 (ja) * | 1993-06-10 | 2002-05-13 | 日本テキサス・インスツルメンツ株式会社 | 樹脂封止型半導体装置 |
| US5610437A (en) * | 1994-05-25 | 1997-03-11 | Texas Instruments Incorporated | Lead frame for integrated circuits |
| JP2972096B2 (ja) * | 1994-11-25 | 1999-11-08 | シャープ株式会社 | 樹脂封止型半導体装置 |
| JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
-
1996
- 1996-11-13 JP JP30144696A patent/JP3535328B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-10 TW TW086102891A patent/TW332335B/zh not_active IP Right Cessation
- 1997-04-23 KR KR1019970015181A patent/KR100243967B1/ko not_active IP Right Cessation
- 1997-05-20 US US08/859,291 patent/US5903048A/en not_active Expired - Lifetime
- 1997-06-27 CN CNB971138532A patent/CN1135617C/zh not_active Expired - Fee Related
- 1997-07-03 DE DE19728461A patent/DE19728461A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980041711A (ko) | 1998-08-17 |
| DE19728461A1 (de) | 1998-05-14 |
| JPH10144855A (ja) | 1998-05-29 |
| CN1135617C (zh) | 2004-01-21 |
| US5903048A (en) | 1999-05-11 |
| TW332335B (en) | 1998-05-21 |
| CN1182284A (zh) | 1998-05-20 |
| KR100243967B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535328B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| US7102210B2 (en) | Lead frame, manufacturing method of the same, and semiconductor device using the same | |
| KR100296834B1 (ko) | 반도체장치 | |
| KR100743335B1 (ko) | 반도체 장치 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| KR20110079800A (ko) | 반도체 장치 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JPH011247A (ja) | テ−プキヤリア | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JP2834990B2 (ja) | クワッド型半導体装置用リードフレームの構造 | |
| JPH0653266A (ja) | 半導体装置 | |
| KR0148203B1 (ko) | 리드 프레임의 내부 리드 설계 방법 | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 | |
| JP2001127184A (ja) | 中空モールドパッケージ装置 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JP3249990B2 (ja) | 半導体装置の製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH04174548A (ja) | リードフレーム | |
| JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |