JPH04174548A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH04174548A JPH04174548A JP2302230A JP30223090A JPH04174548A JP H04174548 A JPH04174548 A JP H04174548A JP 2302230 A JP2302230 A JP 2302230A JP 30223090 A JP30223090 A JP 30223090A JP H04174548 A JPH04174548 A JP H04174548A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- wiring board
- leads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000725 suspension Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置に用いるリードフレームに関す
る。
る。
従来の集積回路装置に用いられるリードフレームの構造
は、第５図および第６図に示すように、リードフレーム
１′のアイランド３′の内にインナーリード５′が入っ
ている。しかし、アイランド３′に入っているインナー
リード５′の幅寸法は、タイバー７′付根の寸法と同じ
であり、約０．３５ｍｍ〜１．０ｍｍである。更に応用
例として配線基板９′等を接着させている場合かある。
は、第５図および第６図に示すように、リードフレーム
１′のアイランド３′の内にインナーリード５′が入っ
ている。しかし、アイランド３′に入っているインナー
リード５′の幅寸法は、タイバー７′付根の寸法と同じ
であり、約０．３５ｍｍ〜１．０ｍｍである。更に応用
例として配線基板９′等を接着させている場合かある。
このような従来の集積回路装置のリードフレームの構造
では、インナーリード部の幅寸法がタイバー部からアイ
ランド内部まで同しである。外装樹脂に対するストッパ
ーかないため外部端子のり−ト引抜き強度が小さくなる
。この現象は挟ピッチ（０，５〜０．８ｍｍ）になるほ
ど罪著となる。また、アイランド上に配線基板を接着す
る構造においては、アイランド内部に入っているインナ
ーリード部分の面積が小さいために接着力が小さく配線
基板とインナーリード間にハクリを発生させる、従って
、アイランド及び配線基板を支える吊りピンの役目を果
さなくなる等の問題点があった。この傾向は挟ピッチ（
０，５〜０．８ｍｍ）になるほどインナーリード部の面
積が小さくなるため顕著となる。
では、インナーリード部の幅寸法がタイバー部からアイ
ランド内部まで同しである。外装樹脂に対するストッパ
ーかないため外部端子のり−ト引抜き強度が小さくなる
。この現象は挟ピッチ（０，５〜０．８ｍｍ）になるほ
ど罪著となる。また、アイランド上に配線基板を接着す
る構造においては、アイランド内部に入っているインナ
ーリード部分の面積が小さいために接着力が小さく配線
基板とインナーリード間にハクリを発生させる、従って
、アイランド及び配線基板を支える吊りピンの役目を果
さなくなる等の問題点があった。この傾向は挟ピッチ（
０，５〜０．８ｍｍ）になるほどインナーリード部の面
積が小さくなるため顕著となる。
本発明の集積回路装置用のリードフレームは、外部端子
のリード引抜き強度向上のため、アイランド内部に入っ
ている部分のインナーリード幅寸法をタイバー部近傍の
インナーリード幅寸法より大きく取り外装樹脂に対する
ストッパーとしている。また、アイランド上に配線基板
を接着する場合には、アイランド内部に入っているイン
ナーリード部の面積が広く取られているので配線基板と
の接着用面積が広くなり接着強度が上がる。
のリード引抜き強度向上のため、アイランド内部に入っ
ている部分のインナーリード幅寸法をタイバー部近傍の
インナーリード幅寸法より大きく取り外装樹脂に対する
ストッパーとしている。また、アイランド上に配線基板
を接着する場合には、アイランド内部に入っているイン
ナーリード部の面積が広く取られているので配線基板と
の接着用面積が広くなり接着強度が上がる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図であり、第２図
は第１図のＡ−Ａ′断面図である。リードフレーム１の
リードフレームアイランド３の内部にインナーリードア
イランド６を有するインナーリード５を設ける。通常イ
ンナーリード４はリードフレーム３の内部には入らない
構造となっている。インナーリードアイランド６の寸法
はタイバー７近傍のインナーリード幅寸法よりも大きく
取られている。
は第１図のＡ−Ａ′断面図である。リードフレーム１の
リードフレームアイランド３の内部にインナーリードア
イランド６を有するインナーリード５を設ける。通常イ
ンナーリード４はリードフレーム３の内部には入らない
構造となっている。インナーリードアイランド６の寸法
はタイバー７近傍のインナーリード幅寸法よりも大きく
取られている。
第３図は本リードフレームを用いて配線基板を内蔵した
混成集積回路の平面図であり、第４図は第３図のＢ−Ｂ
′断面図である。上述したリードフレーム１上に配線基
板９を接着し、配線基板９上に受動素子１１．能動素子
１２等を搭載する、その後、金属細ｗ１．１３ （金線
：ＩＥ径２５〜５０μｍ）を用いて電気的・機械的接続
を実施し外装樹脂１０により封止する。本構造の場合、
インナーリードアイランド６と配線基板９が大きな接着
力で接着されているため、吊りピン８と同様な吊りピン
効果が期待てきる。
混成集積回路の平面図であり、第４図は第３図のＢ−Ｂ
′断面図である。上述したリードフレーム１上に配線基
板９を接着し、配線基板９上に受動素子１１．能動素子
１２等を搭載する、その後、金属細ｗ１．１３ （金線
：ＩＥ径２５〜５０μｍ）を用いて電気的・機械的接続
を実施し外装樹脂１０により封止する。本構造の場合、
インナーリードアイランド６と配線基板９が大きな接着
力で接着されているため、吊りピン８と同様な吊りピン
効果が期待てきる。
以上説明したように本発明は、多数あるインナーリード
の一部のインナーリートをアイランド内部に位置させる
とともにアイランドより分離させた構造を取ったこと及
びアイランド内部に入ったインナーリード部分のインナ
ーリード幅寸法がタイバー近傍のインナーリード幅寸法
より大きく各種の形状を持たせたことより、外部端子の
引抜き強度向上、配線基板との接着力向上による吊りピ
ン兼用化等の効果がある。
の一部のインナーリートをアイランド内部に位置させる
とともにアイランドより分離させた構造を取ったこと及
びアイランド内部に入ったインナーリード部分のインナ
ーリード幅寸法がタイバー近傍のインナーリード幅寸法
より大きく各種の形状を持たせたことより、外部端子の
引抜き強度向上、配線基板との接着力向上による吊りピ
ン兼用化等の効果がある。
第１図は本発明の一実施例を示す平面図、第２図は第１
図のＡ−Ａ’断面図、第３図は本発明の応用例を示す平
面図、第４図は第３図のＢ−Ｂ’断面図、第５図は従来
技術の平面図（但し、配線基板は省略しである。）、第
６図は第５図のｃ−ｃ’断面図である。 １．１′・・・リードフレーム、２．２′・・・リード
ピッチ、３．３′・・・リードフレームアイランド、４
．４′・・・インナーリード、５．５′・・・インナー
リード、６．６′・・・インナーリードアイランド、７
．７′・・・タイバー、８．８′・・・吊りピン、９゜
９′・・・配線基板、１０・・・モールド樹脂、１１・
・・受動素子、１２・・・能動素子、１３・・・金属細
線。
図のＡ−Ａ’断面図、第３図は本発明の応用例を示す平
面図、第４図は第３図のＢ−Ｂ’断面図、第５図は従来
技術の平面図（但し、配線基板は省略しである。）、第
６図は第５図のｃ−ｃ’断面図である。 １．１′・・・リードフレーム、２．２′・・・リード
ピッチ、３．３′・・・リードフレームアイランド、４
．４′・・・インナーリード、５．５′・・・インナー
リード、６．６′・・・インナーリードアイランド、７
．７′・・・タイバー、８．８′・・・吊りピン、９゜
９′・・・配線基板、１０・・・モールド樹脂、１１・
・・受動素子、１２・・・能動素子、１３・・・金属細
線。
Claims (1)
- 集積回路装置に用いる金属製リードフレームにおいて、
多数あるインナーリードの中の一部のインナーリードが
アイランド内部に位置するとともにアイランドより分離
された構造を有し、且つアイランド内部に入った部分の
インナーリード幅寸法がタイバー部近傍のインナーリー
ド幅寸法より大きくされていることを特徴とするリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302230A JPH04174548A (ja) | 1990-11-07 | 1990-11-07 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302230A JPH04174548A (ja) | 1990-11-07 | 1990-11-07 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04174548A true JPH04174548A (ja) | 1992-06-22 |
Family
ID=17906518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302230A Pending JPH04174548A (ja) | 1990-11-07 | 1990-11-07 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04174548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310149A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Cable Ltd | 高集積化ｉｃ用パッケ−ジおよびその製造方法 |
| JPH0249140B2 (ja) * | 1982-10-15 | 1990-10-29 | Machida Opto Giken | Bunrihoho |
-
1990
- 1990-11-07 JP JP2302230A patent/JPH04174548A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249140B2 (ja) * | 1982-10-15 | 1990-10-29 | Machida Opto Giken | Bunrihoho |
| JPS63310149A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Cable Ltd | 高集積化ｉｃ用パッケ−ジおよびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087718A (en) | Stacking type semiconductor chip package | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH04174548A (ja) | リードフレーム | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH01134958A (ja) | 半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH0621303A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPS61241954A (ja) | 半導体装置 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPH02307233A (ja) | 集積回路 | |
| JPH0194643A (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH02156559A (ja) | 混成集積回路 | |
| JPH033354A (ja) | 半導体装置 | |
| JPH02154435A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |