JP3830640B2 - リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 - Google Patents
リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 Download PDFInfo
- Publication number
- JP3830640B2 JP3830640B2 JP31540597A JP31540597A JP3830640B2 JP 3830640 B2 JP3830640 B2 JP 3830640B2 JP 31540597 A JP31540597 A JP 31540597A JP 31540597 A JP31540597 A JP 31540597A JP 3830640 B2 JP3830640 B2 JP 3830640B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- terminal
- frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【０００１】
【発明の属する技術分野】
この発明は、リードフレームとその製造方法およびそのリードフレームを使用した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化が進む中で、半導体装置のパッケージ寸法を半導体素子の寸法に近づけようとする技術が展開されている。この方法には２種類あり、一つはベア半導体素子実装と呼ばれるものである。これは、半導体素子をプリント基板に直接実装し、樹脂で封止した構造になっている。
【０００３】
もう一つの方法は、従来と同様にパッケージ化を行ない、そのパッケージを極力半導体素子の寸法まで小さくする方法である。これは一般にＣＳＰ（チップサイズパッケージまたはチップスケールパッケージの略）と呼ばれている。ＣＳＰの構造の公知例としては、特開平６−２２４２５９号公報において、スルーホールを設けたセラミック基板に半導体素子を搭載し、セラミック基板の反対面に電極を設け、プリント基板に実装する構造が記載されている。特開平６−３０２６０４号公報では、半導体素子の回路形成面に金属配線パターンを形成し、これに外部端子を設けた構造のＣＳＰが記載されている。また、特開平６−１３２４５３号公報では、従来のＬＯＣパッケージ（リードオンチップパッケージ）のリードを半導体素子の範囲内においてパッケージ表面に露出させた構造のＣＳＰ（ＳＯＮ（スモールアウトラインノンリーディッドパッケージの略）と呼ばれている）が開示されている。さらに、従来のＱＦＰ（クワッドフラットパッケージの略）のリードを片面封止によってパッケージ表面に露出させた構造の小型パッケージ（ＱＦＮ（クワッドフラットノンリーディッドパッケージの略）と呼ばれている）が実用化されている。
【０００４】
【発明が解決しようとする課題】
上記ＳＯＮとＱＦＮを除く従来のＣＳＰの構造が、リードフレームを用いた通常のパッケージの構造に比べてかなり複雑になり、さらに従来用いなかった接続技術などの開発が必要になる。このため、これらのパッケージは製造コストが高くなるという問題があった。
【０００５】
これに対し、ＳＯＮとＱＦＮでは従来の技術の使用が可能であり、製造コストが安くなるという利点がある。しかし、ＳＯＮは電極パッドが半導体素子周辺に配置された半導体素子にはリードフレームの引き回しが難しいため適用し難く、ＱＦＮはパッケージが半導体素子よりも外部電極のサイズ分だけ大きくなるという問題があった。
【０００６】
この発明は、これらのＣＳＰ構造の欠点に鑑み、従来の製造技術によって安価に製造することが可能で、素子周辺に電極パッドを配置した半導体素子にも適用可能で、かつ半導体素子サイズに略近い小型化が図れるリードフレームとその製造方法およびそのリードフレームを使用した半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載のリードフレームは、フレーム外枠に接続した吊りリードと、吊りリードに一面を貼着した両面接着テープと、両面接着テープの一面に貼着した独立端子とを備えたものである。
請求項２記載のリードフレームの製造方法は、リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成し、吊りリードならびに端子部に両面接着テープの一面を貼着し、端子部を化学的エッチング加工して独立端子を形成するものである。
【０００８】
請求項３記載のリードフレームの製造方法は、リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成し、吊りリードならびに端子部に両面接着テープの一面を貼着し、端子部をプレス打ち抜き加工して独立端子を形成するものである。
請求項４記載の半導体装置は、請求項１記載のリードフレームを使用したものであって、半導体素子の回路形成面にリードフレームの両面接着テープの他面を貼着し、リードフレームの独立端子と半導体素子の電極パッドとをワイヤーにて電気的に接続し、独立端子の一部を外部に露出させて半導体素子ならびにリードフレームをパッケージで封止したことを特徴とするものである。
【０００９】
この発明のリードフレームとその製造方法およびそのリードフレームを使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッドを配置した半導体素子にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。
【００１０】
【発明の実施の形態】
第１の実施の形態
この発明の第１の実施の形態を図１ないし図７に基づいて説明する。
図１は半導体装置の斜視図であって、構造の理解を助けるためにパッケージの一部を取り除いた状態を示しており、また図２は半導体装置の断面図を示している。
【００１１】
図１および図２において、外部端子１と内部端子２からなる複数の独立端子１２と吊りリード８が、電気的絶縁両面接着テープ３の一面に貼着されており、両面接着テープ３の他面は半導体素子４の回路形成面に貼着してある。外部端子１は内部端子２に対して高く形成されており、半導体素子４の周辺に形成した電極パッド５と内部端子２とはワイヤー６により電気的に接続されている。また、これらの部材は樹脂により封止されており、外部端子１は封止樹脂からなるパッケージ７の外部に露出している。さらに、吊りリード８はパッケージ７の側面において切断されており、外部端子１の外部露出部分は半田メッキ等の表面処理により半田との濡れ性を良くしてある。
【００１２】
図３は、半導体装置に使用するリードフレーム１１の平面図を示している。リードフレーム１１は、吊りリード８を形成したフレーム外枠９と、一面を吊りリード８に貼着したポリイミドテープ等の両面接着テープ３と、両面接着テープ３の一面に貼着した複数の独立端子１２とから構成されている。
図４ないし図６は、リードフレーム１１の製造工程を示している。まず、化学的エッチング加工またはプレス打抜き加工によって、吊りリード８，リード外枠９および端子部１０からなるリードパターンの慨形を形成する（図４）。そして、吊りリード８および端子部１０に両面接着テープ３の一面を貼着する（図５）。両面接着テープ３の貼着後、ハーフエッチング加工によって独立端子１２のワイヤーボンドエリアとなる低い部分、すなわち内部端子２を形成する（図６）。最後に化学的エッチング加工またはプレス打抜き加工によって各独立端子１２を分離し完成とする（図３）。なお、図１には吊りリード８，独立端子１２の一部を省略してある。
【００１３】
次に、図７（ａ）〜（ｄ）を用いて半導体装置の製造方法について説明する。図７（ａ）は半導体素子４の断面図を示しており、半導体素子４の回路形成面の周辺に電極パッド５が形成されている。そして、図７（ｂ）に示すように、半導体素子４に両面接着テープ３を介して独立端子１２を接着する。すなわち、あらかじめ独立した状態に形成された独立端子１２を持つリードフレーム１１（図３）を使用する。そして、独立端子１２の内部端子２と半導体素子４の電極パッド５をワイヤー６により電気的に接続し（図７（ｃ））、外部端子１がパッケージ７の外部に露出するように樹脂で封止する（図７（ｄ））。この後、外部端子１の外部露出部に実装用半田ペーストとの濡れ性の良い半田メッキ等の表面処理を行い、吊りリード８を切断し半導体装置を分離して完成する。
【００１４】
このように構成されたリードフレーム１１とその製造方法およびそのリードフレーム１１を使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッド５を配置した半導体素子４にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。特に高密度実装が要求され、外部端子数が１００ピンぐらいまでの少数ピンで、かつ電極パッド５が素子の周辺に配置された半導体素子４に有効である。当然であるが、電極パッドが中央に配置された半導体素子にも有効である。
【００１５】
なお、前記実施の形態では、ハーフエッチング加工工程をテープ貼り付け加工後に行っているが、リードパターンの慨形成形前や慨形成形後、あるいは端子分離後等いずれの工程で行ってもよい。また、ハーフエッチングを独立端子１２となる部分以外にも同時に施しておくことで、テープ貼り付け加工後に独立端子１２となる部分以外をエッチングにて除去する際、リード厚が薄い分エッチングし易くなる。
【００１６】
また、独立端子が低い部分と高い部分を有していなくてもよく、半導体素子の電極パッドと独立端子とをワイヤーボンディングによって電気的に接続し、独立端子と電気的に接続された半導体素子を吊りリードと両面接着テープを介してリードフレームに貼着した状態で、独立端子の少なくとも一部分がパッケージ外部に露出するように樹脂封止する。なお、「外部端子の少なくとも一部分はパッケージの外部に露出し」とは、突出していることが実用的ではあるが、突出していなくともよい。
【００１７】
また、前記実施の形態では、リードパターンの形成後に両面接着テープ３を貼着したが、全くリードパターンを成形しない状態で両面接着テープ３を貼着してもよい。すなわち、両面接着テープ３を耐薬品性の高いものとし、貼付け後にリード側にマスクを施してエッチングしてもよい。
第２の実施の形態
図８は、第２の実施の形態を示す断面図である。なお、図１ないし図７に示した例と同一部分は同一符号を付してその説明を省略する。この実施の形態では、パッケージ７の外部に露出する外部端子１５として半田等の金属ボールを使用している。外部端子１５と内部端子１６は、電気的かつ機械的に接続されて独立端子１４を形成している。
【００１８】
このように構成されたリードフレームとその製造方法およびそのリードフレームを使用した半導体装置においても、図１ないし図７に示した第１の実施の形態と同様の効果が得られる。
第３の実施の形態
図９は、第３の実施の形態を示す断面図である。なお、図１ないし図７に示した例と同一部分は同一符号を付してその説明を省略する。この実施の形態では、独立端子１９は折曲により外部端子１７ならびに内部端子１８を形成したものであり、外部端子１７はパッケージ７の外部に露出している。
【００１９】
リードフレームは、リードパターンの慨形を化学的エッチングまたはプレス打ち抜き加工によって形成し、リード先端をワイヤーボンド面を上面として下方に折り曲げ、両面接着テープ３をワイヤーボンド面の反対側に貼付け、化学的エッチングにより各独立端子１９を分離することにより製造される。
このように構成されたリードフレームとその製造方法およびそのリードフレームを使用した半導体装置においても、図１ないし図７に示した第１の実施の形態と同様の効果が得られる。
【００２０】
【発明の効果】
この発明のリードフレームとその製造方法およびそのリードフレームを使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッドを配置した半導体素子にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。特に、１００ピンまでの少数ピンで電極パッドが素子周辺に配置されている半導体素子に有効である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の一部破断斜視図である。
【図２】この発明の第１の実施の形態の半導体装置の断面図である。
【図３】この発明の第１の実施の形態の半導体装置に使用するリードフレームの平面図である。
【図４】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図５】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図６】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図７】この発明の第１の実施の形態の半導体装置の製造工程図である。
【図８】この発明の第２の実施の形態の半導体装置の断面図である。
【図９】この発明の第３の実施の形態の半導体装置の断面図である。
【符号の説明】
１，１５，１７ 外部端子
２，１６，１８ 内部端子
３ 両面接着テープ
４ 半導体素子
５ 電極パッド
６ ワイヤー
７ パッケージ
８ 吊りリード
９ フレーム外枠
１０ 端子部
１１ リードフレーム
１２，１４，１９ 独立端子
【発明の属する技術分野】
この発明は、リードフレームとその製造方法およびそのリードフレームを使用した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化が進む中で、半導体装置のパッケージ寸法を半導体素子の寸法に近づけようとする技術が展開されている。この方法には２種類あり、一つはベア半導体素子実装と呼ばれるものである。これは、半導体素子をプリント基板に直接実装し、樹脂で封止した構造になっている。
【０００３】
もう一つの方法は、従来と同様にパッケージ化を行ない、そのパッケージを極力半導体素子の寸法まで小さくする方法である。これは一般にＣＳＰ（チップサイズパッケージまたはチップスケールパッケージの略）と呼ばれている。ＣＳＰの構造の公知例としては、特開平６−２２４２５９号公報において、スルーホールを設けたセラミック基板に半導体素子を搭載し、セラミック基板の反対面に電極を設け、プリント基板に実装する構造が記載されている。特開平６−３０２６０４号公報では、半導体素子の回路形成面に金属配線パターンを形成し、これに外部端子を設けた構造のＣＳＰが記載されている。また、特開平６−１３２４５３号公報では、従来のＬＯＣパッケージ（リードオンチップパッケージ）のリードを半導体素子の範囲内においてパッケージ表面に露出させた構造のＣＳＰ（ＳＯＮ（スモールアウトラインノンリーディッドパッケージの略）と呼ばれている）が開示されている。さらに、従来のＱＦＰ（クワッドフラットパッケージの略）のリードを片面封止によってパッケージ表面に露出させた構造の小型パッケージ（ＱＦＮ（クワッドフラットノンリーディッドパッケージの略）と呼ばれている）が実用化されている。
【０００４】
【発明が解決しようとする課題】
上記ＳＯＮとＱＦＮを除く従来のＣＳＰの構造が、リードフレームを用いた通常のパッケージの構造に比べてかなり複雑になり、さらに従来用いなかった接続技術などの開発が必要になる。このため、これらのパッケージは製造コストが高くなるという問題があった。
【０００５】
これに対し、ＳＯＮとＱＦＮでは従来の技術の使用が可能であり、製造コストが安くなるという利点がある。しかし、ＳＯＮは電極パッドが半導体素子周辺に配置された半導体素子にはリードフレームの引き回しが難しいため適用し難く、ＱＦＮはパッケージが半導体素子よりも外部電極のサイズ分だけ大きくなるという問題があった。
【０００６】
この発明は、これらのＣＳＰ構造の欠点に鑑み、従来の製造技術によって安価に製造することが可能で、素子周辺に電極パッドを配置した半導体素子にも適用可能で、かつ半導体素子サイズに略近い小型化が図れるリードフレームとその製造方法およびそのリードフレームを使用した半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載のリードフレームは、フレーム外枠に接続した吊りリードと、吊りリードに一面を貼着した両面接着テープと、両面接着テープの一面に貼着した独立端子とを備えたものである。
請求項２記載のリードフレームの製造方法は、リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成し、吊りリードならびに端子部に両面接着テープの一面を貼着し、端子部を化学的エッチング加工して独立端子を形成するものである。
【０００８】
請求項３記載のリードフレームの製造方法は、リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成し、吊りリードならびに端子部に両面接着テープの一面を貼着し、端子部をプレス打ち抜き加工して独立端子を形成するものである。
請求項４記載の半導体装置は、請求項１記載のリードフレームを使用したものであって、半導体素子の回路形成面にリードフレームの両面接着テープの他面を貼着し、リードフレームの独立端子と半導体素子の電極パッドとをワイヤーにて電気的に接続し、独立端子の一部を外部に露出させて半導体素子ならびにリードフレームをパッケージで封止したことを特徴とするものである。
【０００９】
この発明のリードフレームとその製造方法およびそのリードフレームを使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッドを配置した半導体素子にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。
【００１０】
【発明の実施の形態】
第１の実施の形態
この発明の第１の実施の形態を図１ないし図７に基づいて説明する。
図１は半導体装置の斜視図であって、構造の理解を助けるためにパッケージの一部を取り除いた状態を示しており、また図２は半導体装置の断面図を示している。
【００１１】
図１および図２において、外部端子１と内部端子２からなる複数の独立端子１２と吊りリード８が、電気的絶縁両面接着テープ３の一面に貼着されており、両面接着テープ３の他面は半導体素子４の回路形成面に貼着してある。外部端子１は内部端子２に対して高く形成されており、半導体素子４の周辺に形成した電極パッド５と内部端子２とはワイヤー６により電気的に接続されている。また、これらの部材は樹脂により封止されており、外部端子１は封止樹脂からなるパッケージ７の外部に露出している。さらに、吊りリード８はパッケージ７の側面において切断されており、外部端子１の外部露出部分は半田メッキ等の表面処理により半田との濡れ性を良くしてある。
【００１２】
図３は、半導体装置に使用するリードフレーム１１の平面図を示している。リードフレーム１１は、吊りリード８を形成したフレーム外枠９と、一面を吊りリード８に貼着したポリイミドテープ等の両面接着テープ３と、両面接着テープ３の一面に貼着した複数の独立端子１２とから構成されている。
図４ないし図６は、リードフレーム１１の製造工程を示している。まず、化学的エッチング加工またはプレス打抜き加工によって、吊りリード８，リード外枠９および端子部１０からなるリードパターンの慨形を形成する（図４）。そして、吊りリード８および端子部１０に両面接着テープ３の一面を貼着する（図５）。両面接着テープ３の貼着後、ハーフエッチング加工によって独立端子１２のワイヤーボンドエリアとなる低い部分、すなわち内部端子２を形成する（図６）。最後に化学的エッチング加工またはプレス打抜き加工によって各独立端子１２を分離し完成とする（図３）。なお、図１には吊りリード８，独立端子１２の一部を省略してある。
【００１３】
次に、図７（ａ）〜（ｄ）を用いて半導体装置の製造方法について説明する。図７（ａ）は半導体素子４の断面図を示しており、半導体素子４の回路形成面の周辺に電極パッド５が形成されている。そして、図７（ｂ）に示すように、半導体素子４に両面接着テープ３を介して独立端子１２を接着する。すなわち、あらかじめ独立した状態に形成された独立端子１２を持つリードフレーム１１（図３）を使用する。そして、独立端子１２の内部端子２と半導体素子４の電極パッド５をワイヤー６により電気的に接続し（図７（ｃ））、外部端子１がパッケージ７の外部に露出するように樹脂で封止する（図７（ｄ））。この後、外部端子１の外部露出部に実装用半田ペーストとの濡れ性の良い半田メッキ等の表面処理を行い、吊りリード８を切断し半導体装置を分離して完成する。
【００１４】
このように構成されたリードフレーム１１とその製造方法およびそのリードフレーム１１を使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッド５を配置した半導体素子４にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。特に高密度実装が要求され、外部端子数が１００ピンぐらいまでの少数ピンで、かつ電極パッド５が素子の周辺に配置された半導体素子４に有効である。当然であるが、電極パッドが中央に配置された半導体素子にも有効である。
【００１５】
なお、前記実施の形態では、ハーフエッチング加工工程をテープ貼り付け加工後に行っているが、リードパターンの慨形成形前や慨形成形後、あるいは端子分離後等いずれの工程で行ってもよい。また、ハーフエッチングを独立端子１２となる部分以外にも同時に施しておくことで、テープ貼り付け加工後に独立端子１２となる部分以外をエッチングにて除去する際、リード厚が薄い分エッチングし易くなる。
【００１６】
また、独立端子が低い部分と高い部分を有していなくてもよく、半導体素子の電極パッドと独立端子とをワイヤーボンディングによって電気的に接続し、独立端子と電気的に接続された半導体素子を吊りリードと両面接着テープを介してリードフレームに貼着した状態で、独立端子の少なくとも一部分がパッケージ外部に露出するように樹脂封止する。なお、「外部端子の少なくとも一部分はパッケージの外部に露出し」とは、突出していることが実用的ではあるが、突出していなくともよい。
【００１７】
また、前記実施の形態では、リードパターンの形成後に両面接着テープ３を貼着したが、全くリードパターンを成形しない状態で両面接着テープ３を貼着してもよい。すなわち、両面接着テープ３を耐薬品性の高いものとし、貼付け後にリード側にマスクを施してエッチングしてもよい。
第２の実施の形態
図８は、第２の実施の形態を示す断面図である。なお、図１ないし図７に示した例と同一部分は同一符号を付してその説明を省略する。この実施の形態では、パッケージ７の外部に露出する外部端子１５として半田等の金属ボールを使用している。外部端子１５と内部端子１６は、電気的かつ機械的に接続されて独立端子１４を形成している。
【００１８】
このように構成されたリードフレームとその製造方法およびそのリードフレームを使用した半導体装置においても、図１ないし図７に示した第１の実施の形態と同様の効果が得られる。
第３の実施の形態
図９は、第３の実施の形態を示す断面図である。なお、図１ないし図７に示した例と同一部分は同一符号を付してその説明を省略する。この実施の形態では、独立端子１９は折曲により外部端子１７ならびに内部端子１８を形成したものであり、外部端子１７はパッケージ７の外部に露出している。
【００１９】
リードフレームは、リードパターンの慨形を化学的エッチングまたはプレス打ち抜き加工によって形成し、リード先端をワイヤーボンド面を上面として下方に折り曲げ、両面接着テープ３をワイヤーボンド面の反対側に貼付け、化学的エッチングにより各独立端子１９を分離することにより製造される。
このように構成されたリードフレームとその製造方法およびそのリードフレームを使用した半導体装置においても、図１ないし図７に示した第１の実施の形態と同様の効果が得られる。
【００２０】
【発明の効果】
この発明のリードフレームとその製造方法およびそのリードフレームを使用した半導体装置によると、従来からある製造装置を使用して製造でき、開発生産に要するコストを低く抑えられ、また素子周辺に電極パッドを配置した半導体素子にも適用可能で、さらに半導体素子サイズに近い小型化および軽量化が図れる。特に、１００ピンまでの少数ピンで電極パッドが素子周辺に配置されている半導体素子に有効である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の一部破断斜視図である。
【図２】この発明の第１の実施の形態の半導体装置の断面図である。
【図３】この発明の第１の実施の形態の半導体装置に使用するリードフレームの平面図である。
【図４】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図５】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図６】この発明の第１の実施の形態の半導体装置に使用するリードフレームの製造工程図である。
【図７】この発明の第１の実施の形態の半導体装置の製造工程図である。
【図８】この発明の第２の実施の形態の半導体装置の断面図である。
【図９】この発明の第３の実施の形態の半導体装置の断面図である。
【符号の説明】
１，１５，１７ 外部端子
２，１６，１８ 内部端子
３ 両面接着テープ
４ 半導体素子
５ 電極パッド
６ ワイヤー
７ パッケージ
８ 吊りリード
９ フレーム外枠
１０ 端子部
１１ リードフレーム
１２，１４，１９ 独立端子
Claims (4)
- フレーム外枠に接続した吊りリードと、前記吊りリードに一面を貼着した両面接着テープと、前記両面接着テープの一面に貼着した独立端子とを備えたリードフレーム。
- リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成する工程と、前記吊りリードならびに前記端子部に両面接着テープの一面を貼着する工程と、前記端子部を化学的エッチング加工して独立端子を形成する工程とを含むリードフレームの製造方法。
- リード外枠とこのリード外枠に接続した吊りリードとこの吊りリードに接続した端子部とからなるリードパターンを形成する工程と、前記吊りリードならびに前記端子部に両面接着テープの一面を貼着する工程と、前記端子部をプレス打ち抜き加工して独立端子を形成する工程とを含むリードフレームの製造方法。
- 請求項１記載のリードフレームを使用した半導体装置であって、半導体素子の回路形成面に前記リードフレームの両面接着テープの他面を貼着し、前記リードフレームの独立端子と前記半導体素子の電極パッドとをワイヤーにて電気的に接続し、前記独立端子の一部を外部に露出させて前記半導体素子ならびに前記リードフレームをパッケージで封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31540597A JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31540597A JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150161A JPH11150161A (ja) | 1999-06-02 |
| JP3830640B2 true JP3830640B2 (ja) | 2006-10-04 |
Family
ID=18064999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31540597A Expired - Fee Related JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830640B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3952963B2 (ja) * | 2003-02-21 | 2007-08-01 | ヤマハ株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-11-17 JP JP31540597A patent/JP3830640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150161A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP4917112B2 (ja) | 半導体装置 | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JP2005317998A5 (ja) | ||
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR20010070081A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP4400492B2 (ja) | 電子装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP3891772B2 (ja) | 半導体装置 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JP3603423B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |