JPH11150161A - リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 - Google Patents
リードフレームとその製造方法およびそのリードフレームを使用した半導体装置Info
- Publication number
- JPH11150161A JPH11150161A JP31540597A JP31540597A JPH11150161A JP H11150161 A JPH11150161 A JP H11150161A JP 31540597 A JP31540597 A JP 31540597A JP 31540597 A JP31540597 A JP 31540597A JP H11150161 A JPH11150161 A JP H11150161A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- terminal
- semiconductor element
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来の製造技術によって安価に製造すること
が可能で、素子周辺に電極パッド５を配置した半導体素
子４にも適用可能で、かつ半導体素子サイズに略近い小
型化が図れるリードフレームとその製造方法およびその
リードフレームを使用した半導体装置を得る。 【解決手段】 リード外枠９に吊りリード８と端子部１
０を接続してなるリードパターンを形成し、吊りリード
８ならびに端子部１０に両面接着テープ３の一面を貼着
し、端子部１０を化学的エッチング加工／プレス打ち抜
き加工して独立端子１２を形成してリードフレーム１１
を形成する。このリードフレーム１１を使用し、半導体
素子４の回路形成面にリードフレーム１１の両面接着テ
ープ３の他面を貼着し、リードフレーム１１の独立端子
１０と半導体素子４の電極パッド５とをワイヤー６にて
電気的に接続し、独立端子１０の一部を外部に露出させ
て半導体素子４ならびにリードフレーム１１をパッケー
ジ７で封止する。
が可能で、素子周辺に電極パッド５を配置した半導体素
子４にも適用可能で、かつ半導体素子サイズに略近い小
型化が図れるリードフレームとその製造方法およびその
リードフレームを使用した半導体装置を得る。 【解決手段】 リード外枠９に吊りリード８と端子部１
０を接続してなるリードパターンを形成し、吊りリード
８ならびに端子部１０に両面接着テープ３の一面を貼着
し、端子部１０を化学的エッチング加工／プレス打ち抜
き加工して独立端子１２を形成してリードフレーム１１
を形成する。このリードフレーム１１を使用し、半導体
素子４の回路形成面にリードフレーム１１の両面接着テ
ープ３の他面を貼着し、リードフレーム１１の独立端子
１０と半導体素子４の電極パッド５とをワイヤー６にて
電気的に接続し、独立端子１０の一部を外部に露出させ
て半導体素子４ならびにリードフレーム１１をパッケー
ジ７で封止する。
Description
【０００１】
【発明の属する技術分野】この発明は、リードフレーム
とその製造方法およびそのリードフレームを使用した半
導体装置に関するものである。
とその製造方法およびそのリードフレームを使用した半
導体装置に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化が進む中で、半導
体装置のパッケージ寸法を半導体素子の寸法に近づけよ
うとする技術が展開されている。この方法には２種類あ
り、一つはベア半導体素子実装と呼ばれるものである。
これは、半導体素子をプリント基板に直接実装し、樹脂
で封止した構造になっている。
体装置のパッケージ寸法を半導体素子の寸法に近づけよ
うとする技術が展開されている。この方法には２種類あ
り、一つはベア半導体素子実装と呼ばれるものである。
これは、半導体素子をプリント基板に直接実装し、樹脂
で封止した構造になっている。
【０００３】もう一つの方法は、従来と同様にパッケー
ジ化を行ない、そのパッケージを極力半導体素子の寸法
まで小さくする方法である。これは一般にＣＳＰ（チッ
プサイズパッケージまたはチップスケールパッケージの
略）と呼ばれている。ＣＳＰの構造の公知例としては、
特開平６−２２４２５９号公報において、スルーホール
を設けたセラミック基板に半導体素子を搭載し、セラミ
ック基板の反対面に電極を設け、プリント基板に実装す
る構造が記載されている。特開平６−３０２６０４号公
報では、半導体素子の回路形成面に金属配線パターンを
形成し、これに外部端子を設けた構造のＣＳＰが記載さ
れている。また、特開平６−１３２４５３号公報では、
従来のＬＯＣパッケージ（リードオンチップパッケー
ジ）のリードを半導体素子の範囲内においてパッケージ
表面に露出させた構造のＣＳＰ（ＳＯＮ（スモールアウ
トラインノンリーディッドパッケージの略）と呼ばれて
いる）が開示されている。さらに、従来のＱＦＰ（クワ
ッドフラットパッケージの略）のリードを片面封止によ
ってパッケージ表面に露出させた構造の小型パッケージ
（ＱＦＮ（クワッドフラットノンリーディッドパッケー
ジの略）と呼ばれている）が実用化されている。
ジ化を行ない、そのパッケージを極力半導体素子の寸法
まで小さくする方法である。これは一般にＣＳＰ（チッ
プサイズパッケージまたはチップスケールパッケージの
略）と呼ばれている。ＣＳＰの構造の公知例としては、
特開平６−２２４２５９号公報において、スルーホール
を設けたセラミック基板に半導体素子を搭載し、セラミ
ック基板の反対面に電極を設け、プリント基板に実装す
る構造が記載されている。特開平６−３０２６０４号公
報では、半導体素子の回路形成面に金属配線パターンを
形成し、これに外部端子を設けた構造のＣＳＰが記載さ
れている。また、特開平６−１３２４５３号公報では、
従来のＬＯＣパッケージ（リードオンチップパッケー
ジ）のリードを半導体素子の範囲内においてパッケージ
表面に露出させた構造のＣＳＰ（ＳＯＮ（スモールアウ
トラインノンリーディッドパッケージの略）と呼ばれて
いる）が開示されている。さらに、従来のＱＦＰ（クワ
ッドフラットパッケージの略）のリードを片面封止によ
ってパッケージ表面に露出させた構造の小型パッケージ
（ＱＦＮ（クワッドフラットノンリーディッドパッケー
ジの略）と呼ばれている）が実用化されている。
【０００４】
【発明が解決しようとする課題】上記ＳＯＮとＱＦＮを
除く従来のＣＳＰの構造が、リードフレームを用いた通
常のパッケージの構造に比べてかなり複雑になり、さら
に従来用いなかった接続技術などの開発が必要になる。
このため、これらのパッケージは製造コストが高くなる
という問題があった。
除く従来のＣＳＰの構造が、リードフレームを用いた通
常のパッケージの構造に比べてかなり複雑になり、さら
に従来用いなかった接続技術などの開発が必要になる。
このため、これらのパッケージは製造コストが高くなる
という問題があった。
【０００５】これに対し、ＳＯＮとＱＦＮでは従来の技
術の使用が可能であり、製造コストが安くなるという利
点がある。しかし、ＳＯＮは電極パッドが半導体素子周
辺に配置された半導体素子にはリードフレームの引き回
しが難しいため適用し難く、ＱＦＮはパッケージが半導
体素子よりも外部電極のサイズ分だけ大きくなるという
問題があった。
術の使用が可能であり、製造コストが安くなるという利
点がある。しかし、ＳＯＮは電極パッドが半導体素子周
辺に配置された半導体素子にはリードフレームの引き回
しが難しいため適用し難く、ＱＦＮはパッケージが半導
体素子よりも外部電極のサイズ分だけ大きくなるという
問題があった。
【０００６】この発明は、これらのＣＳＰ構造の欠点に
鑑み、従来の製造技術によって安価に製造することが可
能で、素子周辺に電極パッドを配置した半導体素子にも
適用可能で、かつ半導体素子サイズに略近い小型化が図
れるリードフレームとその製造方法およびそのリードフ
レームを使用した半導体装置を提供することを目的とす
る。
鑑み、従来の製造技術によって安価に製造することが可
能で、素子周辺に電極パッドを配置した半導体素子にも
適用可能で、かつ半導体素子サイズに略近い小型化が図
れるリードフレームとその製造方法およびそのリードフ
レームを使用した半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１記載のリードフ
レームは、フレーム外枠に接続した吊りリードと、吊り
リードに一面を貼着した両面接着テープと、両面接着テ
ープの一面に貼着した独立端子とを備えたものである。
請求項２記載のリードフレームの製造方法は、リード外
枠とこのリード外枠に接続した吊りリードとこの吊りリ
ードに接続した端子部とからなるリードパターンを形成
し、吊りリードならびに端子部に両面接着テープの一面
を貼着し、端子部を化学的エッチング加工して独立端子
を形成するものである。
レームは、フレーム外枠に接続した吊りリードと、吊り
リードに一面を貼着した両面接着テープと、両面接着テ
ープの一面に貼着した独立端子とを備えたものである。
請求項２記載のリードフレームの製造方法は、リード外
枠とこのリード外枠に接続した吊りリードとこの吊りリ
ードに接続した端子部とからなるリードパターンを形成
し、吊りリードならびに端子部に両面接着テープの一面
を貼着し、端子部を化学的エッチング加工して独立端子
を形成するものである。
【０００８】請求項３記載のリードフレームの製造方法
は、リード外枠とこのリード外枠に接続した吊りリード
とこの吊りリードに接続した端子部とからなるリードパ
ターンを形成し、吊りリードならびに端子部に両面接着
テープの一面を貼着し、端子部をプレス打ち抜き加工し
て独立端子を形成するものである。請求項４記載の半導
体装置は、請求項１記載のリードフレームを使用したも
のであって、半導体素子の回路形成面にリードフレーム
の両面接着テープの他面を貼着し、リードフレームの独
立端子と半導体素子の電極パッドとをワイヤーにて電気
的に接続し、独立端子の一部を外部に露出させて半導体
素子ならびにリードフレームをパッケージで封止したこ
とを特徴とするものである。
は、リード外枠とこのリード外枠に接続した吊りリード
とこの吊りリードに接続した端子部とからなるリードパ
ターンを形成し、吊りリードならびに端子部に両面接着
テープの一面を貼着し、端子部をプレス打ち抜き加工し
て独立端子を形成するものである。請求項４記載の半導
体装置は、請求項１記載のリードフレームを使用したも
のであって、半導体素子の回路形成面にリードフレーム
の両面接着テープの他面を貼着し、リードフレームの独
立端子と半導体素子の電極パッドとをワイヤーにて電気
的に接続し、独立端子の一部を外部に露出させて半導体
素子ならびにリードフレームをパッケージで封止したこ
とを特徴とするものである。
【０００９】この発明のリードフレームとその製造方法
およびそのリードフレームを使用した半導体装置による
と、従来からある製造装置を使用して製造でき、開発生
産に要するコストを低く抑えられ、また素子周辺に電極
パッドを配置した半導体素子にも適用可能で、さらに半
導体素子サイズに近い小型化および軽量化が図れる。
およびそのリードフレームを使用した半導体装置による
と、従来からある製造装置を使用して製造でき、開発生
産に要するコストを低く抑えられ、また素子周辺に電極
パッドを配置した半導体素子にも適用可能で、さらに半
導体素子サイズに近い小型化および軽量化が図れる。
【００１０】
【発明の実施の形態】第１の実施の形態 この発明の第１の実施の形態を図１ないし図７に基づい
て説明する。図１は半導体装置の斜視図であって、構造
の理解を助けるためにパッケージの一部を取り除いた状
態を示しており、また図２は半導体装置の断面図を示し
ている。
て説明する。図１は半導体装置の斜視図であって、構造
の理解を助けるためにパッケージの一部を取り除いた状
態を示しており、また図２は半導体装置の断面図を示し
ている。
【００１１】図１および図２において、外部端子１と内
部端子２からなる複数の独立端子１２と吊りリード８
が、電気的絶縁両面接着テープ３の一面に貼着されてお
り、両面接着テープ３の他面は半導体素子４の回路形成
面に貼着してある。外部端子１は内部端子２に対して高
く形成されており、半導体素子４の周辺に形成した電極
パッド５と内部端子２とはワイヤー６により電気的に接
続されている。また、これらの部材は樹脂により封止さ
れており、外部端子１は封止樹脂からなるパッケージ７
の外部に露出している。さらに、吊りリード８はパッケ
ージ７の側面において切断されており、外部端子１の外
部露出部分は半田メッキ等の表面処理により半田との濡
れ性を良くしてある。
部端子２からなる複数の独立端子１２と吊りリード８
が、電気的絶縁両面接着テープ３の一面に貼着されてお
り、両面接着テープ３の他面は半導体素子４の回路形成
面に貼着してある。外部端子１は内部端子２に対して高
く形成されており、半導体素子４の周辺に形成した電極
パッド５と内部端子２とはワイヤー６により電気的に接
続されている。また、これらの部材は樹脂により封止さ
れており、外部端子１は封止樹脂からなるパッケージ７
の外部に露出している。さらに、吊りリード８はパッケ
ージ７の側面において切断されており、外部端子１の外
部露出部分は半田メッキ等の表面処理により半田との濡
れ性を良くしてある。
【００１２】図３は、半導体装置に使用するリードフレ
ーム１１の平面図を示している。リードフレーム１１
は、吊りリード８を形成したフレーム外枠９と、一面を
吊りリード８に貼着したポリイミドテープ等の両面接着
テープ３と、両面接着テープ３の一面に貼着した複数の
独立端子１２とから構成されている。図４ないし図６
は、リードフレーム１１の製造工程を示している。ま
ず、化学的エッチング加工またはプレス打抜き加工によ
って、吊りリード８，リード外枠９および端子部１０か
らなるリードパターンの慨形を形成する（図４）。そし
て、吊りリード８および端子部１０に両面接着テープ３
の一面を貼着する（図５）。両面接着テープ３の貼着
後、ハーフエッチング加工によって独立端子１２のワイ
ヤーボンドエリアとなる低い部分、すなわち内部端子２
を形成する（図６）。最後に化学的エッチング加工また
はプレス打抜き加工によって各独立端子１２を分離し完
成とする（図３）。なお、図１には吊りリード８，独立
端子１２の一部を省略してある。
ーム１１の平面図を示している。リードフレーム１１
は、吊りリード８を形成したフレーム外枠９と、一面を
吊りリード８に貼着したポリイミドテープ等の両面接着
テープ３と、両面接着テープ３の一面に貼着した複数の
独立端子１２とから構成されている。図４ないし図６
は、リードフレーム１１の製造工程を示している。ま
ず、化学的エッチング加工またはプレス打抜き加工によ
って、吊りリード８，リード外枠９および端子部１０か
らなるリードパターンの慨形を形成する（図４）。そし
て、吊りリード８および端子部１０に両面接着テープ３
の一面を貼着する（図５）。両面接着テープ３の貼着
後、ハーフエッチング加工によって独立端子１２のワイ
ヤーボンドエリアとなる低い部分、すなわち内部端子２
を形成する（図６）。最後に化学的エッチング加工また
はプレス打抜き加工によって各独立端子１２を分離し完
成とする（図３）。なお、図１には吊りリード８，独立
端子１２の一部を省略してある。
【００１３】次に、図７（ａ）〜（ｄ）を用いて半導体
装置の製造方法について説明する。図７（ａ）は半導体
素子４の断面図を示しており、半導体素子４の回路形成
面の周辺に電極パッド５が形成されている。そして、図
７（ｂ）に示すように、半導体素子４に両面接着テープ
３を介して独立端子１２を接着する。すなわち、あらか
じめ独立した状態に形成された独立端子１２を持つリー
ドフレーム１１（図３）を使用する。そして、独立端子
１２の内部端子２と半導体素子４の電極パッド５をワイ
ヤー６により電気的に接続し（図７（ｃ））、外部端子
１がパッケージ７の外部に露出するように樹脂で封止す
る（図７（ｄ））。この後、外部端子１の外部露出部に
実装用半田ペーストとの濡れ性の良い半田メッキ等の表
面処理を行い、吊りリード８を切断し半導体装置を分離
して完成する。
装置の製造方法について説明する。図７（ａ）は半導体
素子４の断面図を示しており、半導体素子４の回路形成
面の周辺に電極パッド５が形成されている。そして、図
７（ｂ）に示すように、半導体素子４に両面接着テープ
３を介して独立端子１２を接着する。すなわち、あらか
じめ独立した状態に形成された独立端子１２を持つリー
ドフレーム１１（図３）を使用する。そして、独立端子
１２の内部端子２と半導体素子４の電極パッド５をワイ
ヤー６により電気的に接続し（図７（ｃ））、外部端子
１がパッケージ７の外部に露出するように樹脂で封止す
る（図７（ｄ））。この後、外部端子１の外部露出部に
実装用半田ペーストとの濡れ性の良い半田メッキ等の表
面処理を行い、吊りリード８を切断し半導体装置を分離
して完成する。
【００１４】このように構成されたリードフレーム１１
とその製造方法およびそのリードフレーム１１を使用し
た半導体装置によると、従来からある製造装置を使用し
て製造でき、開発生産に要するコストを低く抑えられ、
また素子周辺に電極パッド５を配置した半導体素子４に
も適用可能で、さらに半導体素子サイズに近い小型化お
よび軽量化が図れる。特に高密度実装が要求され、外部
端子数が１００ピンぐらいまでの少数ピンで、かつ電極
パッド５が素子の周辺に配置された半導体素子４に有効
である。当然であるが、電極パッドが中央に配置された
半導体素子にも有効である。
とその製造方法およびそのリードフレーム１１を使用し
た半導体装置によると、従来からある製造装置を使用し
て製造でき、開発生産に要するコストを低く抑えられ、
また素子周辺に電極パッド５を配置した半導体素子４に
も適用可能で、さらに半導体素子サイズに近い小型化お
よび軽量化が図れる。特に高密度実装が要求され、外部
端子数が１００ピンぐらいまでの少数ピンで、かつ電極
パッド５が素子の周辺に配置された半導体素子４に有効
である。当然であるが、電極パッドが中央に配置された
半導体素子にも有効である。
【００１５】なお、前記実施の形態では、ハーフエッチ
ング加工工程をテープ貼り付け加工後に行っているが、
リードパターンの慨形成形前や慨形成形後、あるいは端
子分離後等いずれの工程で行ってもよい。また、ハーフ
エッチングを独立端子１２となる部分以外にも同時に施
しておくことで、テープ貼り付け加工後に独立端子１２
となる部分以外をエッチングにて除去する際、リード厚
が薄い分エッチングし易くなる。
ング加工工程をテープ貼り付け加工後に行っているが、
リードパターンの慨形成形前や慨形成形後、あるいは端
子分離後等いずれの工程で行ってもよい。また、ハーフ
エッチングを独立端子１２となる部分以外にも同時に施
しておくことで、テープ貼り付け加工後に独立端子１２
となる部分以外をエッチングにて除去する際、リード厚
が薄い分エッチングし易くなる。
【００１６】また、独立端子が低い部分と高い部分を有
していなくてもよく、半導体素子の電極パッドと独立端
子とをワイヤーボンディングによって電気的に接続し、
独立端子と電気的に接続された半導体素子を吊りリード
と両面接着テープを介してリードフレームに貼着した状
態で、独立端子の少なくとも一部分がパッケージ外部に
露出するように樹脂封止する。なお、「外部端子の少な
くとも一部分はパッケージの外部に露出し」とは、突出
していることが実用的ではあるが、突出していなくとも
よい。
していなくてもよく、半導体素子の電極パッドと独立端
子とをワイヤーボンディングによって電気的に接続し、
独立端子と電気的に接続された半導体素子を吊りリード
と両面接着テープを介してリードフレームに貼着した状
態で、独立端子の少なくとも一部分がパッケージ外部に
露出するように樹脂封止する。なお、「外部端子の少な
くとも一部分はパッケージの外部に露出し」とは、突出
していることが実用的ではあるが、突出していなくとも
よい。
【００１７】また、前記実施の形態では、リードパター
ンの形成後に両面接着テープ３を貼着したが、全くリー
ドパターンを成形しない状態で両面接着テープ３を貼着
してもよい。すなわち、両面接着テープ３を耐薬品性の
高いものとし、貼付け後にリード側にマスクを施してエ
ッチングしてもよい。 第２の実施の形態 図８は、第２の実施の形態を示す断面図である。なお、
図１ないし図７に示した例と同一部分は同一符号を付し
てその説明を省略する。この実施の形態では、パッケー
ジ７の外部に露出する外部端子１５として半田等の金属
ボールを使用している。外部端子１５と内部端子１６
は、電気的かつ機械的に接続されて独立端子１４を形成
している。
ンの形成後に両面接着テープ３を貼着したが、全くリー
ドパターンを成形しない状態で両面接着テープ３を貼着
してもよい。すなわち、両面接着テープ３を耐薬品性の
高いものとし、貼付け後にリード側にマスクを施してエ
ッチングしてもよい。 第２の実施の形態 図８は、第２の実施の形態を示す断面図である。なお、
図１ないし図７に示した例と同一部分は同一符号を付し
てその説明を省略する。この実施の形態では、パッケー
ジ７の外部に露出する外部端子１５として半田等の金属
ボールを使用している。外部端子１５と内部端子１６
は、電気的かつ機械的に接続されて独立端子１４を形成
している。
【００１８】このように構成されたリードフレームとそ
の製造方法およびそのリードフレームを使用した半導体
装置においても、図１ないし図７に示した第１の実施の
形態と同様の効果が得られる。 第３の実施の形態 図９は、第３の実施の形態を示す断面図である。なお、
図１ないし図７に示した例と同一部分は同一符号を付し
てその説明を省略する。この実施の形態では、独立端子
１９は折曲により外部端子１７ならびに内部端子１８を
形成したものであり、外部端子１７はパッケージ７の外
部に露出している。
の製造方法およびそのリードフレームを使用した半導体
装置においても、図１ないし図７に示した第１の実施の
形態と同様の効果が得られる。 第３の実施の形態 図９は、第３の実施の形態を示す断面図である。なお、
図１ないし図７に示した例と同一部分は同一符号を付し
てその説明を省略する。この実施の形態では、独立端子
１９は折曲により外部端子１７ならびに内部端子１８を
形成したものであり、外部端子１７はパッケージ７の外
部に露出している。
【００１９】リードフレームは、リードパターンの慨形
を化学的エッチングまたはプレス打ち抜き加工によって
形成し、リード先端をワイヤーボンド面を上面として下
方に折り曲げ、両面接着テープ３をワイヤーボンド面の
反対側に貼付け、化学的エッチングにより各独立端子１
９を分離することにより製造される。このように構成さ
れたリードフレームとその製造方法およびそのリードフ
レームを使用した半導体装置においても、図１ないし図
７に示した第１の実施の形態と同様の効果が得られる。
を化学的エッチングまたはプレス打ち抜き加工によって
形成し、リード先端をワイヤーボンド面を上面として下
方に折り曲げ、両面接着テープ３をワイヤーボンド面の
反対側に貼付け、化学的エッチングにより各独立端子１
９を分離することにより製造される。このように構成さ
れたリードフレームとその製造方法およびそのリードフ
レームを使用した半導体装置においても、図１ないし図
７に示した第１の実施の形態と同様の効果が得られる。
【００２０】
【発明の効果】この発明のリードフレームとその製造方
法およびそのリードフレームを使用した半導体装置によ
ると、従来からある製造装置を使用して製造でき、開発
生産に要するコストを低く抑えられ、また素子周辺に電
極パッドを配置した半導体素子にも適用可能で、さらに
半導体素子サイズに近い小型化および軽量化が図れる。
特に、１００ピンまでの少数ピンで電極パッドが素子周
辺に配置されている半導体素子に有効である。
法およびそのリードフレームを使用した半導体装置によ
ると、従来からある製造装置を使用して製造でき、開発
生産に要するコストを低く抑えられ、また素子周辺に電
極パッドを配置した半導体素子にも適用可能で、さらに
半導体素子サイズに近い小型化および軽量化が図れる。
特に、１００ピンまでの少数ピンで電極パッドが素子周
辺に配置されている半導体素子に有効である。
【図１】この発明の第１の実施の形態の半導体装置の一
部破断斜視図である。
部破断斜視図である。
【図２】この発明の第１の実施の形態の半導体装置の断
面図である。
面図である。
【図３】この発明の第１の実施の形態の半導体装置に使
用するリードフレームの平面図である。
用するリードフレームの平面図である。
【図４】この発明の第１の実施の形態の半導体装置に使
用するリードフレームの製造工程図である。
用するリードフレームの製造工程図である。
【図５】この発明の第１の実施の形態の半導体装置に使
用するリードフレームの製造工程図である。
用するリードフレームの製造工程図である。
【図６】この発明の第１の実施の形態の半導体装置に使
用するリードフレームの製造工程図である。
用するリードフレームの製造工程図である。
【図７】この発明の第１の実施の形態の半導体装置の製
造工程図である。
造工程図である。
【図８】この発明の第２の実施の形態の半導体装置の断
面図である。
面図である。
【図９】この発明の第３の実施の形態の半導体装置の断
面図である。
面図である。
１，１５，１７ 外部端子 ２，１６，１８ 内部端子 ３ 両面接着テープ ４ 半導体素子 ５ 電極パッド ６ ワイヤー ７ パッケージ ８ 吊りリード ９ フレーム外枠 １０ 端子部 １１ リードフレーム １２，１４，１９ 独立端子
Claims (4)
- 【請求項１】 フレーム外枠に接続した吊りリードと、
前記吊りリードに一面を貼着した両面接着テープと、前
記両面接着テープの一面に貼着した独立端子とを備えた
リードフレーム。 - 【請求項２】 リード外枠とこのリード外枠に接続した
吊りリードとこの吊りリードに接続した端子部とからな
るリードパターンを形成する工程と、前記吊りリードな
らびに前記端子部に両面接着テープの一面を貼着する工
程と、前記端子部を化学的エッチング加工して独立端子
を形成する工程とを含むリードフレームの製造方法。 - 【請求項３】 リード外枠とこのリード外枠に接続した
吊りリードとこの吊りリードに接続した端子部とからな
るリードパターンを形成する工程と、前記吊りリードな
らびに前記端子部に両面接着テープの一面を貼着する工
程と、前記端子部をプレス打ち抜き加工して独立端子を
形成する工程とを含むリードフレームの製造方法。 - 【請求項４】 請求項１記載のリードフレームを使用し
た半導体装置であって、半導体素子の回路形成面に前記
リードフレームの両面接着テープの他面を貼着し、前記
リードフレームの独立端子と前記半導体素子の電極パッ
ドとをワイヤーにて電気的に接続し、前記独立端子の一
部を外部に露出させて前記半導体素子ならびに前記リー
ドフレームをパッケージで封止したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31540597A JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31540597A JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150161A true JPH11150161A (ja) | 1999-06-02 |
| JP3830640B2 JP3830640B2 (ja) | 2006-10-04 |
Family
ID=18064999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31540597A Expired - Fee Related JP3830640B2 (ja) | 1997-11-17 | 1997-11-17 | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830640B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192808B2 (en) | 2003-02-21 | 2007-03-20 | Yamaha Corporation | Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor |
-
1997
- 1997-11-17 JP JP31540597A patent/JP3830640B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192808B2 (en) | 2003-02-21 | 2007-03-20 | Yamaha Corporation | Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor |
| CN100446233C (zh) * | 2003-02-21 | 2008-12-24 | 雅马哈株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3830640B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP4388586B2 (ja) | 半導体装置 | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2005317998A5 (ja) | ||
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| TW201216384A (en) | Chip package structure and chip packaging method | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2007150372A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPH02154435A (ja) | 半導体装置 | |
| JPH03119755A (ja) | リードフレームの製造方法 | |
| JPH11220058A (ja) | 半導体装置及びその製造方法 | |
| JPH08264678A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060712 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090721 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120721 |
|
| LAPS | Cancellation because of no payment of annual fees |