JPH02154435A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02154435A
JPH02154435A JP63308028A JP30802888A JPH02154435A JP H02154435 A JPH02154435 A JP H02154435A JP 63308028 A JP63308028 A JP 63308028A JP 30802888 A JP30802888 A JP 30802888A JP H02154435 A JPH02154435 A JP H02154435A
Authority
JP
Japan
Prior art keywords
wire
semiconductor element
die pad
glass epoxy
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63308028A
Other languages
English (en)
Inventor
Norio Koutou
杭東 詔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63308028A priority Critical patent/JPH02154435A/ja
Publication of JPH02154435A publication Critical patent/JPH02154435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、リードフレームを有するプラスチ・ツクパッ
ケージ型の半導体装置に関するものである。
従来の技術 従来のり一トフレームを用いたプラスチ・ツクパッケー
ジ型半導体装置においては、第4図に示すようにリード
フレームのダイノ(・ント1に半導体素子2を銀ペース
ト3により接着し、半導体素子2のポンディングパッド
とリードフレームのインナーリード4とを金線5により
接続している。
発明が解決しようとする課題 しかし、半導体素子の製造技術が向」ニして微細化がず
ずむにつれて、半導体素子のサイズも小さくなり、ピン
数およびボンティングバット数はふえてきた。一方、リ
ードフレームの製造技術も向上したが、インナーリート
の先端部をワイヤーポンドに必要な幅に確保しようとす
ると、パラ)7−−シの中に入らなくなってくる。これ
に住い、゛(′導体素子とインナーリートとを接続する
だめの金線の長さが長(なり、金線の垂れ下りや、樹脂
打止時のワイヤーのループ変形等が問題となっている。
課題を解決するための手段 本発明は、かかる課題を解決するべくなされたもので、
本発明によると、リードフレームのグイパッドの面上に
絶縁層を設け、この絶縁層−Fに設けた複数個の導電膜
に、半導体素子のポンディングパッドを電気的に接続せ
しめる。
作用 このように構成すると、半導体素子とリートフレームの
インナーリードとの接続を、ダイパッド上に設けた絶縁
層上の複数の導電膜を経て行なうことになるので、ボン
ド用ワイヤーを短かくでき、同ワイヤーの垂れ下りや封
止時のループ変形の発生を防止することができる。
実施例 本発明を、第1図ないし第3図に示した実施例とともに
説明する。
厚さ18μnの銅箔を、厚さ120μmのガラスエポキ
シ積層板に張り合わせた銅張ガラスエポキシ積層板の前
記銅箔を所定のパターンにエツチングしたのち、前記鋼
箔の表面上に銀メツキを施こす。か(して得た多数の導
電膜6を有する四角枠状のガラスエポキシ積層板7を、
エポキシ樹脂接着剤8で厚さ0.15mmの鉄−ニッケ
ル合金(42アロイ)製のリードフレームのダイパッド
1上に接着する。そして、ダイパッド1の中央部上に半
導体素子2を銀ペースト3により接着する。
本実施例では、半導体素子2が搭載される部分を穴にす
べくガラスエポキシ積層板7を(り抜き、半導体素子2
をダイパッド1上に直接接着したが、くり抜かずに半導
体素子2をガラスエポキシ積層板7上に接着してもよい
搭載後の半導体素子2のボンディングパットとガラスエ
ポキシ積層板7の導電膜6とを、30μmφの金線9に
よってワイヤーボンディングする。そしてその後、ガラ
スエポキシ積層板7の導電膜6とリードフレームのイン
ナーリード4とを、30μmφの金線5によってワイヤ
ーボンディングする。
このように、ダイパッド1上に設けられたカラスエポキ
シ積層板7の導電膜6は、半導体素子2とインナーリー
ド4とを接続する場合の中継端子の役割を果たす。なお
、半導体素子2と導電膜6とインナーリード4との3点
を、ワイヤーボンダーによって一度に連続的に結線して
もよいか、半導体素子2と導電膜6とを一担結線したの
ち、導電膜6とインナーリード4とを結線してもよい。
結線後はエポキシ封止樹脂によって樹脂封止をする。
前述の実施例では、ダイパッド上にガラスエポキシ積層
板を貼りつけたが、ダイパッド上にポリイミドシートや
カラスエポキシ積層板を貼りつけるか、低融点カラスや
樹脂被覆を施こし、その上に銀や銅ペーストをスクリー
ン印刷等で印刷し、かつ焼成して前記導電膜を得てもよ
い。
発明の効果 本発明によると前述のように、ボンディングワイヤーの
端子間長さを短くできるので、ワイヤーの垂れ下りや樹
脂封止時のワイヤーループ変形をなくし得て、品質の向
上を図ることができる。ま′た、リードフレームのイン
ナーリードを内方へ深く入り込ませる必要がなくなるの
で、リードフレームの作成が容易になり、化学エツチン
グ法による加工ではなく、金型でのパンチング加工を適
用することもでき、コストダウンを図ることができる。
また、半導体素子のサイズに合わせてリードフレームを
作成する必要がなくなり、ダイパッドサイズの大きなも
のをいく種類かつくっておけば、リードフレームの標準
化ができる。
【図面の簡単な説明】
第1図は本発明を実施した半導体装置の半導体素子搭載
前の平面図、第2図は同側断面図、第3図は搭載後の側
断面図、第4図は従来の半導体装置の側断面図である。 ■・・・・・・リードフレームのダイパッド、2・・・
・・・半導体素子、4・・・・・・リードフレームのイ
ンナーリード、6・・・・・・導電膜、7・・・・・・
積層板。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図 第 図 ダイペ、7ド インク−ソード 第 図 / 第 図

Claims (1)

    【特許請求の範囲】
  1. リードフレームのダイパッドの面上に絶縁層を設け、こ
    の絶縁層上に設けた複数個の導電膜に、半導体素子のボ
    ンディングパッドを電気的に接続せしめてなることを特
    徴とする半導体装置。
JP63308028A 1988-12-06 1988-12-06 半導体装置 Pending JPH02154435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63308028A JPH02154435A (ja) 1988-12-06 1988-12-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308028A JPH02154435A (ja) 1988-12-06 1988-12-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH02154435A true JPH02154435A (ja) 1990-06-13

Family

ID=17976020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308028A Pending JPH02154435A (ja) 1988-12-06 1988-12-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH02154435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187841A (ja) * 2010-03-10 2011-09-22 Renesas Electronics Corp 電子装置、中継部材、実装基板、及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187841A (ja) * 2010-03-10 2011-09-22 Renesas Electronics Corp 電子装置、中継部材、実装基板、及び電子装置の製造方法

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP2001024135A (ja) 半導体装置の製造方法
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2002261228A (ja) リードフレーム
JPH08186151A (ja) 半導体装置及びその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPS62232948A (ja) リ−ドフレ−ム
JPH02154435A (ja) 半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JPH03257854A (ja) 半導体装置
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP3830640B2 (ja) リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPS61241954A (ja) 半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JPS60262434A (ja) 半導体装置
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
TWI251887B (en) Chip-packaging process without lead frame
JP3013611B2 (ja) 半導体装置の製造方法
JPS6336551A (ja) 半導体装置
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法